JPS6210026B2 - - Google Patents
Info
- Publication number
- JPS6210026B2 JPS6210026B2 JP5726079A JP5726079A JPS6210026B2 JP S6210026 B2 JPS6210026 B2 JP S6210026B2 JP 5726079 A JP5726079 A JP 5726079A JP 5726079 A JP5726079 A JP 5726079A JP S6210026 B2 JPS6210026 B2 JP S6210026B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- substrate
- lead
- film
- conductor lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000002131 composite material Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 description 30
- 239000010410 layer Substances 0.000 description 18
- 238000010438 heat treatment Methods 0.000 description 17
- 239000010409 thin film Substances 0.000 description 11
- 239000012790 adhesive layer Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 238000005338 heat storage Methods 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910018487 Ni—Cr Inorganic materials 0.000 description 1
- 241001505400 Strix Species 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001454 recorded image Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229940013840 strix Drugs 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4822—Beam leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Recording Measured Values (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
本発明は薄膜、厚膜集積回路に関しとくにその
複合ハイブリツド集積回路の製造方法に関する。
複合ハイブリツド集積回路の製造方法に関する。
膜集積回路は近年多方面に用いられとくにその
応用の一例として多数個の発熱抵抗体を順次電気
的に発熱せしめフアクシミリ等の記録画を得るた
めのサーマルヘツドの開発が盛んである。
応用の一例として多数個の発熱抵抗体を順次電気
的に発熱せしめフアクシミリ等の記録画を得るた
めのサーマルヘツドの開発が盛んである。
薄膜、厚膜集積回路はそれぞれ製作方法の違い
からくる特徴を有し、例えばサーマルヘツドに関
して述べれば薄膜型のものは高精度高効率で抵抗
値のばらつきが少く印字品質がよいが、他方大判
のものが作り難いとか、真空技術を用いるため多
大の工数を必要とするため結果としてコストが高
くつく欠点があつた。一方厚膜型のものは薄膜型
と全く逆の特徴を有ししたがつて両者とも一長一
短があつた。そこで総合的な性能／コストをあげ
るため発熱体部は薄膜型で形成し駆動配線部は厚
膜型で形成し両者を接続する考えがある。
からくる特徴を有し、例えばサーマルヘツドに関
して述べれば薄膜型のものは高精度高効率で抵抗
値のばらつきが少く印字品質がよいが、他方大判
のものが作り難いとか、真空技術を用いるため多
大の工数を必要とするため結果としてコストが高
くつく欠点があつた。一方厚膜型のものは薄膜型
と全く逆の特徴を有ししたがつて両者とも一長一
短があつた。そこで総合的な性能／コストをあげ
るため発熱体部は薄膜型で形成し駆動配線部は厚
膜型で形成し両者を接続する考えがある。
しかし例えばB6判６ドツト／mmのサーマルヘ
ツドの場合発熱抵抗体総数は約800個となり、約
800箇所または1600箇所の接続を必要とし、かつ
これらはピツチ166ミクロン幅約100ミクロンの接
続であるため非常な技術的困難がある。
ツドの場合発熱抵抗体総数は約800個となり、約
800箇所または1600箇所の接続を必要とし、かつ
これらはピツチ166ミクロン幅約100ミクロンの接
続であるため非常な技術的困難がある。
従来このような場面での接続法としてはワイヤ
ボンデング法とかフイルムキヤリアを用いる方法
とかが用いられてきた。しかしワイヤボンデング
法は時間がかかるためコストアツプを招き、また
フイルムキヤリア法は有機フイルムの温度による
伸縮が大きく、膜集積回路の無機誘電体基板と温
度係数が適合しないため数10本づつしかまとめて
接続できない欠点があつた。
ボンデング法とかフイルムキヤリアを用いる方法
とかが用いられてきた。しかしワイヤボンデング
法は時間がかかるためコストアツプを招き、また
フイルムキヤリア法は有機フイルムの温度による
伸縮が大きく、膜集積回路の無機誘電体基板と温
度係数が適合しないため数10本づつしかまとめて
接続できない欠点があつた。
本発明の目的はこのような従来の問題点を解決
した複合ハイブリツド集積回路の製造方法を提供
することにある。
した複合ハイブリツド集積回路の製造方法を提供
することにある。
本発明によれば基板上に形成した膜集積回路の
外部接続用導体リードを該基板の縁端部に２種以
上の多層膜で延長形成し、該導体リード先端部の
基板との間に形成された層を選択的に除去するこ
とによつて導体リードを基板から遊離せしめ、さ
らに導体リードが遊離した前記基板の縁端部を切
断あるいは破断して取り除くことにより新らしく
できた基板端より前記導体リードをビーム状に張
り出させたビームリードにより個別基板上に形成
されたハイブリツド集積回路を接続せしめること
を特徴とする複合ハイブリツド集積回路の製造方
法が得られる。
外部接続用導体リードを該基板の縁端部に２種以
上の多層膜で延長形成し、該導体リード先端部の
基板との間に形成された層を選択的に除去するこ
とによつて導体リードを基板から遊離せしめ、さ
らに導体リードが遊離した前記基板の縁端部を切
断あるいは破断して取り除くことにより新らしく
できた基板端より前記導体リードをビーム状に張
り出させたビームリードにより個別基板上に形成
されたハイブリツド集積回路を接続せしめること
を特徴とする複合ハイブリツド集積回路の製造方
法が得られる。
以下実施例を用いて本発明の説明を行う。
第１図は本発明の第１の実施例を説明するため
の図で、ａ〜ｄは主要製作工程を順次示す断面図
でありｅは出き上つたビームリードサーマルヘツ
ド発熱体部を簡略化して示した斜視図である。
の図で、ａ〜ｄは主要製作工程を順次示す断面図
でありｅは出き上つたビームリードサーマルヘツ
ド発熱体部を簡略化して示した斜視図である。
第１図ａにおいてアルミナ等の誘電体基板１上
に厚み数10ミクロンの蓄熱ガラス層２（いわゆる
グルーズ層）が形成された基板上にスパツタリン
グ、真空蒸着、めつきおよびホトエツチングによ
り各個別の発熱抵抗体３および導体リード接着層
４および導体リード５が形成され、最後に酸化防
止および耐摩耗を目的とする保護膜６が発熱抵抗
体３部を覆つて形成される。通常の例では発熱抵
抗体３としては100〜1KΩのTa2N，Ta―Si，Ta
―SiO2等の耐熱膜抵抗体が、接着層４としては
1000Å程度のCr，Ni―Cr，Ti、等が、導体リー
ド５としては厚み数ミクロンAu，Pd―Au，Pt―
Au，Cu，Cu―Au等の材料が用いられる。
に厚み数10ミクロンの蓄熱ガラス層２（いわゆる
グルーズ層）が形成された基板上にスパツタリン
グ、真空蒸着、めつきおよびホトエツチングによ
り各個別の発熱抵抗体３および導体リード接着層
４および導体リード５が形成され、最後に酸化防
止および耐摩耗を目的とする保護膜６が発熱抵抗
体３部を覆つて形成される。通常の例では発熱抵
抗体３としては100〜1KΩのTa2N，Ta―Si，Ta
―SiO2等の耐熱膜抵抗体が、接着層４としては
1000Å程度のCr，Ni―Cr，Ti、等が、導体リー
ド５としては厚み数ミクロンAu，Pd―Au，Pt―
Au，Cu，Cu―Au等の材料が用いられる。
Pd、あるいはPtは導体リード５の一層と考え
てもよいし、また接着層４がCr―Pd，Cr―Pt，
Ti―Pt，Ti―Pdの２層であると考えてもよい。
また保護膜６は厚み数ミクロンのSiO2，SiC，
Ta2O5，Al2O3あるいはこれらの積層が用いられ
る。
てもよいし、また接着層４がCr―Pd，Cr―Pt，
Ti―Pt，Ti―Pdの２層であると考えてもよい。
また保護膜６は厚み数ミクロンのSiO2，SiC，
Ta2O5，Al2O3あるいはこれらの積層が用いられ
る。
ここでとくに本発明においては誘電体セラミツ
ク１の裏面には３の端面に平行に、すなわち導体
リード５に垂直にいわゆるスナツプライン１１が
あらかじめ形成されている。
ク１の裏面には３の端面に平行に、すなわち導体
リード５に垂直にいわゆるスナツプライン１１が
あらかじめ形成されている。
次に第２工程として導体リード５の先端部を除
く抵抗体部全体にわたりホトレジスト等のレジス
ト膜７を形成する。
く抵抗体部全体にわたりホトレジスト等のレジス
ト膜７を形成する。
第３工程では上記レジスト膜７を保護膜として
レジストに覆われていない先端部の接着層４のみ
を選択的にサイドより溶解エツチングすることに
より先端部の等体リード５を基板部から遊離せし
め、さらにレジスト膜７を除去する。
レジストに覆われていない先端部の接着層４のみ
を選択的にサイドより溶解エツチングすることに
より先端部の等体リード５を基板部から遊離せし
め、さらにレジスト膜７を除去する。
しかる後に第４の工程として前記スナツプライ
ンに沿つて誘電体基板１およびその上の蓄熱ガラ
ス層２を破断あるいは切断し取り去れば第ｄおよ
びｅに示したごとき導体リード５が基板端より突
き出したビームリードが得られる。
ンに沿つて誘電体基板１およびその上の蓄熱ガラ
ス層２を破断あるいは切断し取り去れば第ｄおよ
びｅに示したごとき導体リード５が基板端より突
き出したビームリードが得られる。
ｅ図において簡単のため６個の抵抗体３とその
導体リード５を示したが実際のフアクシミリ用サ
ーマルヘツド抵抗体では数百あるいは数千個の抵
抗体と導体リードになることは言うまでもない。
導体リード５を示したが実際のフアクシミリ用サ
ーマルヘツド抵抗体では数百あるいは数千個の抵
抗体と導体リードになることは言うまでもない。
以上のように本発明のように一旦基板上に形成
した導体リード先端部を基板から遊離せしめ、そ
の部分の基板を破断することにより容易に膜集積
回路のビームリードが得られる。
した導体リード先端部を基板から遊離せしめ、そ
の部分の基板を破断することにより容易に膜集積
回路のビームリードが得られる。
第１図の説明ではすべて薄膜型の製作に準じて
説明を行つたが、抵抗体、導体リード、あるいは
接着層をスクリーン印刷―焼成による厚膜手法で
形成してもよいことは明らかである。
説明を行つたが、抵抗体、導体リード、あるいは
接着層をスクリーン印刷―焼成による厚膜手法で
形成してもよいことは明らかである。
また、上記の説明では導体リードの接着層を選
択的にエツチングして導体リードと基板とを遊離
せしめたが、３種以上の多層膜の場合基板に直接
接触していないそのうちの一層または複数層をエ
ツチングしても基板に接触している層が充分に薄
ければ同様に本発明が有効である。
択的にエツチングして導体リードと基板とを遊離
せしめたが、３種以上の多層膜の場合基板に直接
接触していないそのうちの一層または複数層をエ
ツチングしても基板に接触している層が充分に薄
ければ同様に本発明が有効である。
また上記の説明では誘電体セラミツクにあらか
じめスナツプラインを形成して置いたが、工程の
途中あるいは最後にダイヤモンド等の超硬刃を用
いてきづをつけることによつても誘電体基板を破
断することは容易であり、ある深さまで一部切断
した後破断しても、また深さを精密にコントロー
ルして全体を切断してもよいことは言うまでもな
い。さらにまた第１図ｂの工程においてレジスト
塗布後、後にビームリードとなる導体リードの先
端部のレジストに覆われていない部分をめつき等
によつて充分な膜厚に補強しておけば、ビームリ
ードがより強固なものとなる。
じめスナツプラインを形成して置いたが、工程の
途中あるいは最後にダイヤモンド等の超硬刃を用
いてきづをつけることによつても誘電体基板を破
断することは容易であり、ある深さまで一部切断
した後破断しても、また深さを精密にコントロー
ルして全体を切断してもよいことは言うまでもな
い。さらにまた第１図ｂの工程においてレジスト
塗布後、後にビームリードとなる導体リードの先
端部のレジストに覆われていない部分をめつき等
によつて充分な膜厚に補強しておけば、ビームリ
ードがより強固なものとなる。
第２図は本発明の第２の実施例を説明するため
の斜視図であり、第１図ｅが両側のビームリード
であつたのに対し、第２図では片側のみにビーム
リードを形成した状態を示している。構成要素は
すべて第１図とほぼ同じであり、ビームリードに
しない片方の電極が通常共通リード５′となつて
いる。
の斜視図であり、第１図ｅが両側のビームリード
であつたのに対し、第２図では片側のみにビーム
リードを形成した状態を示している。構成要素は
すべて第１図とほぼ同じであり、ビームリードに
しない片方の電極が通常共通リード５′となつて
いる。
第３図は本発明の第３の実施例を説明するため
の図でａはその平面図、ｂはａの線AA′に関する
断面図である。本実施例では支持基板（通常は導
体であるが、もちろん誘電体でもまた両者のラミ
ネート板でもよい）１０上に誘電体基板１上の発
熱抵抗体部と、誘電体基板１１上の駆動配線部の
２つの膜集積回路が接着剤あるいは金属電極を形
成した後のはんだ付け等通常のIC搭載技術によ
つて搭載されたあと、前述の本発明によるビーム
リードによつて接続されサーマルヘツドを構成し
ている。すなわち、誘電体基板１上の発熱体部は
第２の実施例で示したものであり（接着層４は図
示せず）その構成要素の材料は第１の実施例と同
じ薄膜型である。そしてその一方の縁端部には導
体リード５がビームリードとなつて形成されてい
る。駆動配線部はアルミナ等の誘電体基板１２上
に下層配線導体１５、クロスオーバ絶縁層１８、
スルーホール１８′、上層配線導体２５が形成さ
れ、さらに逆流防止用ダイオード１９が搭載さ
れ、６×３のマトリツクス駆動配線回路を形成し
ている。ここでは下層配線導体１５および上層配
線導体２５はそれぞれ厚膜Au、クロスオーバ絶
縁層１８は厚膜ガラスまたはガラスセラミツクで
あり、いづれもスクリーン印刷、焼成による厚膜
技術で形成されている。而して本実施例では発熱
抵抗体部側に前述のビームリードが形成されてお
り、これにより、図の２０において、発熱抵抗体
部の導体リード５と駆動配線回路部の下層導体１
５が熱圧着あるいははんだにより接続されサーマ
ルヘツドを構成している。
の図でａはその平面図、ｂはａの線AA′に関する
断面図である。本実施例では支持基板（通常は導
体であるが、もちろん誘電体でもまた両者のラミ
ネート板でもよい）１０上に誘電体基板１上の発
熱抵抗体部と、誘電体基板１１上の駆動配線部の
２つの膜集積回路が接着剤あるいは金属電極を形
成した後のはんだ付け等通常のIC搭載技術によ
つて搭載されたあと、前述の本発明によるビーム
リードによつて接続されサーマルヘツドを構成し
ている。すなわち、誘電体基板１上の発熱体部は
第２の実施例で示したものであり（接着層４は図
示せず）その構成要素の材料は第１の実施例と同
じ薄膜型である。そしてその一方の縁端部には導
体リード５がビームリードとなつて形成されてい
る。駆動配線部はアルミナ等の誘電体基板１２上
に下層配線導体１５、クロスオーバ絶縁層１８、
スルーホール１８′、上層配線導体２５が形成さ
れ、さらに逆流防止用ダイオード１９が搭載さ
れ、６×３のマトリツクス駆動配線回路を形成し
ている。ここでは下層配線導体１５および上層配
線導体２５はそれぞれ厚膜Au、クロスオーバ絶
縁層１８は厚膜ガラスまたはガラスセラミツクで
あり、いづれもスクリーン印刷、焼成による厚膜
技術で形成されている。而して本実施例では発熱
抵抗体部側に前述のビームリードが形成されてお
り、これにより、図の２０において、発熱抵抗体
部の導体リード５と駆動配線回路部の下層導体１
５が熱圧着あるいははんだにより接続されサーマ
ルヘツドを構成している。
本実施例において発熱抵抗体部は薄膜型であ
り、駆動配線部は厚膜型であるが、両者が本発明
によるビームリードによつて簡単に接続されてい
るので、印字品質がよく、かつ低価格なコストパ
ーホーマンスに優れたサーマルヘツドが得られ
る。第３図によつては簡単のため６×３＝18個の
発熱抵抗体とその駆動回路を示したのみであるが
実際には例えばB6判用６ドツト／mm32×24スト
リツクスヘツドの場合768個の発熱抵抗体と同数
のビームリード接続が必要となる。しかし本発明
によればこれらのビームリードが容易に形成さ
れ、かつ発熱抵抗体部および駆動配線部ともにア
ルミナ等の誘電体基板であるので、両者の温度に
対する伸縮は全く同様であり、接続部の目合せは
容易でありかつ信頼性も高くできる。
り、駆動配線部は厚膜型であるが、両者が本発明
によるビームリードによつて簡単に接続されてい
るので、印字品質がよく、かつ低価格なコストパ
ーホーマンスに優れたサーマルヘツドが得られ
る。第３図によつては簡単のため６×３＝18個の
発熱抵抗体とその駆動回路を示したのみであるが
実際には例えばB6判用６ドツト／mm32×24スト
リツクスヘツドの場合768個の発熱抵抗体と同数
のビームリード接続が必要となる。しかし本発明
によればこれらのビームリードが容易に形成さ
れ、かつ発熱抵抗体部および駆動配線部ともにア
ルミナ等の誘電体基板であるので、両者の温度に
対する伸縮は全く同様であり、接続部の目合せは
容易でありかつ信頼性も高くできる。
本実施例においては発熱抵抗体部側にビームリ
ードを形成したが、駆動配線回路部の配線導体を
多層として同様にビームリードを形成することは
もちろん可能である。
ードを形成したが、駆動配線回路部の配線導体を
多層として同様にビームリードを形成することは
もちろん可能である。
第４図は本発明の第４の実施例を説明するため
の概略断面図であり、この場合には誘電体基板１
２上に厚膜手法による駆動配線回路３０，３１が
形成された後、第１図ｅに示したと同等の、両側
にビームリード導体リードを出した薄膜発熱抵抗
体部が搭載され、２０において本発明によるビー
ムリードにより両者が接続され、第３の実施例と
同様のコストパーホーマンスに優れた薄膜、厚膜
混合型のサーマルヘツドが得られる。
の概略断面図であり、この場合には誘電体基板１
２上に厚膜手法による駆動配線回路３０，３１が
形成された後、第１図ｅに示したと同等の、両側
にビームリード導体リードを出した薄膜発熱抵抗
体部が搭載され、２０において本発明によるビー
ムリードにより両者が接続され、第３の実施例と
同様のコストパーホーマンスに優れた薄膜、厚膜
混合型のサーマルヘツドが得られる。
以上第３および第４の実施例において本発明の
一実施例としてサーマルヘツドを取り上げたが誘
電体基板を用いたすべてのハイブリツド集積回路
等に適用でき有効であることは言うを俟たない。
とくにより微細で接続箇所がより多くなるほど本
発明は益々その効果を発揮する。またとくに通常
の薄膜集積回路導体はほとんどすべてCr，Ni，
Ta等の接着層とCu，Au等の良導体との多層膜で
あり本発明を容易に適用できる。
一実施例としてサーマルヘツドを取り上げたが誘
電体基板を用いたすべてのハイブリツド集積回路
等に適用でき有効であることは言うを俟たない。
とくにより微細で接続箇所がより多くなるほど本
発明は益々その効果を発揮する。またとくに通常
の薄膜集積回路導体はほとんどすべてCr，Ni，
Ta等の接着層とCu，Au等の良導体との多層膜で
あり本発明を容易に適用できる。
第５図は本発明の第５の実施例を説明するため
の斜視図であり、上記のようなより一般的な高密
度ハイブリツド集積回路に本発明を適用したもの
で各々別個のハイブリツド集積回路５１，５２，
５３，５４（それぞれ誘電体基板のみを記し内部
回路は省略してある。）が支持基板１０上あるい
は他のハイブリツド集積回路に搭載され、それぞ
れ相互接続が第１図で示したと同様の手法で製作
された導体リード５のビームリードによりなされ
ている。
の斜視図であり、上記のようなより一般的な高密
度ハイブリツド集積回路に本発明を適用したもの
で各々別個のハイブリツド集積回路５１，５２，
５３，５４（それぞれ誘電体基板のみを記し内部
回路は省略してある。）が支持基板１０上あるい
は他のハイブリツド集積回路に搭載され、それぞ
れ相互接続が第１図で示したと同様の手法で製作
された導体リード５のビームリードによりなされ
ている。
これまで基板として誘電体基板を用いる説明を
行つたが、原理的に本発明はこれに限ることなく
半導体基板を用いる集積回路にも適用できること
は言うまでもない。
行つたが、原理的に本発明はこれに限ることなく
半導体基板を用いる集積回路にも適用できること
は言うまでもない。
第１図ａ，ｂ，ｃ，ｄ，ｅは本発明の第１の実
施例を説明するための図で主要工程順に断面図お
よび斜視図にて示す。 １は誘電体基板、２は蓄熱ガラス層、３は発熱
抵抗体、４は導体リード接着層、５は導体リー
ド、６は保護膜、７はレジスト膜、１１はスナツ
プラインである。 第２図は本発明の第２の実施例を説明するため
の斜視図であり、共通リード５′以外第１図と同
様の構成要素は同一番号で示した。 第３図ａ，ｂは本発明の第３の実施例を説明す
るための平面図および断面図で１０は支持基板、
１２は誘電体基板、１５は下層配線導体、１８は
クロスオーバ絶縁層、１８′はスルーホール、２
５は上層配線導体、１９は逆流防止用ダイオード
である。 第４図は第４の実施例を説明するための断面図
で、３０，３１は駆動配線回路である。 第５図は第５の実施例を説明するための斜視図
で５１，５２，５３，５４はいづれもハイブリツ
ド集積回路である。
施例を説明するための図で主要工程順に断面図お
よび斜視図にて示す。 １は誘電体基板、２は蓄熱ガラス層、３は発熱
抵抗体、４は導体リード接着層、５は導体リー
ド、６は保護膜、７はレジスト膜、１１はスナツ
プラインである。 第２図は本発明の第２の実施例を説明するため
の斜視図であり、共通リード５′以外第１図と同
様の構成要素は同一番号で示した。 第３図ａ，ｂは本発明の第３の実施例を説明す
るための平面図および断面図で１０は支持基板、
１２は誘電体基板、１５は下層配線導体、１８は
クロスオーバ絶縁層、１８′はスルーホール、２
５は上層配線導体、１９は逆流防止用ダイオード
である。 第４図は第４の実施例を説明するための断面図
で、３０，３１は駆動配線回路である。 第５図は第５の実施例を説明するための斜視図
で５１，５２，５３，５４はいづれもハイブリツ
ド集積回路である。
Claims (1)
- １ 基板上に形成した膜集積回路の外部接続用導
体リードを該基板の縁端部に２種以上の多層膜で
延長形成し該導体リード先端部の基板との間に形
成された層を選択的に除去することによつて導体
リード先端部を基板から遊離せしめ、さらに導体
リードが遊離した前記基板の縁端部を切断あるい
は破断して取り除くことにより、新らしくできた
基板端より前記導体リードをビーム状に張り出さ
せたビームリードにより個別基板上に形成された
ハイブリツド集積回路を接続せしめることを特徴
とする複合ハイブリツド集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5726079A JPS55150252A (en) | 1979-05-10 | 1979-05-10 | Manufacturing of composite hybrid integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5726079A JPS55150252A (en) | 1979-05-10 | 1979-05-10 | Manufacturing of composite hybrid integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55150252A JPS55150252A (en) | 1980-11-22 |
| JPS6210026B2 true JPS6210026B2 (ja) | 1987-03-04 |
Family
ID=13050550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5726079A Granted JPS55150252A (en) | 1979-05-10 | 1979-05-10 | Manufacturing of composite hybrid integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55150252A (ja) |
-
1979
- 1979-05-10 JP JP5726079A patent/JPS55150252A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55150252A (en) | 1980-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4710592A (en) | Multilayer wiring substrate with engineering change pads | |
| US5041847A (en) | Thermal head | |
| JPS6210026B2 (ja) | ||
| JPS5851830B2 (ja) | サ−マルヘツド | |
| JP2903331B2 (ja) | 熱電装置の製造方法 | |
| JPH0794308A (ja) | 多層抵抗モジュール | |
| JPS6225067A (ja) | サ−マルヘツドの電極形成方法 | |
| JP3048069B2 (ja) | 支持体に集積回路チップを実装する方法及びその支持体 | |
| JPH01258961A (ja) | 集積回路装置の製造方法及び集積回路装置用基板 | |
| JPS5934510B2 (ja) | サ−マルヘツド | |
| JP3476921B2 (ja) | サーマルヘッド | |
| JP2661158B2 (ja) | リードパターンの形成方法 | |
| JP3101198B2 (ja) | サーマルヘッド | |
| JPH09109428A (ja) | サーマルヘッド及びその製造方法 | |
| JPH01123759A (ja) | サーマルヘッドの製造方法 | |
| US4875281A (en) | Method of fabricating a printhead | |
| JP2575554B2 (ja) | 端面型サーマルヘッド | |
| JPS592865A (ja) | ドライバ搭載型サ−マルヘツド | |
| JP2551773B2 (ja) | サ−マルヘツド | |
| JPS60199673A (ja) | 熱記録ヘツド | |
| JPS63122576A (ja) | サ−マルヘツド | |
| JPH0712694B2 (ja) | サ−マルヘツド | |
| JPH0147036B2 (ja) | ||
| JPH03121862A (ja) | サーマルヘッドの製造方法 | |
| JPH0632932B2 (ja) | サーマルヘッドの製造方法 |