JP3048069B2 - 支持体に集積回路チップを実装する方法及びその支持体 - Google Patents
支持体に集積回路チップを実装する方法及びその支持体Info
- Publication number
- JP3048069B2 JP3048069B2 JP10501295A JP50129598A JP3048069B2 JP 3048069 B2 JP3048069 B2 JP 3048069B2 JP 10501295 A JP10501295 A JP 10501295A JP 50129598 A JP50129598 A JP 50129598A JP 3048069 B2 JP3048069 B2 JP 3048069B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- conductor
- support
- substrate
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01061—Promethium [Pm]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 発明の分野 本発明は、支持体に集積回路を実装する方法および該
方法の支持体に関する。より詳細には、一般的にTAB
（テープ自動ボンディング）技術と呼ばれる、テープへ
の実装技術に関する。
方法の支持体に関する。より詳細には、一般的にTAB
（テープ自動ボンディング）技術と呼ばれる、テープへ
の実装技術に関する。
従来の技術 集積回路は、半導体材料から成るほぼ正方形のファイ
ンチップであり、最も大きいチップで一辺が約15mmであ
る。チップは500個程度の多数の入出力端子を有する。T
AB技術によれば、各集積回路は、一般にスパイダと呼ば
れる導電性の金属構造体を支持する絶縁基板から成る支
持体上に実装される。集積回路の入出力端子は、ILB
（内部リードボンディング）とよばれる作業により、ス
パイダの導体の各端部に固定される。基板は種々の形態
をとることができる。たとえば、送りおよび位置決めの
ために側部に孔を有し、長さ方向に配置された集積回路
を支持する映画フィルムのタイプの柔軟性を有するテー
プの形態をとることができる。他によくみられる形態と
して、一つまたは複数の集積回路を支持するフレームが
ある。
ンチップであり、最も大きいチップで一辺が約15mmであ
る。チップは500個程度の多数の入出力端子を有する。T
AB技術によれば、各集積回路は、一般にスパイダと呼ば
れる導電性の金属構造体を支持する絶縁基板から成る支
持体上に実装される。集積回路の入出力端子は、ILB
（内部リードボンディング）とよばれる作業により、ス
パイダの導体の各端部に固定される。基板は種々の形態
をとることができる。たとえば、送りおよび位置決めの
ために側部に孔を有し、長さ方向に配置された集積回路
を支持する映画フィルムのタイプの柔軟性を有するテー
プの形態をとることができる。他によくみられる形態と
して、一つまたは複数の集積回路を支持するフレームが
ある。
第一のタイプの従来のTAB支持体は、基板上に接着さ
れたスパイダで作られる。この支持体は、スパイダ−接
着剤−基板の三層から成る。スパイダは通常、およそ17
〜70μｍの厚さを有する銅の薄膜であり、接着剤は、お
よそ25μｍの厚さで塗布されたアクリルまたはエポキシ
系接着剤であり、基板は、柔軟性を有する電気絶縁性有
機材料で作られ、その最小厚さは約50μｍであり、通常
およそ100μｍである。支持体の作製は通常、均一な銅
薄膜を基板に接着し、銅薄膜をエッチングしてスパイダ
を形成することから成る。第一実施形態によれば、基板
の開口部を所望の形状とするために、基板は予備成形さ
れる。予備成形は、パンチなどの機械的切断により行わ
れる。第二形態は、スパイダの形成後に基板を切り取る
ことから成る。この支持体、および支持体への集積回路
の実装はいくつかの欠点を有する。
れたスパイダで作られる。この支持体は、スパイダ−接
着剤−基板の三層から成る。スパイダは通常、およそ17
〜70μｍの厚さを有する銅の薄膜であり、接着剤は、お
よそ25μｍの厚さで塗布されたアクリルまたはエポキシ
系接着剤であり、基板は、柔軟性を有する電気絶縁性有
機材料で作られ、その最小厚さは約50μｍであり、通常
およそ100μｍである。支持体の作製は通常、均一な銅
薄膜を基板に接着し、銅薄膜をエッチングしてスパイダ
を形成することから成る。第一実施形態によれば、基板
の開口部を所望の形状とするために、基板は予備成形さ
れる。予備成形は、パンチなどの機械的切断により行わ
れる。第二形態は、スパイダの形成後に基板を切り取る
ことから成る。この支持体、および支持体への集積回路
の実装はいくつかの欠点を有する。
ILB作業は、基板と接着剤との間の開口部を通して行
われる。第一実施形態によれば、開口部は導体の端部の
下に配置される小さい貫通孔である、各端部は通常、少
なくともおよそ75μｍである孔の高さよりもかなり大き
い直径を有するはんだ球を介して、集積回路の対応する
端子に固定される。これら寸法の大きい球は大きな端子
にしかはんだ付けすることができず、集積回路の端子お
よびその接続の高密度の妨げとなる、およそ600〜800μ
ｍの大きな孔を穿孔する必要がある。基板を銅薄膜に接
着する前に機械的に切り取ることにより、大きな孔の形
成を行うことができる。この切り取り方法は安価で大量
生産に適するという利点を有するが、現在製造可能な高
密度素子には適用することができないという大きな欠点
を有する。
われる。第一実施形態によれば、開口部は導体の端部の
下に配置される小さい貫通孔である、各端部は通常、少
なくともおよそ75μｍである孔の高さよりもかなり大き
い直径を有するはんだ球を介して、集積回路の対応する
端子に固定される。これら寸法の大きい球は大きな端子
にしかはんだ付けすることができず、集積回路の端子お
よびその接続の高密度の妨げとなる、およそ600〜800μ
ｍの大きな孔を穿孔する必要がある。基板を銅薄膜に接
着する前に機械的に切り取ることにより、大きな孔の形
成を行うことができる。この切り取り方法は安価で大量
生産に適するという利点を有するが、現在製造可能な高
密度素子には適用することができないという大きな欠点
を有する。
集積回路の支持体を高密度化に適合させるためにいく
つもの方法が提案された。一つの方法は、スパイダの形
成後、化学的に、あるいはレーザなどの精密切断手段を
使用することにより基板を穿孔することから成る。しか
しながら、化学的切断は、基板への感光層の付着、所望
の形状を有するマスクを形成するためのこの層の感光お
よびエッチング、基板のエッチング、接着剤の除去、最
後にマスクの除去などの多くの追加処理作業を必要とす
る。これらの作業は、支持体のコストを増大させる。レ
ーザを使用する場合も同様である。実際には、実施可能
なコストで小規模な予備生産又はプロトタイプ生産を行
うことは不可能であることがわかっている。さらにこの
ような切断により、ILB作業の際、溶接に影響し、低品
質または低信頼性の接続部を形成する残留物が生じる。
つもの方法が提案された。一つの方法は、スパイダの形
成後、化学的に、あるいはレーザなどの精密切断手段を
使用することにより基板を穿孔することから成る。しか
しながら、化学的切断は、基板への感光層の付着、所望
の形状を有するマスクを形成するためのこの層の感光お
よびエッチング、基板のエッチング、接着剤の除去、最
後にマスクの除去などの多くの追加処理作業を必要とす
る。これらの作業は、支持体のコストを増大させる。レ
ーザを使用する場合も同様である。実際には、実施可能
なコストで小規模な予備生産又はプロトタイプ生産を行
うことは不可能であることがわかっている。さらにこの
ような切断により、ILB作業の際、溶接に影響し、低品
質または低信頼性の接続部を形成する残留物が生じる。
第二の方法は、二層すなわちスパイダ−基板タイプと
呼ばれる第二のタイプの従来の支持体である。この支持
体を製造するために、絶縁材料の薄い基板の一方の面に
均一な銅の薄膜を真空下で付着させる。通常は、およそ
20μｍの厚さのポリイミド基板を使用し、通常、たとえ
ばクロム製の定着層を介して、きわめて薄い銅の膜を真
空下で基板に付着させ、電気化学法により銅を選択的に
成長させスパイダを形成する。成長の基部の役割を果た
した銅の薄膜は、スパイダの所望の形状以外の部分は除
去される。次に、上記の例と同様に、化学的に、あるい
はレーザなどの精密切断手段により、基板のエッチング
が行われる。とくに、ポリイミドを使用する場合、基板
を酸素プラズマでエッチングすることになることに留意
されたい。酸素プラズマは、有機物質である感光物質お
よびポリイミドを侵食することはないが、毎分１μｍ程
度と浸透時間が比較的長いという欠点を有する。この方
法は厚い基板には産業的には適用することができないこ
とが理解できよう。この方法によって作られる支持体
は、基板が機械的に穿孔される従来の三層支持体のおよ
そ三倍のコストがかかる。また、基板が薄いため、たと
えば70mmと大タイプになると柔軟性が過大になり、使用
が困難になる。しかしながらこの方法によって作られる
支持体は、薄く、小さなはんだ球を使用してILB作業を
行うことができるという利点を有する。
呼ばれる第二のタイプの従来の支持体である。この支持
体を製造するために、絶縁材料の薄い基板の一方の面に
均一な銅の薄膜を真空下で付着させる。通常は、およそ
20μｍの厚さのポリイミド基板を使用し、通常、たとえ
ばクロム製の定着層を介して、きわめて薄い銅の膜を真
空下で基板に付着させ、電気化学法により銅を選択的に
成長させスパイダを形成する。成長の基部の役割を果た
した銅の薄膜は、スパイダの所望の形状以外の部分は除
去される。次に、上記の例と同様に、化学的に、あるい
はレーザなどの精密切断手段により、基板のエッチング
が行われる。とくに、ポリイミドを使用する場合、基板
を酸素プラズマでエッチングすることになることに留意
されたい。酸素プラズマは、有機物質である感光物質お
よびポリイミドを侵食することはないが、毎分１μｍ程
度と浸透時間が比較的長いという欠点を有する。この方
法は厚い基板には産業的には適用することができないこ
とが理解できよう。この方法によって作られる支持体
は、基板が機械的に穿孔される従来の三層支持体のおよ
そ三倍のコストがかかる。また、基板が薄いため、たと
えば70mmと大タイプになると柔軟性が過大になり、使用
が困難になる。しかしながらこの方法によって作られる
支持体は、薄く、小さなはんだ球を使用してILB作業を
行うことができるという利点を有する。
本願出願人の欧州特許Ａ−0356300号にはさらに別の
方法が記載されている。支持体は、本質的に、予備成形
された基板を有する従来の三層タイプであること、およ
び導体の端部が、ILB作業の際に小タイプはんだ球を使
用するように、穿孔された薄いフレームを支持すること
を特徴とする混合タイプである。したがってこの支持体
は、上記の従来の二つのタイプの利点をもち合わせてい
る。薄いフレームの製造は高コストとなることがあり、
該フレームの取付けは難しい作業である。
方法が記載されている。支持体は、本質的に、予備成形
された基板を有する従来の三層タイプであること、およ
び導体の端部が、ILB作業の際に小タイプはんだ球を使
用するように、穿孔された薄いフレームを支持すること
を特徴とする混合タイプである。したがってこの支持体
は、上記の従来の二つのタイプの利点をもち合わせてい
る。薄いフレームの製造は高コストとなることがあり、
該フレームの取付けは難しい作業である。
別の問題は、ILB作業においてはんだ球の使用を避け
ることである。IBMの文献Technical Disclosure Bullet
in vol.25,n゜ 4,septembre 1982「No−bump beam tap
e」には別の方法が記載されている。この方法によれ
ば、金めっきされた銅製導体を、支持体の光学規定可能
ポリイミド製絶縁基板により集積回路の縁に支持し、熱
圧縮により端部を集積回路の端子に直接接続するために
溶接工具が、該端部を圧着する。各端子は、集積回路の
対応する表面を覆い保護する不動態化層内の貫通孔の通
常アルミニウムの底部である。孔の高さは１μｍ程度で
ある。孔の幅が小さく、集積回路の縁に近いことから、
導体の端部を過度に湾曲させて孔の底まで下げないよう
にするために、薄い絶縁基板が必要である。使用される
支持体が上記の第二従来技術タイプであるのはこのため
である。そうでなければ、導体を集積回路の端子にはん
だ付けする前に、導体の端部を軽く曲げなければならな
い。この曲げ作業は、難しい作業を付加し、比較的高価
な曲げ装置を使用するという欠点を有する。
ることである。IBMの文献Technical Disclosure Bullet
in vol.25,n゜ 4,septembre 1982「No−bump beam tap
e」には別の方法が記載されている。この方法によれ
ば、金めっきされた銅製導体を、支持体の光学規定可能
ポリイミド製絶縁基板により集積回路の縁に支持し、熱
圧縮により端部を集積回路の端子に直接接続するために
溶接工具が、該端部を圧着する。各端子は、集積回路の
対応する表面を覆い保護する不動態化層内の貫通孔の通
常アルミニウムの底部である。孔の高さは１μｍ程度で
ある。孔の幅が小さく、集積回路の縁に近いことから、
導体の端部を過度に湾曲させて孔の底まで下げないよう
にするために、薄い絶縁基板が必要である。使用される
支持体が上記の第二従来技術タイプであるのはこのため
である。そうでなければ、導体を集積回路の端子にはん
だ付けする前に、導体の端部を軽く曲げなければならな
い。この曲げ作業は、難しい作業を付加し、比較的高価
な曲げ装置を使用するという欠点を有する。
同じ問題は、特許US−Ａ−4917286に記述されている
方法を使用することによっても生じる。支持体へ集積回
路を実装する方法は上記の方法に極めて類似しており、
基板上に不動態化層を置き、基板の孔を貫通孔と対応さ
せ、超音波により導体を集積回路の端子に直接溶接する
ために導体を曲げることから成る。
方法を使用することによっても生じる。支持体へ集積回
路を実装する方法は上記の方法に極めて類似しており、
基板上に不動態化層を置き、基板の孔を貫通孔と対応さ
せ、超音波により導体を集積回路の端子に直接溶接する
ために導体を曲げることから成る。
発明 本発明は、ILB作業を基板の種類とは無関係にするこ
とを目的とする。
とを目的とする。
本発明の別の目的は、支持部を、直接ILB作業に適合
させること、すなわちボールを使用しない作業に適合さ
せることを目的とする。
させること、すなわちボールを使用しない作業に適合さ
せることを目的とする。
上記目的を達成すべく本発明によれば、集積回路の入
出力端子を接続するために備えられた導体の構造体を含
む支持体に集積回路を実装する方法であって、集積回路
の各端子に導体の自由端を接続し、次に、絶縁手段を用
いて集積回路から導体の他の部分を絶縁することからな
り、該接続の間、前記集積回路と前記導体の他の部分と
の間に絶縁手段を用いる必要がないことを特徴とする集
積回路の実装方法が提供される。
出力端子を接続するために備えられた導体の構造体を含
む支持体に集積回路を実装する方法であって、集積回路
の各端子に導体の自由端を接続し、次に、絶縁手段を用
いて集積回路から導体の他の部分を絶縁することからな
り、該接続の間、前記集積回路と前記導体の他の部分と
の間に絶縁手段を用いる必要がないことを特徴とする集
積回路の実装方法が提供される。
本発明によれば更に、集積回路の各入出力端子に接続
された導体の構造体を含む、少なくとも一つの集積回路
のための支持体であって、該集積回路は該支持体に請求
の範囲第１項から第６項のいずれか一項に従って実装さ
れており、導体は、該導体を屈曲させることなく、ある
いは該導体を僅かに屈曲させて集積回路に接続され且つ
該集積回路から絶縁されていることを特徴とする支持体
が提供される。
された導体の構造体を含む、少なくとも一つの集積回路
のための支持体であって、該集積回路は該支持体に請求
の範囲第１項から第６項のいずれか一項に従って実装さ
れており、導体は、該導体を屈曲させることなく、ある
いは該導体を僅かに屈曲させて集積回路に接続され且つ
該集積回路から絶縁されていることを特徴とする支持体
が提供される。
本発明の特徴および利点は、例として示し添付の図面
を参照して行う以下の説明を読むことにより明らかにな
ろう。
を参照して行う以下の説明を読むことにより明らかにな
ろう。
− 第１図は、少なくとも一つの集積回路を支持体に
実装するための本発明による方法の第一段階において使
用される支持体の部分平面図である。
実装するための本発明による方法の第一段階において使
用される支持体の部分平面図である。
− 第２図は、本発明による方法の第二段階を示す第
１図と同様の図である。
１図と同様の図である。
− 第３図は、第２図に示す集積回路の端子の位置の
線分III−IIIによる部分断面図である。
線分III−IIIによる部分断面図である。
− 第4A図および第4B図は、本発明による方法の第三
段階を示す第３図と同様の図である。
段階を示す第３図と同様の図である。
− 第５図は、第4B図の代替形態を示す第３図と同様
の図である。
の図である。
− 第６図は、本発明による方法の第四段階およびこ
の方法によってできる支持体を示す第２図と同様の図で
ある。
の方法によってできる支持体を示す第２図と同様の図で
ある。
− 第７図は、本発明による方法の第三段階の可能な
一つの変形形態を示す第３図と同様の図である。
一つの変形形態を示す第３図と同様の図である。
発明の実施例の詳細な説明 第１図および第２図は、少なくとも一つの集積回路を
支持体に実装するための本発明による好ましい方法の例
の二つの段階を示す図である。選択された第１図および
第２図に示す例では、周辺入出力端子12を有する複数の
集積回路11を実装するために、柔軟なテープの形状の支
持体10が使用される。第１図および第２図は、縦方向対
称軸Ａ−Ａを有する支持体10の部分平面図である。従っ
て、軸Ａ−Ａによって規定される支持体の半分だけが図
示してある。一般的に、添付の図に示してある寸法およ
び比率は、図を分かりやすくするために、実際の支持体
の寸法および比率とは異なる。添付の図面は略図であ
り、当業者のために単に例として示したものであり、当
業者であれば、これらの略図を実際的なものに対応させ
ることに何等の困難性も曖昧性もない。
支持体に実装するための本発明による好ましい方法の例
の二つの段階を示す図である。選択された第１図および
第２図に示す例では、周辺入出力端子12を有する複数の
集積回路11を実装するために、柔軟なテープの形状の支
持体10が使用される。第１図および第２図は、縦方向対
称軸Ａ−Ａを有する支持体10の部分平面図である。従っ
て、軸Ａ−Ａによって規定される支持体の半分だけが図
示してある。一般的に、添付の図に示してある寸法およ
び比率は、図を分かりやすくするために、実際の支持体
の寸法および比率とは異なる。添付の図面は略図であ
り、当業者のために単に例として示したものであり、当
業者であれば、これらの略図を実際的なものに対応させ
ることに何等の困難性も曖昧性もない。
本発明による方法は、第１図に示す段階から始まる。
この段階は、導体14の構造体13を使用することから成
る。図示する構造体13は支持体10を構成するテープであ
りスパイダと呼ばれる。この構造体は、平坦で均一な銅
テープにエッチングを施し、スパイダの導体14を形成す
ることから成る従来の方法で作ることができる。導体14
は、テープの長さ方向に連続する領域15内に配置され
る。各領域内では、第２図に示すように、導体14は、集
積回路11の端子12と対応するように位置決めされた自由
端を有し、スパイダの連続する二つの縁部16のうちの少
なくとも一方に接続された反対側の端部を有する。図示
する縁部16は、該縁部に対しほぼ直角な方向に延びる導
体14を支持する。縁部16は、領域15を横断方向に規定す
るバー17により互いに接続される。バーは、スパイダの
実質的に長手方向に延びる導体の支持体としての機能を
有する。図を分かりやすくするために、四つの導体のグ
ループについて、二つの端に置かれる二つの導体のみが
図示してあるが、他の導体の存在は、これらの導体の各
端の間の鎖線により表されている。導体14はまた、縁部
16の近くのテスト領域14aと導体が接続されるバー17と
を有する。スパイダ13はさらに、その位置決めに使用す
る手段18を有する。図示の手段は、各領域15の四隅に設
置され、縁部16とバー17との接合部の位置の銅からなる
延長部内に設けられた丸孔18である。図示例えは孔18は
スパイダの移動にも使用される。しかしながら、映画フ
ィルムテープタイプにおけるように、両側の縁の等間隔
の孔（図示せず）のような移動手段を付加することも可
能である。その場合、これらの孔は位置決めにも使用す
ることが可能である。選択例では、スパイダ13は、電気
付着により均一に金めっきされた銅製の連続構造体であ
る。
この段階は、導体14の構造体13を使用することから成
る。図示する構造体13は支持体10を構成するテープであ
りスパイダと呼ばれる。この構造体は、平坦で均一な銅
テープにエッチングを施し、スパイダの導体14を形成す
ることから成る従来の方法で作ることができる。導体14
は、テープの長さ方向に連続する領域15内に配置され
る。各領域内では、第２図に示すように、導体14は、集
積回路11の端子12と対応するように位置決めされた自由
端を有し、スパイダの連続する二つの縁部16のうちの少
なくとも一方に接続された反対側の端部を有する。図示
する縁部16は、該縁部に対しほぼ直角な方向に延びる導
体14を支持する。縁部16は、領域15を横断方向に規定す
るバー17により互いに接続される。バーは、スパイダの
実質的に長手方向に延びる導体の支持体としての機能を
有する。図を分かりやすくするために、四つの導体のグ
ループについて、二つの端に置かれる二つの導体のみが
図示してあるが、他の導体の存在は、これらの導体の各
端の間の鎖線により表されている。導体14はまた、縁部
16の近くのテスト領域14aと導体が接続されるバー17と
を有する。スパイダ13はさらに、その位置決めに使用す
る手段18を有する。図示の手段は、各領域15の四隅に設
置され、縁部16とバー17との接合部の位置の銅からなる
延長部内に設けられた丸孔18である。図示例えは孔18は
スパイダの移動にも使用される。しかしながら、映画フ
ィルムテープタイプにおけるように、両側の縁の等間隔
の孔（図示せず）のような移動手段を付加することも可
能である。その場合、これらの孔は位置決めにも使用す
ることが可能である。選択例では、スパイダ13は、電気
付着により均一に金めっきされた銅製の連続構造体であ
る。
第２図は、本発明による方法の第二段階を示す図であ
る。各フレーム15の導体14の自由端は、ILB作業によ
り、集積回路の各端子12に接続される。図示するILB作
業はたとえば熱圧縮または超音波によって行われる直接
タイプである。
る。各フレーム15の導体14の自由端は、ILB作業によ
り、集積回路の各端子12に接続される。図示するILB作
業はたとえば熱圧縮または超音波によって行われる直接
タイプである。
第３図は、集積回路11の端子12に接続された導体14の
部分断面および拡大詳細図である。端子12は、集積回路
の能動面を覆う不動態化層20に設けられた貫通孔19の底
によって形成される。通常、貫通孔19の高さは１マイク
ロメートル程度であるが、導体14は17〜70μｍの厚さを
有する。このような状況では導体14の端部はほとんど曲
げられず、各貫通孔19の底に達する。したがってILB作
業にはなんら問題がない。さらに、ここではこの作業は
絶縁基板が全く存在しない状態で行われる。
部分断面および拡大詳細図である。端子12は、集積回路
の能動面を覆う不動態化層20に設けられた貫通孔19の底
によって形成される。通常、貫通孔19の高さは１マイク
ロメートル程度であるが、導体14は17〜70μｍの厚さを
有する。このような状況では導体14の端部はほとんど曲
げられず、各貫通孔19の底に達する。したがってILB作
業にはなんら問題がない。さらに、ここではこの作業は
絶縁基板が全く存在しない状態で行われる。
第4A図および第4B図は、本発明による方法の第三段階
を示す第３図と同様の図である。この段階は、集積回路
11を導体14から電気的に絶縁すること、すなわち導体が
集積回路の対応する面と接触することを防止することか
ら成る。第4A図に示すように、不動態化層20から導体14
を遠ざけるために、集積回路の面に直角な力Ｆが集積回
路に加えられる。第4B図を参照する。絶縁樹脂21が付着
され、これが固化すると、力Ｆがなくても導体14を離れ
た状態に維持する。樹脂21は、各導体と位置で付着され
る液滴であってもよくまた、導体の一つのグループまた
は全体に沿った連続流であってもよく、さらに集積回路
の能動面の全体または一部を覆うこともできる。
を示す第３図と同様の図である。この段階は、集積回路
11を導体14から電気的に絶縁すること、すなわち導体が
集積回路の対応する面と接触することを防止することか
ら成る。第4A図に示すように、不動態化層20から導体14
を遠ざけるために、集積回路の面に直角な力Ｆが集積回
路に加えられる。第4B図を参照する。絶縁樹脂21が付着
され、これが固化すると、力Ｆがなくても導体14を離れ
た状態に維持する。樹脂21は、各導体と位置で付着され
る液滴であってもよくまた、導体の一つのグループまた
は全体に沿った連続流であってもよく、さらに集積回路
の能動面の全体または一部を覆うこともできる。
第５図は、第4B図に示す実施形態の代替形態を示す第
３図と同様の図である。導体と不動態化層との間の間隔
は、樹脂を使用する代わりに、スペーサ22を形成する手
段を挿入することにより維持される。該手段は、集積回
路の一方の面に配置される導体の各グループの下に付着
させた絶縁材料の薄板で作ることができる。各薄板は、
図示するように不動態化層20の上、または導体14の下に
固定することもできる。
３図と同様の図である。導体と不動態化層との間の間隔
は、樹脂を使用する代わりに、スペーサ22を形成する手
段を挿入することにより維持される。該手段は、集積回
路の一方の面に配置される導体の各グループの下に付着
させた絶縁材料の薄板で作ることができる。各薄板は、
図示するように不動態化層20の上、または導体14の下に
固定することもできる。
第６図は、第１図および第２図と同様の図である。第
６図では、絶縁基板23がスパイダ13に固定される。基板
は単一材料からなってもよく、複数の部材からなっても
よく、穿孔されていてもいなくてもよい。これらの部材
は、スパイダに同時にまたは順次に配置決めし固定する
ことが可能である。図示の基板23は軸Ａ−Ａと同軸の単
一材料テープであり、その縁部はスパイダ13の縁部16を
部分的に覆う。基板は、各領域15で導体14に固定され
た、連続する単一材料のフレーム24で構成される。図示
の各フレーム24は矩形であり、その内側の四辺が集積回
路11の四辺に平行になるようにその外側に設置される。
フレームは、その各内側辺に沿って延びており、フレー
ムの四つの隅に設置されるアーム26により相互に分離さ
れる四つの窓25が穿孔される。さらに、位置決め孔18と
同軸の四つの孔27が設けられ、これは孔18よりも大きな
直径を有する。窓および孔は大きな寸法を有するため、
より低コストで機械的な手段により基板に穿孔すること
ができる。
６図では、絶縁基板23がスパイダ13に固定される。基板
は単一材料からなってもよく、複数の部材からなっても
よく、穿孔されていてもいなくてもよい。これらの部材
は、スパイダに同時にまたは順次に配置決めし固定する
ことが可能である。図示の基板23は軸Ａ−Ａと同軸の単
一材料テープであり、その縁部はスパイダ13の縁部16を
部分的に覆う。基板は、各領域15で導体14に固定され
た、連続する単一材料のフレーム24で構成される。図示
の各フレーム24は矩形であり、その内側の四辺が集積回
路11の四辺に平行になるようにその外側に設置される。
フレームは、その各内側辺に沿って延びており、フレー
ムの四つの隅に設置されるアーム26により相互に分離さ
れる四つの窓25が穿孔される。さらに、位置決め孔18と
同軸の四つの孔27が設けられ、これは孔18よりも大きな
直径を有する。窓および孔は大きな寸法を有するため、
より低コストで機械的な手段により基板に穿孔すること
ができる。
図示の基板23は、導体14を集積回路11の端子12に接続
した後に取り付けられる。各フレーム24は、集積回路の
ための領域から遠ざけられるため、直接接続の妨げとは
ならない。したがって基板23を接続段階の前に設置する
ことが可能である。この場合、第６図は第１図と第２図
の間に挿入される。
した後に取り付けられる。各フレーム24は、集積回路の
ための領域から遠ざけられるため、直接接続の妨げとは
ならない。したがって基板23を接続段階の前に設置する
ことが可能である。この場合、第６図は第１図と第２図
の間に挿入される。
他方、第５図および第６図に示す段階を組み合わせる
ことができる。組み合せの第一の例では、スペーサ22の
設置を基板23の設置と同時に行うことができる。第二の
例では、第５図の一点鎖線で概略示すように、四つのス
ペーサ22は、対応するフレーム24の内側の四つの辺に一
体の部分である。この場合、導体14と集積回路11の間へ
のスペーサ22の挿入が困難な場合には、一つの解決策
は、それぞれが集積回路の辺に対応する分離した四分象
限の各フレーム24を形成することである。
ことができる。組み合せの第一の例では、スペーサ22の
設置を基板23の設置と同時に行うことができる。第二の
例では、第５図の一点鎖線で概略示すように、四つのス
ペーサ22は、対応するフレーム24の内側の四つの辺に一
体の部分である。この場合、導体14と集積回路11の間へ
のスペーサ22の挿入が困難な場合には、一つの解決策
は、それぞれが集積回路の辺に対応する分離した四分象
限の各フレーム24を形成することである。
第６図はまた、破線により、支持体10の使用方法も示
す。スパイダ13の縁部16に平行な二本の線L1は、支持体
10の二つの切断線を示す。縁部16に接続された導体14の
切断は、縁部16と導体14のテスト領域14aとの間で行わ
れる。同様に、バー17に接続された導体14は、バー17に
平行であり、テスト領域14aとバーとの間に位置する線L
2に沿って切断される。このように、これらの切断線に
より領域15同士が分離される。また、これらの切断線に
より導体14が相互に絶縁され、集積回路11の電気試験を
行うことができる。
す。スパイダ13の縁部16に平行な二本の線L1は、支持体
10の二つの切断線を示す。縁部16に接続された導体14の
切断は、縁部16と導体14のテスト領域14aとの間で行わ
れる。同様に、バー17に接続された導体14は、バー17に
平行であり、テスト領域14aとバーとの間に位置する線L
2に沿って切断される。このように、これらの切断線に
より領域15同士が分離される。また、これらの切断線に
より導体14が相互に絶縁され、集積回路11の電気試験を
行うことができる。
また第６図には、各フレーム24の窓25の軸に沿った導
体14の四本の切断線L3のうちの三本が示される。これら
の線は、集積回路11を対応する領域15から切り離し、プ
リント回路などの接続カードに集積回路を固定するため
に行われる切断を示す。この切断は一般に、OLB（Outpu
t Lead Bonding）作業と呼ばれている。
体14の四本の切断線L3のうちの三本が示される。これら
の線は、集積回路11を対応する領域15から切り離し、プ
リント回路などの接続カードに集積回路を固定するため
に行われる切断を示す。この切断は一般に、OLB（Outpu
t Lead Bonding）作業と呼ばれている。
第７図は、集積回路11の端子12への導体14の接続の変
形形態を示す第３図と同様の図である。ILB作業は間接
的であり、ここでははんだ球28を介して通常の方法で行
われる。これらの球はあらかじめ貫通孔内に置かれる。
この作業は、球と同様であり、集積回路11の入出力端子
12の位置を高くするのに使用される要素を介して行うこ
とも可能である。接続は、集積回路の導体を絶縁する、
通常TAB技術において使用される支持体の一部を介する
ことなく行われる。第５図に示すようなスペーサ22は、
後に簡単に挿入することができる。
形形態を示す第３図と同様の図である。ILB作業は間接
的であり、ここでははんだ球28を介して通常の方法で行
われる。これらの球はあらかじめ貫通孔内に置かれる。
この作業は、球と同様であり、集積回路11の入出力端子
12の位置を高くするのに使用される要素を介して行うこ
とも可能である。接続は、集積回路の導体を絶縁する、
通常TAB技術において使用される支持体の一部を介する
ことなく行われる。第５図に示すようなスペーサ22は、
後に簡単に挿入することができる。
一般的に、以上から、本発明は、集積回路の各入出力
端子12を接続するために設けられた導体14の構造体13を
含む支持体10に集積回路11を実装する方法であって、集
積回路の導体を絶縁するために、支持体の一部を介在さ
せることなく集積回路の各端子に導体を接続することを
含むことを特徴とする方法に関することは明らかであ
る。絶縁材料による導体と集積回路との間の絶縁は、導
体の接続後に行われる。
端子12を接続するために設けられた導体14の構造体13を
含む支持体10に集積回路11を実装する方法であって、集
積回路の導体を絶縁するために、支持体の一部を介在さ
せることなく集積回路の各端子に導体を接続することを
含むことを特徴とする方法に関することは明らかであ
る。絶縁材料による導体と集積回路との間の絶縁は、導
体の接続後に行われる。
この方法により二つの大きな利点が提供される。第一
の利点としては、基板が存在することによって従来課さ
れていた制約から解放されることである。第１図から第
６図に示すような本発明の好ましい実施形態によれば、
基板は、導体の接続及び絶縁の後にのみ固定される。し
かしながら、基板は集積回路の外部の導体を支持するこ
とにしか使用されないので、導体を絶縁する前に、ある
いは絶縁を行う時点で基板を付加できることが示され
た。第二の利点としては、接続球がなく、導体をほとん
ど曲げなくとも、直接ILB作業を行うことができること
である。しかし、間接ILB作業も可能であることが示さ
れた。従って上記方法の実施は簡単であり、あらゆる場
合にこの方法を適合させる際に大きな柔軟性を提供し、
低コストで行うことができる。
の利点としては、基板が存在することによって従来課さ
れていた制約から解放されることである。第１図から第
６図に示すような本発明の好ましい実施形態によれば、
基板は、導体の接続及び絶縁の後にのみ固定される。し
かしながら、基板は集積回路の外部の導体を支持するこ
とにしか使用されないので、導体を絶縁する前に、ある
いは絶縁を行う時点で基板を付加できることが示され
た。第二の利点としては、接続球がなく、導体をほとん
ど曲げなくとも、直接ILB作業を行うことができること
である。しかし、間接ILB作業も可能であることが示さ
れた。従って上記方法の実施は簡単であり、あらゆる場
合にこの方法を適合させる際に大きな柔軟性を提供し、
低コストで行うことができる。
第4A図および第4B図に示す絶縁は、集積回路から導体
を分離し、分離した状態に保つことから成る。分離は力
Ｆの作用によって得られ、電気絶縁材料の付着および固
化により分離が維持されるが、第５図では、導体と集積
回路との間にスペーサを形成する電気絶縁手段を挿入す
ることによって維持される。この場合、これらの手段が
絶縁基板と一体の部分であれば、基板の取付けと同時に
絶縁を行うことができることが示された。言い換えれ
ば、この方法は基板を導体に固定するだけで絶縁を維持
するものである。この絶縁の方法のみが適用可能である
訳ではない。たとえば、第4B図および第５図に示すよう
に、導体をあらかじめ軽く曲げ、好ましくは樹脂または
絶縁薄板を配置し、これを維持することにより、絶縁を
行うことができる。この場合、絶縁は、あらかじめ導体
を分離する必要なく、簡単に行うことができる。従っ
て、絶縁手段22が絶縁基板23と一体の部分であれば、必
ずしも導体の接続後に導体を分離する必要なく、導体14
への基板23の取り付けと同時に絶線を行うことができ
る。
を分離し、分離した状態に保つことから成る。分離は力
Ｆの作用によって得られ、電気絶縁材料の付着および固
化により分離が維持されるが、第５図では、導体と集積
回路との間にスペーサを形成する電気絶縁手段を挿入す
ることによって維持される。この場合、これらの手段が
絶縁基板と一体の部分であれば、基板の取付けと同時に
絶縁を行うことができることが示された。言い換えれ
ば、この方法は基板を導体に固定するだけで絶縁を維持
するものである。この絶縁の方法のみが適用可能である
訳ではない。たとえば、第4B図および第５図に示すよう
に、導体をあらかじめ軽く曲げ、好ましくは樹脂または
絶縁薄板を配置し、これを維持することにより、絶縁を
行うことができる。この場合、絶縁は、あらかじめ導体
を分離する必要なく、簡単に行うことができる。従っ
て、絶縁手段22が絶縁基板23と一体の部分であれば、必
ずしも導体の接続後に導体を分離する必要なく、導体14
への基板23の取り付けと同時に絶線を行うことができ
る。
図示例では、導体の構造体は位置決め手段18を有し、
この方法は基板の取り付け後もこれらの手段を維持す
る。先行技術では、支持体の位置決め手段は絶縁基板内
に形成される。絶縁基板の通常、プラスチック材料で作
られるので、孔は正確で信頼性のある位置決めを提供す
ることが困難である。一方、本発明の支持体の位置決め
孔18は、スパイダ13を構成する金属構造体内に形成され
る。孔18により、支持体10の正確で信頼性のある位置決
めを簡単に行うことができる。図示例では、位置決め孔
18は基板の孔27よりも小さく、したがって基板の切断後
も、その正確で信頼性のある位置決め機能を維持する。
この方法は基板の取り付け後もこれらの手段を維持す
る。先行技術では、支持体の位置決め手段は絶縁基板内
に形成される。絶縁基板の通常、プラスチック材料で作
られるので、孔は正確で信頼性のある位置決めを提供す
ることが困難である。一方、本発明の支持体の位置決め
孔18は、スパイダ13を構成する金属構造体内に形成され
る。孔18により、支持体10の正確で信頼性のある位置決
めを簡単に行うことができる。図示例では、位置決め孔
18は基板の孔27よりも小さく、したがって基板の切断後
も、その正確で信頼性のある位置決め機能を維持する。
上記方法を実施することにより、集積回路から導体を
絶縁する支持体の一部を介することなく、集積回路の各
入出力端子に接続された導体の構造体を含む少なくとも
一つの集積回路の支持体が作られる。直接接続は導体の
反り及び曲げを必要としない。構造体はそれだけで十分
であり基板を必要としない。
絶縁する支持体の一部を介することなく、集積回路の各
入出力端子に接続された導体の構造体を含む少なくとも
一つの集積回路の支持体が作られる。直接接続は導体の
反り及び曲げを必要としない。構造体はそれだけで十分
であり基板を必要としない。
図示例では、構造体は集積回路の外側の基板に取り付
けられる。しかしながら、第５図を参照して示したよう
に基板が絶縁も行う場合には、集積回路領域内まで構造
体を延長することができる。第4B図では、絶縁性物質22
は基板または支持体の一部ではなく、付加されたもので
ある。
けられる。しかしながら、第５図を参照して示したよう
に基板が絶縁も行う場合には、集積回路領域内まで構造
体を延長することができる。第4B図では、絶縁性物質22
は基板または支持体の一部ではなく、付加されたもので
ある。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 311
Claims (7)
- 【請求項１】高密度の接続部を持ち、TAB技術に適合す
るように配置されると共に、集積回路の入出力端子（1
2）を接続するために備えられた導体（14）の構造体（1
3）を含む支持体（10）に、集積回路（11）を実装する
方法であって、 第１の段階で、電気絶縁基板に接合されていない導体板
から作られた導体の構造体を使用し、該構造体が支持体
を構成しており、 第２の段階で、ILB作業中に集積回路と導体の他の部分
との間に絶縁手段を用いることなく、直接的なILB作業
を使って集積回路の各端子に導体の自由端を接続し、 ILB作業に続く第３の段階で、絶縁手段を用いて集積回
路から導体の他の部分を絶縁することから成ることを特
徴とする集積回路の実装方法。 - 【請求項２】導体と集積回路との間の絶縁が、導体の端
部の接続を妨げることのないように集積回路から導体を
分離し、該分離した状態に維持することから成ることを
特徴とする請求の範囲第１項に記載の方法。 - 【請求項３】電気絶縁材料（21）の付着および固化によ
り分離が維持されることを特徴とする請求の範囲第２項
に記載の方法。 - 【請求項４】集積回路を支持体に接続する前または接続
した後に、集積回路の領域の外側の絶縁基板（23）を導
体に接続することを含むことを特徴とする請求の範囲第
１項から第３項のいずれか一項に記載の方法。 - 【請求項５】集積回路の端子への導体が接続が、集積回
路の入出力端子を持ち上げるのに使用される球または同
様の要素を介して間接的に行われることを特徴とする請
求の範囲第１項から第４項のいずれか一項に記載の方
法。 - 【請求項６】集積回路の端子への導体の接続が直接であ
ることを特徴とする請求の範囲第１項から第５項のいず
れか一項に記載の方法。 - 【請求項７】集積回路（11）の各入出力端子（12）に接
続された導体（14）の構造体（13）を含む、少なくとも
一つの集積回路（11）のための支持体（10）であって、
該集積回路は該支持体に請求の範囲第１項から第６項の
いずれか一項に従って実装されており、導体は、該導体
を屈曲させることなく、あるいは該導体を僅かに屈曲さ
せて集積回路に接続され且つ該集積回路から絶縁されて
いることを特徴とする支持体（10）。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR96/07372 | 1996-06-13 | ||
| FR9607372A FR2749974B1 (fr) | 1996-06-13 | 1996-06-13 | Procede de montage d'un circuit integre sur un support et support en resultant |
| PCT/FR1997/001031 WO1997048130A1 (fr) | 1996-06-13 | 1997-06-11 | Procede de montage d'un circuit integre sur un support et support en resultant |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10511509A JPH10511509A (ja) | 1998-11-04 |
| JP3048069B2 true JP3048069B2 (ja) | 2000-06-05 |
Family
ID=9493031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10501295A Expired - Lifetime JP3048069B2 (ja) | 1996-06-13 | 1997-06-11 | 支持体に集積回路チップを実装する方法及びその支持体 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6305074B1 (ja) |
| EP (1) | EP0813237B1 (ja) |
| JP (1) | JP3048069B2 (ja) |
| DE (1) | DE69739982D1 (ja) |
| FR (1) | FR2749974B1 (ja) |
| WO (1) | WO1997048130A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2805083A1 (fr) * | 2000-02-10 | 2001-08-17 | Bull Sa | Procede de montage et de fabrication de circuits integres sur un support et support en resultant |
| FR2818803A1 (fr) * | 2000-12-26 | 2002-06-28 | Bull Sa | Ensemble de montage d'un circuit integre sur un support |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53123074A (en) * | 1977-04-01 | 1978-10-27 | Nec Corp | Semiconductor device |
| US4209355A (en) * | 1978-07-26 | 1980-06-24 | National Semiconductor Corporation | Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices |
| JPS58134454A (ja) * | 1982-02-05 | 1983-08-10 | Sharp Corp | リ−ドボンデイング構造 |
| JPS62169353A (ja) * | 1986-01-21 | 1987-07-25 | Nec Corp | 半導体装置 |
| US5162896A (en) * | 1987-06-02 | 1992-11-10 | Kabushiki Kaisha Toshiba | IC package for high-speed semiconductor integrated circuit device |
| US4842662A (en) * | 1988-06-01 | 1989-06-27 | Hewlett-Packard Company | Process for bonding integrated circuit components |
| US5521425A (en) * | 1990-12-21 | 1996-05-28 | Hewlett-Packard Company | Tape automated bonded (TAB) circuit |
| JP3238004B2 (ja) * | 1993-07-29 | 2001-12-10 | 株式会社東芝 | 半導体装置の製造方法 |
| US5397921A (en) * | 1993-09-03 | 1995-03-14 | Advanced Semiconductor Assembly Technology | Tab grid array |
| US5728599A (en) * | 1993-10-28 | 1998-03-17 | Lsi Logic Corporation | Printable superconductive leadframes for semiconductor device assembly |
| US5816472A (en) * | 1994-01-28 | 1998-10-06 | Hewlett-Packard Company | Bonding tool for tape automated assembly |
| DE69527473T2 (de) * | 1994-05-09 | 2003-03-20 | Nec Corp | Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren |
| US5807767A (en) * | 1996-01-02 | 1998-09-15 | Micron Technology, Inc. | Technique for attaching die to leads |
| US5826328A (en) * | 1996-03-25 | 1998-10-27 | International Business Machines | Method of making a thin radio frequency transponder |
-
1996
- 1996-06-13 FR FR9607372A patent/FR2749974B1/fr not_active Expired - Fee Related
-
1997
- 1997-06-11 EP EP97401314A patent/EP0813237B1/fr not_active Expired - Lifetime
- 1997-06-11 JP JP10501295A patent/JP3048069B2/ja not_active Expired - Lifetime
- 1997-06-11 US US09/000,363 patent/US6305074B1/en not_active Expired - Lifetime
- 1997-06-11 DE DE69739982T patent/DE69739982D1/de not_active Expired - Lifetime
- 1997-06-11 WO PCT/FR1997/001031 patent/WO1997048130A1/fr active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO1997048130A1 (fr) | 1997-12-18 |
| DE69739982D1 (de) | 2010-10-21 |
| FR2749974B1 (fr) | 1998-08-14 |
| US6305074B1 (en) | 2001-10-23 |
| EP0813237B1 (fr) | 2010-09-08 |
| FR2749974A1 (fr) | 1997-12-19 |
| JPH10511509A (ja) | 1998-11-04 |
| EP0813237A1 (fr) | 1997-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6235551B1 (en) | Semiconductor device including edge bond pads and methods | |
| US6589810B1 (en) | BGA package and method of fabrication | |
| JP2967697B2 (ja) | リードフレームの製造方法と半導体装置の製造方法 | |
| US7115483B2 (en) | Stacked chip package having upper chip provided with trenches and method of manufacturing the same | |
| KR100738149B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20050212107A1 (en) | Circuit device and manufacturing method thereof | |
| JP3093960B2 (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
| JP2005294443A (ja) | 半導体装置及びその製造方法 | |
| JPH0642503B2 (ja) | 高密度集積回路の支持体とその製造方法 | |
| JPH0697237A (ja) | 半導体装置及びその製造方法 | |
| KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
| US7443043B2 (en) | Circuit device and method of manufacture thereof | |
| KR100658120B1 (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
| JP3048069B2 (ja) | 支持体に集積回路チップを実装する方法及びその支持体 | |
| JPH04137692A (ja) | プリント基板の改造方法 | |
| JP3235586B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2982703B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2665914B2 (ja) | 半導体装置及びその製造方法 | |
| JP2623980B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| EP0526147B1 (en) | Film-carrier type semiconductor device and process for fabricating the same | |
| JP3460410B2 (ja) | バンプ付金属リード及びその製造方法 | |
| JPS59124794A (ja) | 電子回路基板の製造方法 | |
| JP3196758B2 (ja) | リードフレームとリードフレームの製造方法と半導体装置と半導体装置の製造方法 | |
| JP3383597B2 (ja) | 半導体装置の製造方法 | |
| EP0343379A2 (en) | Thin film package for mixed bonding of a chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |