JPH10511509A - 支持体に集積回路チップを実装する方法及びその支持体 - Google Patents

支持体に集積回路チップを実装する方法及びその支持体

Info

Publication number
JPH10511509A
JPH10511509A JP10501295A JP50129598A JPH10511509A JP H10511509 A JPH10511509 A JP H10511509A JP 10501295 A JP10501295 A JP 10501295A JP 50129598 A JP50129598 A JP 50129598A JP H10511509 A JPH10511509 A JP H10511509A
Authority
JP
Japan
Prior art keywords
integrated circuit
conductor
support
substrate
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10501295A
Other languages
English (en)
Other versions
JP3048069B2 (ja
Inventor
クーラン,パトリツク
Original Assignee
ブル・エス・アー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブル・エス・アー filed Critical ブル・エス・アー
Publication of JPH10511509A publication Critical patent/JPH10511509A/ja
Application granted granted Critical
Publication of JP3048069B2 publication Critical patent/JP3048069B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01058Cerium [Ce]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01061Promethium [Pm]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49121Beam lead frame or beam lead device
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 集積回路の各入出力端子(12)を接続するために備えられた導体(14)の構造体(13)を含む支持体(10)上に集積回路(11)を実装する方法は、通常のTAB技術により、集積回路の導体を絶縁するために支持体の一部を介在させることなく集積回路の各端子に導体を接続することを含む。接続は、熱圧縮または超音波によって直接行うか、はんだ球を介して間接的に行うことができる。絶縁手段を介して導体と集積回路との間の絶縁が行われるのは接続後のみである。導体の接続前又は接続後に、支持体TAB(10)の絶縁基板を、集積回路の外部の導体に固定することができる。

Description

【発明の詳細な説明】 支持体に集積回路チップを実装する方法及びその支持体 発明の分野 本発明は、支持体に集積回路を実装する方法および該方法の支持体に関する。 より詳細には、一般的にTAB(テープ自動ボンディング)技術と呼ばれる、テ ープへの実装技術に関する。従来の技術 集積回路は、半導体材料から成るほぼ正方形のファインチップであり、最も大 きいチップで一辺が約15mmである。チップは500個程度の多数の入出力端 子を有する。TAB技術によれば、各集積回路は、一般にスパイダと呼ばれる導 電性の金属構造体を支持する絶縁基板から成る支持体上に実装される。集積回路 の入出力端子は、ILB(内部リードボンディング)とよばれる作業により、ス パイダの導体の各端部に固定される。基板は種々の形態をとることができる。た とえば、送りおよび位置決めのために側部に孔を有し、長さ方向に配置された集 積回路を支持する映画フィルムのタイプの柔軟性を有するテープの形態をとるこ とができる。他によくみられる形態として、一つまたは複数の集積回路を支持す るフレームがある。 第一のタイプの従来のTAB支持体は、基板上に接着されたスパイダで作られ る。この支持体は、スパイダ−接着剤−基板の三層から成る。スパイダは通常、 およそ17〜70μmの厚さを有する銅の薄膜であり、接着剤は、およそ25μ mの厚さで塗布されたアクリルまたはエポキシ系接着剤であり、基板は、柔軟性 を有する電気絶縁性有機材料で作られ、その最小厚さは約50μmであり、通常 およそ100μmである。支持体の作製は通常、均一な銅薄膜を基板に接着し、 銅薄膜をエッチングしてスパイダを形成することから成る。第一実施形態によれ ば、基板の開口部を所望の形状とするために、基板は予備成形される。予備成形 は、パンチなどの機械的切断により行われる。第二形態は、スパイダの形成後に 基板を切り取ることから成る。この支持体、および支持体への集積回路の実装は いくつかの欠点を有する。 ILB作業は、基板と接着剤との間の開口部を通して行われる。第一実施形態 によれば、開口部は導体の端部の下に配置される小さい貫通孔である、各端部は 通常、少なくともおよそ75μmである孔の高さよりもかなり大きい直径を有す るはんだ球を介して、集積回路の対応する端子に固定される。これら 寸法の大きい球は大きな端子にしかはんだ付けすることができず、集積回路の端 子およびその接続の高密度の妨げとなる、およそ600〜800μmの大きな孔 を穿孔する必要がある。基板を銅薄膜に接着する前に機械的に切り取ることによ り、大きな孔の形成を行うことができる。この切り取り方法は安価で大量生産に 適するという利点を有するが、現在製造可能な高密度素子には適用することがで きないという大きな欠点を有する。 集積回路の支持体を高密度化に適合させるためにいくつもの方法が提案された 。一つの方法は、スパイダの形成後、化学的に、あるいはレーザなどの精密切断 手段を使用することにより基板を穿孔することから成る。しかしながら、化学的 切断は、基板への感光層の付着、所望の形状を有するマスクを形成するためのこ の層の感光およびエッチング、基板のエッチング、接着剤の除去、最後にマスク の除去などの多くの追加処理作業を必要とする。これらの作業は、支持体のコス トを増大させる。レーザを使用する場合も同様である。実際には、実施可能なコ ストで小規模な予備生産又はプロトタイプ生産を行うことは不可能であることが わかっている。さらにこのような切断により、ILB作業の際、溶接に影響し、 低品質または低信頼性の接続 部を形成する残留物が生じる。 第二の方法は、二層すなわちスパイダ−基板タイプと呼ばれる第二のタイプの 従来の支持体である。この支持体を製造するために、絶縁材料の薄い基板の一方 の面に均一な銅の薄膜を真空下で付着させる。通常は、およそ20μmの厚さの ポリイミド基板を使用し、通常、たとえばクロム製の定着層を介して、きわめて 薄い銅の膜を真空下で基板に付着させ、電気化学法により銅を選択的に成長させ スパイダを形成する。成長の基部の役割を果たした銅の薄膜は、スパイダの所望 の形状以外の部分は除去される。次に、上記の例と同様に、化学的に、あるいは レーザなどの精密切断手段により、基板のエッチングが行われる。とくに、ポリ イミドを使用する場合、基板を酸素プラズマでエッチングすることになることに 留意されたい。酸素プラズマは、有機物質である感光物質およびポリイミドを侵 食することはないが、毎分1μm程度と浸透時間が比較的長いという欠点を有す る。この方法は厚い基板には産業的には適用することができないことが理解でき よう。この方法によって作られる支持体は、基板が機械的に穿孔される従来の三 層支持体のおよそ三倍のコストがかかる。また、基板が薄いため、たとえば70 mmと大タイプになると柔軟性が過大になり、使用が困難になる。しかしながら この方法によって作られる支持体は、薄く、小さなはんだ球を使用してILB作 業を行うことができるという利点を有する。 本願出願人の欧州特許A−0356300号にはさらに別の方法が記載されて いる。支持体は、本質的に、予備成形された基板を有する従来の三層タイプであ ること、および導体の端部が、ILB作業の際に小タイプはんだ球を使用するよ うに、穿孔された薄いフレームを支持することを特徴とする混合タイプである。 したがってこの支持体は、上記の従来の二つのタイプの利点をもち合わせている 。薄いフレームの製造は高コストとなることがあり、該フレームの取付けは難し い作業である。 別の問題は、ILB作業においてはんだ球の使用を避けることである。IBMの 文献Technical Disclosure Bulletin vol.25,n°4,septembre 1982「No-bump b eam tape」には別の方法が記載されている。この方法によれば、金めっきされた 銅製導体を、支持体の光学規定可能ボリイミド製絶縁基板により集積回路の縁に 支持し、熱圧縮により端部を集積回路の端子に直接接続するために溶接工具が、 該端部を圧着する。各端子は、集積 回路の対応する表面を覆い保護する不動態化層内の貫通孔の通常アルミニウムの 底部である。孔の高さは1μm程度である。孔の幅が小さく、集積回路の縁に近 いことから、導体の端部を過度に湾曲させて孔の底まで下げないようにするため に、薄い絶縁基板が必要である。使用される支持体が上記の第二従来技術タイプ であるのはこのためである。そうでなければ、導体を集積回路の端子にはんだ付 けする前に、導体の端部を軽く曲げなければならない。この曲げ作業は、難しい 作業を付加し、比較的高価な曲げ装置を使用するという欠点を有する。 同じ問題は、特許US−A−4917286に記述されている方法を使用する ことによっても生じる。支持体へ集積回路を実装する方法は上記の方法に極めて 類似しており、基板上に不動態化層を置き、基板の孔を貫通孔と対応させ、超音 波により導体を集積回路の端子に直接溶接するために導体を曲げることから成る 。発明 本発明は、ILB作業を基板の種類とは無関係にすることを目的とする。 本発明の別の目的は、支持部を、直接ILB作業に適合させ ること、すなわちボールを使用しない作業に適合させることを目的とする。 本発明は、集積回路の入出力端子を接続するために設けられた導体構造を含む 支持体に集積回路を実装する方法に関するものであり、導体を集積回路から絶縁 するために支持体の一部を介入させることなく集積回路の各端子に導体を接続す ることを特徴とする。 結果として、本発明は、集積回路の各入出力端子に接続された導体構造を含む 少なくとも一つの集積回路の支持体であって、導体を集積回路から絶縁するため に、支持体の一部を介することなく、導体が前記入出力端子に接続されることを 特徴とする支持体に関する。 本発明の特徴および利点は、例として示し添付の図面を参照して行う以下の説 明を読むことにより明らかになろう。 − 第1図は、少なくとも一つの集積回路を支持体に実装するための本発明に よる方法の第一段階において使用される支持体の部分平面図である。 − 第2図は、本発明による方法の第二段階を示す第1図と同様の図である。 − 第3図は、第2図に示す集積回路の端子の位置の線分III−IIIによ る部分断面図である。 − 第4A図および第4B図は、本発明による方法の第三段階を示す第3図と 同様の図である。 − 第5図は、第4B図の代替形態を示す第3図と同様の図である。 − 第6図は、本発明による方法の第四段階およびこの方法によってできる支 持体を示す第2図と同様の図である。 − 第7図は、本発明による方法の第三段階の可能な一つの変形形態を示す第 3図と同様の図である。発明の実施例の詳細な説明 第1図および第2図は、少なくとも一つの集積回路を支持体に実装するための 本発明による好ましい方法の例の二つの段階を示す図である。選択された第1図 および第2図に示す例では、周辺入出力端子12を有する複数の集積回路11を 実装するために、柔軟なテープの形状の支持体10が使用される。第1図および 第2図は、縦方向対称軸A−Aを有する支持体10の部分平面図である。従って 、軸A−Aによって規定される支持体の半分だけが図示してある。一般的に、添 付の図に示してある 寸法および比率は、図を分かりやすくするために、実際の支持体の寸法および比 率とは異なる。添付の図面は略図であり、当業者のために単に例として示したも のであり、当業者であれば、これらの略図を実際的なものに対応させることに何 等の困難性も曖昧性もない。 本発明による方法は、第1図に示す段階から始まる。この段階は、導体14の 構造体13を使用することから成る。図示する構造体13は支持体10を構成す るテープでありスパイダと呼ばれる。この構造体は、平坦で均一な銅テープにエ ッチングを施し、スパイダの導体14を形成することから成る従来の方法で作る ことができる。導体14は、テープの長さ方向に連続する領域15内に配置され る。各領域内では、第2図に示すように、導体14は、集積回路11の端子12 と対応するように位置決めされた自由端を有し、スパイダの連続する二つの縁部 16のうちの少なくとも一方に接続された反対側の端部を有する。図示する縁部 16は、該縁部に対しほぼ直角な方向に延びる導体14を支持する。縁部16は 、領域15を横断方向に規定するバー17により互いに接続される。バーは、ス パイダの実質的に長手方向に延びる導体の支持体としての機能を有する。 図を分かりやすくするために、四つの導体のグループについて、二つの端に置か れる二つの導体のみが図示してあるが、他の導体の存在は、これらの導体の各端 の間の鎖線により表されている。導体14はまた、縁部16の近くのテスト領域 14aと導体が接続されるバー17とを有する。スパイダ13はさらに、その位 置決めに使用する手段18を有する。図示の手段は、各領域15の四隅に設置さ れ、縁部16とバー17との接合部の位置の銅からなる延長部内に設けられた丸 孔18である。図示例では孔18はスパイダの移動にも使用される。しかしなが ら、映画フィルムテープタイプにおけるように、両側の縁の等間隔の孔(図示せ ず)のような移動手段を付加することも可能である。その場合、これらの孔は位 置決めにも使用することが可能である。選択例では、スパイダ13は、電気付着 により均一に金めっきされた銅製の連続構造体である。 第2図は、本発明による方法の第二段階を示す図である。各フレーム15の導 体14の自由端は、ILB作業により、集積回路の各端子12に接続される。図 示するILB作業はたとえば熱圧縮または超音波によって行われる直接タイプで ある。 第3図は、集積回路11の端子12に接続された導体14の 部分断面および拡大詳細図である。端子12は、集積回路の能動面を覆う不動態 化層20に設けられた貫通孔19の底によって形成される。通常、貫通孔19の 高さは1マイクロメートル程度であるが、導体14は17〜70μmの厚さを有 する。このような状況では導体14の端部はほとんど曲げられず、各貫通孔19 の底に達する。したがってILB作業にはなんら問題がない。さらに、ここでは この作業は絶縁基板が全く存在しない状態で行われる。 第4A図および第4B図は、本発明による方法の第三段階を示す第3図と同様 の図である。この段階は、集積回路11を導体14から電気的に絶縁すること、 すなわち導体が集積回路の対応する面と接触することを防止することから成る。 第4A図に示すように、不動態化層20から導体14を遠ざけるために、集積回 路の面に直角な力Fが集積回路に加えられる。第4B図を参照する。絶縁樹脂2 1が付着され、これが固化すると、力Fがなくても導体14を離れた状態に維持 する。樹脂21は、各導体の位置で付着される液滴であってもよくまた、導体の 一つのグループまたは全体に沿った連続流であってもよく、さらに集積回路の能 動面の全体または一部を覆うこともできる。 第5図は、第4B図に示す実施形態の代替形態を示す第3図と同様の図である 。導体と不動態化層との間の間隔は、樹脂を使用する代わりに、スペーサ22を 形成する手段を挿入することにより維持される。該手段は、集積回路の一方の面 に配置される導体の各グループの下に付着させた絶縁材料の薄板で作ることがで きる。各薄板は、図示するように不動態化層20の上、または導体14の下に固 定することもできる。 第6図は、第1図および第2図と同様の図である。第6図では、絶縁基板23 がスパイダ13に固定される。基板は単一材料からなってもよく、複数の部材か らなってもよく、穿孔されていてもいなくてもよい。これらの部材は、スパイダ に同時にまたは順次に位置決めし固定することが可能である。図示の基板23は 軸A−Aと同軸の単一材料テープであり、その縁部はスパイダ13の縁部16を 部分的に覆う。基板は、各領域15で導体14に固定された、連続する単一材料 のフレーム24で構成される。図示の各フレーム24は矩形であり、その内側の 四辺が集積回路11の四辺に平行になるようにその外側に設置される。フレーム は、その各内側辺に沿って延びており、フレームの四つの隅に設置されるアーム 26により相互に分離 される四つの窓25が穿孔される。さらに、位置決め孔18と同軸の四つの孔2 7が設けられ、これは孔18よりも大きな直径を有する。窓および孔は大きな寸 法を有するため、より低コストで機械的な手段により基板に穿孔することができ る。 図示の基板23は、導体14を集積回路11の端子12に接続した後に取り付 けられる。各フレーム24は、集積回路のための領域から遠ざけられるため、直 接接続の妨げとはならない。したがって基板23を接続段階の前に設置すること が可能である。この場合、第6図は第1図と第2図の間に挿入される。 他方、第5図および第6図に示す段階を組み合わせることができる。組み合せ の第一の例では、スペーサ22の設置を基板23の設置と同時に行うことができ る。第二の例では、第5図の一点鎖線で概略示すように、四つのスペーサ22は 、対応するフレーム24の内側の四つの辺に一体の部分である。この場合、導体 14と集積回路11の間へのスペーサ22の挿入が困難な場合には、一つの解決 策は、それぞれが集積回路の辺に対応する分離した四分象限の各フレーム24を 形成することである。 第6図はまた、破線により、支持体10の使用方法も示す。 スパイダ13の縁部16に平行な二本の線L1は、支持体10の二つの切断線を 示す。縁部16に接続された導体14の切断は、縁部16と導体14のテスト領 域14aとの間で行われる。同様に、バー17に接続された導体14は、バー1 7に平行であり、テスト領域14aとバーとの間に位置する線L2に沿って切断 される。このように、これらの切断線により領域15同士が分離される。また、 これらの切断線により導体14が相互に絶縁され、集積回路11の電気試験を行 うことができる。 また第6図には、各フレーム24の窓25の軸に沿った導体14の四本の切断 線L3のうちの三本が示される。これらの線は、集積回路11を対応する領域1 5から切り離し、プリント回路などの接続カードに集積回路を固定するために行 われる切断を示す。この切断は一般に、OLB(Output Lead Bonding)作業と 呼ばれている。 第7図は、集積回路11の端子12への導体14の接続の変形形態を示す第3 図と同様の図である。ILB作業は間接的であり、ここでははんだ球28を介し て通常の方法で行われる。これらの球はあらかじめ貫通孔内に置かれる。この作 業は、球と同様であり、集積回路11の入出力端子12の位置を高くす るのに使用される要素を介して行うことも可能である。接続は、集積回路の導体 を絶縁する、通常TAB技術において使用される支持体の一部を介することなく 行われる。第5図に示すようなスペーサ22は、後に簡単に挿入することができ る。 一般的に、以上から、本発明は、集積回路の各入出力端子12を接続するため に設けられた導体14の構造体13を含む支持体10に集積回路11を実装する 方法であって、集積回路の導体を絶縁するために、支持体の一部を介在させるこ となく集積回路の各端子に導体を接続することを含むことを特徴とする方法に関 することは明らかである。絶縁材料による導体と集積回路との間の絶縁は、導体 の接続後に行われる。 この方法により二つの大きな利点が提供される。第一の利点としては、基板が 存在することによって従来課されていた制約から解放されることである。第1図 から第6図に示すような本発明の好ましい実施形態によれば、基板は、導体の接 続及び絶縁の後にのみ固定される。しかしながら、基板は集積回路の外部の導体 を支持することにしか使用されないので、導体を絶縁する前に、あるいは絶縁を 行う時点で基板を付加できることが示された。第二の利点としては、接続球がな く、導体をほとん ど曲げなくとも、直接ILB作業を行うことができることである。しかし、間接 ILB作業も可能であることが示された。従って上記方法の実施は簡単であり、 あらゆる場合にこの方法を適合させる際に大きな柔軟性を提供し、低コストで行 うことができる。 第4A図および第4B図に示す絶縁は、集積回路から導体を分離し、分離した 状態に保つことから成る。分離は力Fの作用によって得られ、電気絶縁材料の付 着および固化により分離が維持されるが、第5図では、導体と集積回路との間に スペーサを形成する電気絶縁手段を挿入することによって維持される。この場合 、これらの手段が絶縁基板と一体の部分であれば、基板の取付けと同時に絶縁を 行うことができることが示された。言い換えれば、この方法は基板を導体に固定 するだけで絶縁を維持するものである。この絶縁の方法のみが適用可能である訳 ではない。たとえば、第4B図および第5図に示すように、導体をあらかじめ軽 く曲げ、好ましくは樹脂または絶縁薄板を配置し、これを維持することにより、 絶縁を行うことができる。この場合、絶縁は、あらかじめ導体を分離する必要な く、簡単に行うことができる。従って、絶縁手段22が絶縁基板23と 一体の部分であれば、必ずしも導体の接続後に導体を分離する必要なく、導体1 4への基板23の取り付けと同時に絶線を行うことができる。 図示例では、導体の構造体は位置決め手段18を有し、この方法は基板の取り 付け後もこれらの手段を維持する。先行技術では、支持体の位置決め手段は絶縁 基板内に形成される。絶縁基板は通常、プラスチック材料で作られるので、孔は 正確で信頼性のある位置決めを提供することが困難である。一方、本発明の支持 体の位置決め孔18は、スパイダ13を構成する金属構造体内に形成される。孔 18により、支持体10の正確で信頼性のある位置決めを簡単に行うことができ る。図示例では、位置決め孔18は基板の孔27よりも小さく、したがって基板 の切断後も、その正確で信頼性のある位置決め機能を維持する。 上記方法を実施することにより、集積回路から導体を絶縁する支持体の一部を 介することなく、集積回路の各入出力端子に接続された導体の構造体を含む少な くとも一つの集積回路の支持体が作られる。直接接続は導体の反り及び曲げを必 要としない。構造体はそれだけで十分であり基板を必要としない。 図示例では、構造体は集積回路の外側の基板に取り付けられ る。しかしながら、第5図を参照して示したように基板が絶縁も行う場合には、 集積回路領域内まで構造体を延長することができる。第4B図では、絶縁性物質 22は基板または支持体の一部ではなく、付加されたものである。

Claims (1)

  1. 【特許請求の範囲】 1.集積回路の入出力端子(12)を接続するために備えられた導体(14)の 構造体(13)を含む支持体(10)上に集積回路(11)を実装する方法であ って、集積回路の導体を絶縁するために支持体の一部を介在させることなく集積 回路の各端子に導体を接続することを含むことを特徴とする集積回路の実装方法 。 2.絶縁手段を介して集積回路から導体を絶縁することを含むことを特徴とする 請求の範囲第1項に記載の方法。 3.導体と集積回路との間の絶縁が、集積回路から導体を分離し、該分離した状 態に維持することから成ることを特徴とする請求の範囲第2項に記載の方法。 4.電気絶縁材料(21)の付着および固化により分離が維持されることを特徴 とする請求の範囲第3項に記載の方法。 5.集積回路を支持体に接続する前または接続した後に、集積回路の領域の外側 の絶縁基板(23)を導体に接続することを含むことを特徴とする請求の範囲第 1項から第4項のいずれか一項に記載の方法。 6.集積回路の端子への導体の接続が、集積回路の入出力端子を持ち上げるのに 使用される球または同様の要素を介して間接的に行われることを特徴とする請求 の範囲第1項から第5項のいずれか一項に記載の方法。 7.集積回路の端子への導体の接続が直接であることを特徴とする請求の範囲第 1項から第6項のいずれか一項に記載の方法。 8.集積回路の入力端子に接続される導体(14)の構造体(13)を含む少な くとも一つの集積回路(11)の支持体(10)であって、導体が、集積回路か ら導体を絶縁する支持体の一部を介することなく各入出力端子(12)に接続さ れることを特徴とする集積回路の支持体。 9.前記構造体が、集積回路の外側の基板に固定されることを特徴とする請求の 範囲第8項に記載の支持体。 10.導体が、固化された絶縁物質により集積回路から絶縁されることを特徴と する請求の範囲第8項または第9項に記載の支持体。
JP10501295A 1996-06-13 1997-06-11 支持体に集積回路チップを実装する方法及びその支持体 Expired - Lifetime JP3048069B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR96/07372 1996-06-13
FR9607372A FR2749974B1 (fr) 1996-06-13 1996-06-13 Procede de montage d'un circuit integre sur un support et support en resultant
PCT/FR1997/001031 WO1997048130A1 (fr) 1996-06-13 1997-06-11 Procede de montage d'un circuit integre sur un support et support en resultant

Publications (2)

Publication Number Publication Date
JPH10511509A true JPH10511509A (ja) 1998-11-04
JP3048069B2 JP3048069B2 (ja) 2000-06-05

Family

ID=9493031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10501295A Expired - Lifetime JP3048069B2 (ja) 1996-06-13 1997-06-11 支持体に集積回路チップを実装する方法及びその支持体

Country Status (6)

Country Link
US (1) US6305074B1 (ja)
EP (1) EP0813237B1 (ja)
JP (1) JP3048069B2 (ja)
DE (1) DE69739982D1 (ja)
FR (1) FR2749974B1 (ja)
WO (1) WO1997048130A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2805083A1 (fr) * 2000-02-10 2001-08-17 Bull Sa Procede de montage et de fabrication de circuits integres sur un support et support en resultant
FR2818803A1 (fr) * 2000-12-26 2002-06-28 Bull Sa Ensemble de montage d'un circuit integre sur un support

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53123074A (en) * 1977-04-01 1978-10-27 Nec Corp Semiconductor device
US4209355A (en) * 1978-07-26 1980-06-24 National Semiconductor Corporation Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices
JPS58134454A (ja) * 1982-02-05 1983-08-10 Sharp Corp リ−ドボンデイング構造
JPS62169353A (ja) * 1986-01-21 1987-07-25 Nec Corp 半導体装置
US5162896A (en) * 1987-06-02 1992-11-10 Kabushiki Kaisha Toshiba IC package for high-speed semiconductor integrated circuit device
US4842662A (en) * 1988-06-01 1989-06-27 Hewlett-Packard Company Process for bonding integrated circuit components
US5521425A (en) * 1990-12-21 1996-05-28 Hewlett-Packard Company Tape automated bonded (TAB) circuit
JP3238004B2 (ja) * 1993-07-29 2001-12-10 株式会社東芝 半導体装置の製造方法
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
US5728599A (en) * 1993-10-28 1998-03-17 Lsi Logic Corporation Printable superconductive leadframes for semiconductor device assembly
US5816472A (en) * 1994-01-28 1998-10-06 Hewlett-Packard Company Bonding tool for tape automated assembly
DE69527473T2 (de) * 1994-05-09 2003-03-20 Nec Corp Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
US5807767A (en) * 1996-01-02 1998-09-15 Micron Technology, Inc. Technique for attaching die to leads
US5826328A (en) * 1996-03-25 1998-10-27 International Business Machines Method of making a thin radio frequency transponder

Also Published As

Publication number Publication date
FR2749974B1 (fr) 1998-08-14
FR2749974A1 (fr) 1997-12-19
WO1997048130A1 (fr) 1997-12-18
DE69739982D1 (de) 2010-10-21
EP0813237B1 (fr) 2010-09-08
US6305074B1 (en) 2001-10-23
JP3048069B2 (ja) 2000-06-05
EP0813237A1 (fr) 1997-12-17

Similar Documents

Publication Publication Date Title
JP3807508B2 (ja) 誘電層を備えた超小形電子リード構造体
JP2967697B2 (ja) リードフレームの製造方法と半導体装置の製造方法
US5994222A (en) Method of making chip mountings and assemblies
US4710592A (en) Multilayer wiring substrate with engineering change pads
US5760469A (en) Semiconductor device and semiconductor device mounting board
KR100738149B1 (ko) 반도체 장치 및 그 제조 방법
KR20050096851A (ko) 회로 장치 및 그 제조 방법
JPH08293529A (ja) 半導体装置およびその製造方法およびそれを用いた電子装置
JP3093960B2 (ja) 半導体回路素子搭載基板フレームの製造方法
JP3660663B2 (ja) チップパッケージの製造方法
JPH0642503B2 (ja) 高密度集積回路の支持体とその製造方法
EP0210371A1 (en) Semiconductor device having a plurality of leads
JPH0697237A (ja) 半導体装置及びその製造方法
KR100346899B1 (ko) 반도체장치 및 그 제조방법
US5113580A (en) Automated chip to board process
EP0465253A2 (en) Integrated circuit and lead frame assembly
JP3048069B2 (ja) 支持体に集積回路チップを実装する方法及びその支持体
JPS61160946A (ja) 半導体装置の接続構造体
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
KR19980080050A (ko) 반도체 장치, 그 제조 방법 및 그 설치 방법, 이것을 설치한 회로 기판 및 가요성 기판 및 그 제조 방법
JP3235586B2 (ja) 半導体装置及び半導体装置の製造方法
JP2623980B2 (ja) 半導体搭載用リード付き基板の製造法
EP0526147B1 (en) Film-carrier type semiconductor device and process for fabricating the same
JP3460410B2 (ja) バンプ付金属リード及びその製造方法
US5345363A (en) Method and apparatus of coupling a die to a lead frame with a tape automated bonded tape that has openings which expose portions of the tape leads