JP2551773B2 - サ−マルヘツド - Google Patents
サ−マルヘツドInfo
- Publication number
- JP2551773B2 JP2551773B2 JP62101314A JP10131487A JP2551773B2 JP 2551773 B2 JP2551773 B2 JP 2551773B2 JP 62101314 A JP62101314 A JP 62101314A JP 10131487 A JP10131487 A JP 10131487A JP 2551773 B2 JP2551773 B2 JP 2551773B2
- Authority
- JP
- Japan
- Prior art keywords
- thermal head
- substrate
- layer
- control circuit
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/335—Structure of thermal heads
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は感熱記録装置に用いられるサーマルヘッドに
関し，特に，その印字部における発熱抵抗体を駆動制御
するための制御用ICを搭載したサーマルヘッドに関する
ものである。
関し，特に，その印字部における発熱抵抗体を駆動制御
するための制御用ICを搭載したサーマルヘッドに関する
ものである。
（従来の技術とその問題点） 絶縁性セラミック基板上にグレーズ層を設け，このグ
レーズ層上に発熱抵抗体層，電極層，保護層を真空蒸着
法はスパッタリング法等の薄膜方式を用いて順次積層し
てなる薄膜型サーマルヘッドは，厚膜型サーマルヘッド
に比べ，印字の高密度化及び熱応答性の点で有利である
ことより近年その主流を占めている。
レーズ層上に発熱抵抗体層，電極層，保護層を真空蒸着
法はスパッタリング法等の薄膜方式を用いて順次積層し
てなる薄膜型サーマルヘッドは，厚膜型サーマルヘッド
に比べ，印字の高密度化及び熱応答性の点で有利である
ことより近年その主流を占めている。
而してかような薄膜型サーマルヘッドにおいては，印
字の高速化に対応すべく，また構成の複雑化を避けるた
めに，印字部における発熱素子の発熱制御のための回
路，即ち，発熱素子への通電を制御するドライバー，通
電すべき発熱素子を選択制御するシフトレジスター，ラ
ッチ回路等を集積化したICチップを搭載したものが知ら
れている。
字の高速化に対応すべく，また構成の複雑化を避けるた
めに，印字部における発熱素子の発熱制御のための回
路，即ち，発熱素子への通電を制御するドライバー，通
電すべき発熱素子を選択制御するシフトレジスター，ラ
ッチ回路等を集積化したICチップを搭載したものが知ら
れている。
この様な制御用IC搭載型のサーマルヘッドにおいて，
その制御回路部を印字部の作製方法と同様に薄膜方式で
作製すると，薄膜電極のシート抵抗が大きいために十分
な電流容量が得られず，印字濃度にバラツキを生ずると
いう問題がある。また，制御回路部におけるICチップを
ワイヤボンディングする際，薄膜電極表面がセラミック
基板と略同程度に粗であるためワイヤボンディングの付
着強度が十分に得られず，信頼性の点で満足できないと
いう問題があった。
その制御回路部を印字部の作製方法と同様に薄膜方式で
作製すると，薄膜電極のシート抵抗が大きいために十分
な電流容量が得られず，印字濃度にバラツキを生ずると
いう問題がある。また，制御回路部におけるICチップを
ワイヤボンディングする際，薄膜電極表面がセラミック
基板と略同程度に粗であるためワイヤボンディングの付
着強度が十分に得られず，信頼性の点で満足できないと
いう問題があった。
従って制御回路部のみを印字部とは別の基板上に金ペ
ーストを用いた厚膜方式で作製し，その後，この制御回
路部を薄膜方式で作製した印字部に接続することが考え
られているが，この場合接続のための新たな工程が増す
ことやサーマルヘッドの小型化が困難であるなど別の問
題が生ずることより，最近では，同一絶縁性セラミック
基板上に印字部は薄膜方式で，また，制御回路部は厚膜
方式で作製する一体型のサーマルヘッドが提案されてい
る。
ーストを用いた厚膜方式で作製し，その後，この制御回
路部を薄膜方式で作製した印字部に接続することが考え
られているが，この場合接続のための新たな工程が増す
ことやサーマルヘッドの小型化が困難であるなど別の問
題が生ずることより，最近では，同一絶縁性セラミック
基板上に印字部は薄膜方式で，また，制御回路部は厚膜
方式で作製する一体型のサーマルヘッドが提案されてい
る。
即ちこの一体型のサーマルヘッドは，第３図に示す通
り，印字部Ａとしてメサ状グレーズ層1aを有する絶縁性
セラミック基板１上に順次薄膜方式により発熱抵抗体層
2,薄膜電極層3,保護層４を積層したものを基本構成とす
るもので，この発熱抵抗体層２が制御回路部Ｂにおける
厚膜電極７と接続しているものである。
り，印字部Ａとしてメサ状グレーズ層1aを有する絶縁性
セラミック基板１上に順次薄膜方式により発熱抵抗体層
2,薄膜電極層3,保護層４を積層したものを基本構成とす
るもので，この発熱抵抗体層２が制御回路部Ｂにおける
厚膜電極７と接続しているものである。
然るに最近では，サーマルヘッドに対する印字密度の
高密度化，例えば,16ドット/mm以上という高密度サーマ
ルヘッドの要望もあって，この様なICチップ搭載型のサ
ーマルヘッドについてもその高密度化が必要となってき
ているが，一般にこれらの基板として利用される絶縁性
セラミックは表面平滑性が悪い為に，フォトリソグラフ
或いはエッチング等の工程でレジスト膜が均一に形成で
きないことにより電極パターンのショート，断線等の不
良を多く発生せしめ，歩留りを低下させるものとなって
いた。この為，基板として，表面平滑性に優れた純度が
99％以上のアルミナセラミック基板を用いることも考え
られているが，逆に制御回路部における厚膜電極ペース
トとの密着性が悪化して信頼性に欠けるという別の問題
を生ずるものであった。
高密度化，例えば,16ドット/mm以上という高密度サーマ
ルヘッドの要望もあって，この様なICチップ搭載型のサ
ーマルヘッドについてもその高密度化が必要となってき
ているが，一般にこれらの基板として利用される絶縁性
セラミックは表面平滑性が悪い為に，フォトリソグラフ
或いはエッチング等の工程でレジスト膜が均一に形成で
きないことにより電極パターンのショート，断線等の不
良を多く発生せしめ，歩留りを低下させるものとなって
いた。この為，基板として，表面平滑性に優れた純度が
99％以上のアルミナセラミック基板を用いることも考え
られているが，逆に制御回路部における厚膜電極ペース
トとの密着性が悪化して信頼性に欠けるという別の問題
を生ずるものであった。
（問題点を解決するための手段） 本発明は上記した事情に鑑みなされたもので，基本的
には基板として純度が99％以上のアルミナセラミックを
用いた方のが有利であるとの見地に立ち鋭意研究を重ね
たところ，制御用ICを含む制御回路部とアルミナセラミ
ック基板との間にグレーズ層を介在させたものが最適で
あることを見い出し遂に本発明を完成したものである。
には基板として純度が99％以上のアルミナセラミックを
用いた方のが有利であるとの見地に立ち鋭意研究を重ね
たところ，制御用ICを含む制御回路部とアルミナセラミ
ック基板との間にグレーズ層を介在させたものが最適で
あることを見い出し遂に本発明を完成したものである。
即ち本発明は，薄膜方式により形成された印字部と，
該印字部における発熱抵抗体を駆動制御するための制御
用ICを実装する厚膜方式により形成された制御回路部と
が同一絶縁性基板上に構成されたサーマルヘッドにおい
て，前記基板は純度が99％以上のアルミナセラミックか
らなり，且つ，制御用ICを含む制御回路部と該基板との
間にグレーズ層を介在させたことを特徴とするサーマル
ヘッドを要旨とすることにより，厚膜電極ペーストと基
板との密着性を良好となした信頼性の高い，しかも歩留
りを向上せしめた優れたサーマルヘッドを提供せんとす
るものである。
該印字部における発熱抵抗体を駆動制御するための制御
用ICを実装する厚膜方式により形成された制御回路部と
が同一絶縁性基板上に構成されたサーマルヘッドにおい
て，前記基板は純度が99％以上のアルミナセラミックか
らなり，且つ，制御用ICを含む制御回路部と該基板との
間にグレーズ層を介在させたことを特徴とするサーマル
ヘッドを要旨とすることにより，厚膜電極ペーストと基
板との密着性を良好となした信頼性の高い，しかも歩留
りを向上せしめた優れたサーマルヘッドを提供せんとす
るものである。
（作用） サーマルヘッドにおける基板として，表面平滑性に非
常に優れている純度が99％以上のアルミナセラミックを
利用しているため，電極等の高精度パターン形成に当た
っては，フォトリソグラフやエッチング工程時に被覆さ
れるレジスト膜が均一に形成される。従って，微細な孔
等を生ずることがなくなり電極のショートや断線が極力
解消される。また一方，制御回路部における厚膜電極ペ
ーストはグレーズ層上に形成されるため，グレーズ層の
ガラス成分と厚膜電極ペースト中のガラス成分との親和
性が良いことより両者の密着性が高まるものである。
常に優れている純度が99％以上のアルミナセラミックを
利用しているため，電極等の高精度パターン形成に当た
っては，フォトリソグラフやエッチング工程時に被覆さ
れるレジスト膜が均一に形成される。従って，微細な孔
等を生ずることがなくなり電極のショートや断線が極力
解消される。また一方，制御回路部における厚膜電極ペ
ーストはグレーズ層上に形成されるため，グレーズ層の
ガラス成分と厚膜電極ペースト中のガラス成分との親和
性が良いことより両者の密着性が高まるものである。
（実施例） 以下，本発明を実施例に基づき詳述する。
第１図は本発明によるサーマルヘッドの一例を示す要
部断面図で，参照符号１は純度が99％以上のアルミナセ
ラミックからなる絶縁性基板,1aは該絶縁性基板１上に
形成されたメサ状のガラスグレーズ層,2はチタン，クロ
ム，タンタル等の高融点金属シリサイドやこれらの窒化
物，炭化物，酸化物，また窒化タンタル，ニクロム等か
らなる発熱抵抗体層,3はアルミニウム，アルミニウム合
金，金等からなる薄膜電極層，そして４はシリコンの酸
化物，窒化物，炭化物，酸化タンタル等からなる保護層
であり，これらによって印字部Ａが構成されており，更
にこの絶縁性基板１上にはグレーズ層５を介して制御回
路部Ｂが形成されている。この制御回路部Ｂは制御用IC
6を実装すると共に金ペーストよりなる厚膜電極層７を
有しており，この厚膜電極層７の印字部Ａ側のものは前
記発熱抵抗体層２に接続している。制御用IC6はグレー
ズ層５上にダイボンディングにて接着され，また，厚膜
電極層７に対してワイヤボンディング８にて接続され，
適宜合成樹脂層９によって被覆されている。
部断面図で，参照符号１は純度が99％以上のアルミナセ
ラミックからなる絶縁性基板,1aは該絶縁性基板１上に
形成されたメサ状のガラスグレーズ層,2はチタン，クロ
ム，タンタル等の高融点金属シリサイドやこれらの窒化
物，炭化物，酸化物，また窒化タンタル，ニクロム等か
らなる発熱抵抗体層,3はアルミニウム，アルミニウム合
金，金等からなる薄膜電極層，そして４はシリコンの酸
化物，窒化物，炭化物，酸化タンタル等からなる保護層
であり，これらによって印字部Ａが構成されており，更
にこの絶縁性基板１上にはグレーズ層５を介して制御回
路部Ｂが形成されている。この制御回路部Ｂは制御用IC
6を実装すると共に金ペーストよりなる厚膜電極層７を
有しており，この厚膜電極層７の印字部Ａ側のものは前
記発熱抵抗体層２に接続している。制御用IC6はグレー
ズ層５上にダイボンディングにて接着され，また，厚膜
電極層７に対してワイヤボンディング８にて接続され，
適宜合成樹脂層９によって被覆されている。
上記実施例では，特に，印字部Ａにおける絶縁性基板
１上にメサ状のグレーズ層1aを設けたものを示したが、
この様にすると，印字部Ａ中のグレーズ層を設けていな
い部分1bの絶縁性基板１表面の平滑性がそのまま生かせ
ることより，即ち，基板１全面にグレーズ層を設けた際
の表面凹凸化を考慮する必要が無いので，歩留りを向上
せしめる意味でも好ましい例である。
１上にメサ状のグレーズ層1aを設けたものを示したが、
この様にすると，印字部Ａ中のグレーズ層を設けていな
い部分1bの絶縁性基板１表面の平滑性がそのまま生かせ
ることより，即ち，基板１全面にグレーズ層を設けた際
の表面凹凸化を考慮する必要が無いので，歩留りを向上
せしめる意味でも好ましい例である。
以下に，本発明のサーマルヘッドの製造方法の好適例
を第１図及び第２図に基づき説明する。
を第１図及び第２図に基づき説明する。
先ず，アルミナセラミックからなる絶縁性基板１上に
ガラスペーストを印刷，焼成することによってメサ状グ
レーズ層1a及びグレーズ層５を形成する。次に，金ペー
ストを適宜パターンをもって印刷，焼成して厚膜電極層
７を形成し，この後金属マスク10によって制御回路部Ｂ
における厚膜電極層７の印字部Ａとの接続部を残してマ
スクしておき，上述した発熱抵抗体層２を200〜2000A゜
程度の厚さでスパッタリング法や真空蒸着法等の薄膜方
式により形成する。次にこの発熱抵抗体層２上に同様に
薄膜方式によりアルミニウム合金等の薄膜電極層３を積
層形成する。そして，前記厚膜電極層７のパターンと同
一ピッチになるようレジストパターンを薄膜電極層３上
に形成し，この薄膜電極層３及び発熱抵抗体層２の不要
部分をエッチング除去する。そして更に，金属マスク1
0′を用いて，例えばSiNx（５≦×≦40）よりなる保護
層４を薄膜電極層３上に反応性スパッタリング法により
形成し，最後に制御用IC6をダイボンディングによりグ
レーズ層５上に接着し，更にワイヤボンディング８にて
厚膜電極層７へ接続し，制御用IC6を保護するため，シ
リコン系或はエポキシ系樹脂層９でこれを被覆し完成す
る。
ガラスペーストを印刷，焼成することによってメサ状グ
レーズ層1a及びグレーズ層５を形成する。次に，金ペー
ストを適宜パターンをもって印刷，焼成して厚膜電極層
７を形成し，この後金属マスク10によって制御回路部Ｂ
における厚膜電極層７の印字部Ａとの接続部を残してマ
スクしておき，上述した発熱抵抗体層２を200〜2000A゜
程度の厚さでスパッタリング法や真空蒸着法等の薄膜方
式により形成する。次にこの発熱抵抗体層２上に同様に
薄膜方式によりアルミニウム合金等の薄膜電極層３を積
層形成する。そして，前記厚膜電極層７のパターンと同
一ピッチになるようレジストパターンを薄膜電極層３上
に形成し，この薄膜電極層３及び発熱抵抗体層２の不要
部分をエッチング除去する。そして更に，金属マスク1
0′を用いて，例えばSiNx（５≦×≦40）よりなる保護
層４を薄膜電極層３上に反応性スパッタリング法により
形成し，最後に制御用IC6をダイボンディングによりグ
レーズ層５上に接着し，更にワイヤボンディング８にて
厚膜電極層７へ接続し，制御用IC6を保護するため，シ
リコン系或はエポキシ系樹脂層９でこれを被覆し完成す
る。
従って，絶縁性基板１はその表面の平滑性が非常に優
れていることより，薄膜電極層３のパターン形成に当た
ってはそのレジスト膜が均一に被覆形成され，もって薄
膜電極層３における電極パターンのショートや断線が極
力防止できる。一方，制御回路部Ｂにおける厚膜電極層
７はグレーズ層５上に直接形成されるため従来のものに
比して優れた密着性が期待できるものである。
れていることより，薄膜電極層３のパターン形成に当た
ってはそのレジスト膜が均一に被覆形成され，もって薄
膜電極層３における電極パターンのショートや断線が極
力防止できる。一方，制御回路部Ｂにおける厚膜電極層
７はグレーズ層５上に直接形成されるため従来のものに
比して優れた密着性が期待できるものである。
（発明の効果） 以上の如く本発明では,ICチップ搭載型のサーマルヘ
ッドにおいて，その基板を純度が99％以上のアルミナセ
ラミックより構成し，且つ，制御用ICチップを実装する
制御回路部とこの基板との間にグレーズ層を介在させた
ので，その製造過程中電極パターンをショートさせた
り，断線を生ずることが極力防止され製品としての歩留
り向上に十分に寄与し得るもので，加えて，制御回路部
は基板に対する密着性が格段に向上し，極めて信頼性の
高いサーマルヘッドが提供できるものである。
ッドにおいて，その基板を純度が99％以上のアルミナセ
ラミックより構成し，且つ，制御用ICチップを実装する
制御回路部とこの基板との間にグレーズ層を介在させた
ので，その製造過程中電極パターンをショートさせた
り，断線を生ずることが極力防止され製品としての歩留
り向上に十分に寄与し得るもので，加えて，制御回路部
は基板に対する密着性が格段に向上し，極めて信頼性の
高いサーマルヘッドが提供できるものである。
第１図は本発明によるサーマルヘッドの一例を示す要部
断面図，第２図は第１図記載のサーマルヘッドの製造過
程を示す要部断面図，第３図はサーマルヘッドの従来例
を示す要部断面図である。 １……絶縁性基板,2……発熱抵抗体， ５……グレーズ層,6……制御用IC, Ａ……印字部,B……制御回路部
断面図，第２図は第１図記載のサーマルヘッドの製造過
程を示す要部断面図，第３図はサーマルヘッドの従来例
を示す要部断面図である。 １……絶縁性基板,2……発熱抵抗体， ５……グレーズ層,6……制御用IC, Ａ……印字部,B……制御回路部
Claims (1)
- 【請求項１】薄膜方式により形成された印字部と，該印
字部における発熱抵抗体を駆動制御するための制御用IC
を実装する厚膜方式により形成された制御回路部とが同
一絶縁性基板上に構成されたサーマルヘッドにおいて，
前記基板は純度が99％以上のアルミナセラミックからな
り，且つ，制御用ICを含む制御回路部と該基板との間に
グレーズ層を介在させたことを特徴とするサーマルヘッ
ド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62101314A JP2551773B2 (ja) | 1987-04-24 | 1987-04-24 | サ−マルヘツド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62101314A JP2551773B2 (ja) | 1987-04-24 | 1987-04-24 | サ−マルヘツド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63265660A JPS63265660A (ja) | 1988-11-02 |
| JP2551773B2 true JP2551773B2 (ja) | 1996-11-06 |
Family
ID=14297353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62101314A Expired - Lifetime JP2551773B2 (ja) | 1987-04-24 | 1987-04-24 | サ−マルヘツド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2551773B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59120473A (ja) * | 1982-12-28 | 1984-07-12 | Rohm Co Ltd | サ−マルプリンタヘツド |
| JPS61168679U (ja) * | 1985-04-09 | 1986-10-20 |
-
1987
- 1987-04-24 JP JP62101314A patent/JP2551773B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63265660A (ja) | 1988-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110027327B (zh) | 一种新型宽幅热敏打印头及其制作方法 | |
| EP0198646A2 (en) | Integrated circuit device | |
| JP2551773B2 (ja) | サ−マルヘツド | |
| JPH011553A (ja) | インクジェット記録ヘッド用基体及びインクジェット記録ヘッド並びに該記録ヘッドを具備するインクジェット記録装置 | |
| JP2551767B2 (ja) | サ−マルヘツド | |
| US6201558B1 (en) | Thermal head | |
| JP3172623B2 (ja) | サーマルヘッド | |
| JPS6189870A (ja) | サ−マルヘツドおよびその製造方法 | |
| JPH07214808A (ja) | 薄膜型サーマルプリントヘッドおよびその製造方法 | |
| JP4034143B2 (ja) | サーマルヘッド及びその製造方法 | |
| JP3824246B2 (ja) | サーマルヘッドの製造方法 | |
| JP2001113741A (ja) | サーマルプリントヘッドおよびその製造方法 | |
| JPH0732630A (ja) | サーマルヘッドおよびその製造方法 | |
| JP3476921B2 (ja) | サーマルヘッド | |
| JP2561133B2 (ja) | サーマルヘッドの電極構造 | |
| JPH0779188B2 (ja) | 両面配線基板の製造方法 | |
| JP2580633Y2 (ja) | サーマルヘッド | |
| JPS63168371A (ja) | 感熱記録ヘツド | |
| JPH05229156A (ja) | サーマルヘッド | |
| JPH0712694B2 (ja) | サ−マルヘツド | |
| JPH0443052A (ja) | サーマルヘッド | |
| JPH08336996A (ja) | サーマルヘッド及びサーマルヘッドの製造方法 | |
| JPS592865A (ja) | ドライバ搭載型サ−マルヘツド | |
| JPS62270347A (ja) | サ−マルヘツドの製造方法 | |
| JPS61262142A (ja) | サ−マルヘツド |