JPS6184116A

JPS6184116A - デジタル・アナログ変換器のバイアス制御方法及び回路

Info

Publication number: JPS6184116A
Application number: JP60209895A
Authority: JP
Inventors: ジヨージ・ジエイ・カスペル
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1984-09-24
Filing date: 1985-09-21
Publication date: 1986-04-28
Also published as: US4631518A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、デジタル・アナログ変換器（ＤＡＣ）、特に
出力電圧範囲が入力バイアス電流の大きさに比例する型
のＤＡＣの出力電圧範囲を制御する方法及び回路に関す
るものである。

〔従来の技術とその問題点〕

ＤＡＣは、デジタル的に符号化された信号をその大きさ
に比例したアナログ電圧信号に変換するものである。通
常、ＤＡＣの動作を制御するデジタル人力データや信号
を発生するデジタル論理回路では、基準又は制御信号と
して種々の出力電圧を発生させるために別のＤＡＣを用
いている。

ＤＡＣの出力電圧範囲は通常与えられたバイアス信号（
電流又は電圧）の関数であり、ＤＡＣ出力電圧は、この
与えられたバイアス信号の大きさとデジタル入力の大き
さとの積に比例する。与えられたバイアス信号によって
決まる範囲内のＤＡＣの分解能は、そのＤＡＣの大力ビ
ット処理能力に依存する。例えば、４ビツト・デジタル
人力のＤＡＣは１６とおりの異なる出力電圧レベルを発
生することができ、また、８ビツト入力のＤＡＣは２５
６とおりの出力電圧を発生しうる。通常、高分解能のＤ
ＡＣは、低分解能のＤＡＣより複雑且つ高価であるうえ
、複雑且つ高価な外部制御回路を使用する必要がある。

成る用途において、例えば、４ビツトのデータバスを制
御しうる外部制御回路によって４ビ７トＤＡＣに多数の
異なる出力電圧を発生させることができれば好都合であ
る。

従来、出力電圧範囲が入力バイアス信号によって変わる
ことを利用して、低分解能のＤＡＣから多数の出力電圧
レベルを得ることが行われている。

第１ＤＡＣのバイアス信号が一定ではなく第２ＤＡＣの
出力によっ°ζ変化するならば、第Ｌ　ＤＡＣによって
発生しうる異なる出力電圧レベルの数は大幅に増加する
。例えば、４ビツトのＤＡＣの出力でバイアスされた４
ビツトＤＡＣは、（ゼロ・バイアス電流によるゼロ範囲
は数えないで）１５（固の異なる出力範囲で動作するこ
とになる。成る範囲内の幾つかの電圧レベルが他の範囲
の電圧レベルと重なることがあっても、得られる出力電
圧レベルの総数は増加する。しかしながら、第２のＤＡ
Ｃを必要とするので、コストが高くなる。

したがって、本発明の目的は、低価格・低分解能のＤＡ
Ｃを用いて広い動作出力範囲及び高い分解能を得るＤＡ
Ｃバイアス制御方法及び回路を提供することである。

本発明の他の目的は、少数の外部制御線を介して外部デ
ジタル制御回路によりＤＡＣ出力電圧範囲の制御が行え
るＤＡＣバイアス制御方法及び回路を提供することであ
る。

本発明の更に他の目的は、外部制御回路によって低分解
能ＤＡＣに多数の異なる出力電圧レベルを発生させるＤ
ＡＣバイアス制御方法及び回路を提供することである。

〔問題点を解決するための手段及び作用〕本発明の実施
例においては、ＤＡＣ出力電圧をサンプル・蓄積する手
段、可変バイアス電流曹及び定バイアス電流源が設けら
れる。蓄積されたＤＡＣ出力電圧は、ＤＡＣバイアスの
一部として可変電流源から供給される電流値を決定する
ために選択的に使用される。

好適実施例では、サンプル・蓄積手段は、増幅器、コン
デンサ及びトランジスタ・スイッチを含む。この増幅器
はＤＡＣ出力電圧に等しい電圧を発生する。スイッチは
、サンプル制御信号を受けるとコンデンサに充電電流を
供給し、コンデンサが充電されると制御信号が終了し、
スイッチを解放してコンデンサを充電回路から切り離す
。その後、コンデンサはサンプルしたＤＡＣ出力電圧を
保持する。

上記の可変電流源は、与えられた基準電圧に比例した大
きさの電流を発生ずる。このとき、上述のコンデンサ電
圧が基準電圧として用いられる。

可変電流源の出力電流は定電流源からの電流と加算され
、ＤＡＣへのバイアス電流として用いられる。好適実施
例では、可変電流源は、コンデンサの放電を防止するた
めに高入力インピーダンスをもつ演算増幅器を有する。

ＤＡＣバイアス電流の可変部分は、サンプル・蓄積手段
によってサンプルされた最終ＤＡＣ出力電圧に比例する
。その出力範囲が与えられたバイアス電流に比例する型
のＤＡＣであれば、ＤＡＣ出力範囲は、最終サンプル・
蓄積されたＤＡＣ出力電圧に応じて変化する。したがっ
て、選択されたＤＡＣ出力電圧を発生・蓄積し、この蓄
積電圧をＤＡＣバイアス電流の制御のための基準として
用いることにより、ＤＡＣ出力電圧範囲を制御すること
ができる。

デジタル入力データを適正に選択し、サンプル・蓄積動
作を繰り返すことにより、ＤＡＣ出力電圧範囲をｔＩ！
ｉ１整して実施回路の設計限界内で任怠所望の多数の異
なる電圧レベルを出力しうる。多くの異なる出力範囲が
得られるため、低分解能のＤＡＣであっても多数の異な
る電圧を発生するよう駆動できる。

なお、好適実施例においては、サンプル・蓄積手段は不
安定動作を避けるためにＤＡＣより高速に動作する必要
がある。そこで、この実施例の代わりに、１対のサンプ
ル・蓄積手段をカスケード接続して、第１の手段がＤＡ
Ｃ出力をサンプル・蓄積し、第２の手段が第１の手段に
保持された電圧をサンプル・蓄積することにより、第２
手段への人力がその取込み中に安定に維持されるように
してもよい。

〔実施例〕

第１図は、本発明によるＤＡＣバイアス制御回路の一実
施例を示す。このバイアス制御回路は、サンプル・蓄積
手段（２００）　、定電流源（３００）及び可変電流源
（６００）を有する。ＤＡＣ（１００）は、デジタル入
力制御回路（８００）からのデータバス（４００）上の
Ｎビット・デジタル符号化信号を、ＤＡＣ出力線（１１
０）上のアナログ出力電圧信号に変換する。この変換は
、制御回路（８００）がＤ　Ａ　Ｃ’ＷＩ御線（９００
）上に変換制御信号を出力する度に行われる。ＤＡＣ出
力電圧Ｖｏは、バス（４００）上に与えられたデータの
関数であり、且つバイアス入力線（３１０）上に与えら
れたＤＡＣバイアス電流１ｂの関数である。好適実施例
では、Ｖｏは具体的に次のように表わされる。

Ｖｏ＝ＡＸｋＸＩｂ　　　　　　（１）ここに、ＡはＤ
ＡＣの内部設計によって変わる比例定数、ｋはデータバ
ス（４００）上に与えられるデジタルデータの大きさを
表わす、このように、得られる出力電圧範囲は与えられ
るバイアス電流Ｉｂに直接比例し、他方、成る１出力範
囲内でのＶｏの実際の大きさはデータバス（４００）に
与えられるデータによって変わる。

サンプル・群積手段（２００）は、制御回路（８００）
からサンプル制御線（５００）を介してデジタルサンプ
ル制御信号を受けて、ＤＡＣ出力電圧ＶＯをサンプル・
蓄積する。その後、サンプル・蓄積手段（２００）は、
サンプル制御線（５００）を介して後続のサンプル制御
信号を受けるまでサンプル電圧Ｖｃを保持する。後続の
サンプル制御信号に応じて、ａ積電圧は後のＤＡＣ出力
電圧に置換される。可変電流源（６００）は、サンプル
・蓄積手段（２００）に蓄積された基準電圧Ｖｃに比例
した大きさの電流１ｖを発生ずる。この電流ＩＶは、定
電流源（３００）からの電流ｒｃと加算され、バイアス
電流ｒｂとしてＤＡＣに与えられる。好適実施例では、
可変電流源（６００）は、増幅器（６１０３及び抵抗（
６３０）を有する。

ＤＡＣバイアス電流１ｂのｒｉＪ変部分■νは、サンプ
ル・蓄積手段（２００）に蓄積された最新のＤＡＣ出力
電圧に比例する。ＤＡＣは、その出力範囲が与えられた
バイアス電流に比例する型のものであるから、ＤＡＣ出
力範囲は最新のサンプル・蓄積されたＤＡＣ出力電圧で
決まることになる。

したがって、選択的にＤＡＣ出力電圧Ｖｏを発生・蓄積
し、この蓄積電圧をＤ　Ａ、　Ｃバイアス電流１ｂの制
御のための基準として用いることにより、ＤＡＣ出力電
圧範囲を調整しうる。

最も狭いＤＡＣ出力電圧Ｖｏ範囲をもたらす最小のバイ
アス電流ｔｂは、制御回路（８００）からのバス（４０
０）上のデジタル入力データをゼロにすると共に、制御
線（５００）を介してサンプル・層積手段（２００）に
信号を送り、ゼロ電圧出力を蓄積させてＶｃをゼロにセ
ットすることにより、得られる。Ｖｃをゼロにセットす
れば、ＤＡＣバイアス電流１ｂの可変部分１ｖはゼロに
なり、ＤＡＣ（１００）の出力電圧範囲は最小になる。

これより広いＤＡＣ出力電圧範囲をもたらすより大きい
バイアス電流［ｂは、次のようにして得られる。選択し
た非ゼロ・デジタルデータを制御回路（８００）からバ
ス（４００）を介し°ζＤＡＣ（１００）へ供給すると
共に、制御線（９００）を介してＤＡＣ（１００）に信
号を送り、・デジタルデータに比例した非ゼロのＤＡＣ
出力電圧Ｖｏを出力させる。次に、制御線（５００）を
介してサンプル・蓄積電Ｖｊｔ（２００）に信号を送り
、曲積電圧Ｖｃを増加させて非ゼロ出力電圧Ｖｏに等し
くする。

これに比例して可変電流源（６００）は、非ゼロ可変バ
イアス電流Ｉνを発生し、ＤＡＣ（１００）へのバイア
ス電流１ｂを増加させる。定量流源（３００）が必要な
のは、Ｉｖがゼロのときでも非ゼロＤＡＣ出力電圧が得
られるように、少なくとも少量のＤＡＣバイアス電流Ｉ
ｂを供給するためである。

出力電圧範囲が高いと、ＤＡＣ（１００）は更に烏い出
力電圧ｖＯを発生ずる。この出力電圧ｖＯを順にサンプ
ル・蓄積し、これを用いてバイアス電流を更に増加させ
、ＤＡＣ出力電圧範囲を大きくできる。バス（４００）
上のデジタル入力データを適正に選択すると共に、サン
プル・蓄積動作を繰り返すことにより、ＤＡＣ（１００
）の出力電圧範囲をＤＡＣ（１００）の設計限界内でほ
ぼ任意所望数の別個の電圧レベルが得られるよう開整し
うる。即ち、この過程を何度か繰り返してＤＡＣの「フ
ルスケール」範囲を所望のレベルに変更することにより
、ＤＡＣの分解能を格段に増大させることができる。

第２図は、本発明と共に使用するに通した典型的なりＡ
Ｃを示し、ＤＡＣの出力範囲がどのように入力バイアス
電流Ｉｂに依存するかを説明するためのものである。こ
のＤＡＣの構成は周知であるから、ここでは簡単に説明
する。演算増幅器（１３０）から発生したＤＡＣ出力■
０は、増幅器入力電圧Ｖｉに比例する。入力電圧Ｖｉは
電流１ｉに比例し、電流Ｉｆはスイッチ（１２０）を通
過する電流の和に比例する。スイッチ（１２０）は、バ
ス（４００”）上のデータに従って選択的に閉じられる
。この際、最上位ピッｌ−（ＭＳＢ）は増幅器（１３０
）に最も近いスイッチ（１２０）を閉じ、最上位ピッ）
　（ＬＳＢ）は増幅器（１３０）から最も速いスイッチ
（１２０）を閉じる。図示の如＜、批抗値Ｒ及び２Ｒの
抵抗は、スイッチ（１２０）を介して抵抗（１３１）へ
供給される電流Ｉｆがバス（４００）上のデータに比例
し、且つバイアス電圧ｖｂの大きさに比例するよう抵抗
回路網を構成している。抵抗（１３２）のインピーダン
スがスイッチ（１２０）の位置に拘らず対接地総合並列
インピーダンスに比べて低ければ、バイアス電圧ｖｂは
実質的に与えられたバイアス電流１ｂにのみ依存し、い
ずれのスイッチ（１２０）の位置にも依存しない。した
がって、ＤＡＣ出力電圧■０はｒｂとバス（４００）上
のデータの大きさｋとの積に比例することになる。この
比例定数は、第２図の全抵抗の選択された値によって決
まる。このように、第２図に示されたＤＡＣ（１００）
の出力電圧Ｖ。

は、上述の式（１）に一致する。

第１図のサンプル・蓄積手段の典型例を第３図１にボす
。第３図において、サンプル・蓄積手段（２００）は、
演算増幅器（２２０）、ｌ−ランジスタ（２６０）及び
コンデンサ（２４０）を含む。ＤＡＣ出力電圧Ｖｏは演
算増幅器（２２０）の非反転入力端子に与えられ、演算
増幅器（２２（１）の出力はその反転入力端子へ帰還さ
れる。サンプル制御線（５００）が制御回路（８００）
からのパルスによって高状態に駆動されると、トランジ
スタ（２６０）はオンになり、増幅器（２２０）の出力
が：１ンデンサ（２４０）へ供給される。パルスは、コ
ン゛デンサの電圧ＶｃがＶｏになるに十分な時間だけ高
状態にとどまる。制御線（５００）上のパルスが終了す
ると、トランジスタ（２６０）はオフになり、コンデン
サ（２４０）が演算増幅器（２２０）から切り離される
。その後、コンデンサ（２４０）は、制？１回路（８０
０）がサンプル制御線（５０（］）に次のパルスを発生
して蓄積電比を最新のＤＡＣ出力電圧Ｖｏに置き換える
まで、蓄積電圧ＶＣを保持する。

第１図の好適実施例において、サンプル・釘積手１９（
２００）は、不安定動作を防止するためＤＡＣ（１００
）より高速に動作する必要がある。具体的にいうと、蓄
積電圧Ｖｃの変化に伴なうＤＡＣ出力電圧Ｖｏの変化に
よっ°ζ蓄積電圧Ｖｃが再度変わってしまうという不都
合を引き起す前に、サンプリング動作は完了しなければ
ならない。この点を考慮した他の実施例を第４図に示す
。第４図において、第１サンプル・蓄積手段（２００ａ
）がＤＡＣ出力ＶＯをサンプル・蓄積し、第２サンプル
・蓄積手段（２００ｂ）が第１サンプル・蓄積手段（２
００ａ）に蓄積された電圧をサンプル・蓄積する。第２
ザンプル・許槓手段（２００ｂ）にｍ積された電圧Ｖｃ
はｉｉＪ変電流源（６００）に対する基準として用いら
れる。制御回路（８００）は、まずサンプル制御線（５
００ａ）にパルスを与えて第１サンプル・蓄積手段（２
００ａ）に選択されたＤＡＣ出力電圧■０を喬積させる
。第１サンプル・蓄積手段（２００ａ）によるサンプリ
ングが完了すると、制御回路（８００）は、サンプル制
御線（５００ｂ）にパルスを与えて第２サンプル・蓄積
手段（２００ｂ）に第１サンプル・飴禎手股（２００ａ
）の蓄積電圧をサンプル・蓄積させる。第４図の第２の
実施例によれば、比較的低速のサンプル・蓄積手段又は
比較的高速のＤＡＣを利用できる。サンプル・蓄積手段
（２００ｂ）への人力は、その取り込み時間中安定して
いる。

以」二、本発明の実ｂｉＩ！例について説明したが、本
発明がこれに限らずその要旨を逸胤することなく種々の
変形・変更をしうるちのであることは、当業者には明ら
かであろう。

〔発明の効果〕

本発明によれば、外部回路によって、低分解能のＤＡＣ
から多数の異なる出力電圧レベルを得ることができる。

ＤＡＣから得られる出力レベルを順次即ち繰り返し調整
することにより、広い動作出力範囲が得られる。

【図面の簡単な説明】

第１図は本発明によるＤＡＣバイアス制御回路の好適実
施例を示す一部ブロック回路図、第２図は第１図のＤＡ
Ｃの典型例を示す回路図、第３図は第１図のサンプル・
蓄積手段（２００）の典型例を示す回路図、第４図は本
発明の他の実施例を示す一部ブロック回路図である。図中、（１００）はＤＡＣ，（２００）　、　　（２０
０ａ）　。（２００ｂ）はサンプル・蓄積手段、（６００）はサン
プル・蓄積手段の出力に応じた信号を発生する手段を示
す。ｆ葺１１５、

Claims

【特許請求の範囲】１、出力信号範囲が入力バイアス信号によって変化する
型のデジタル・アナログ変換器のバイアス制御方法であ
って、（ａ）上記デジタル・アナログ変換器の出力をサンプル
・蓄積し、（ｂ）該サンプル・蓄積された値により上記デジタル・
アナログ変換器をバイアスして新しい出力を発生させ、（ｃ）所望の出力信号範囲が得られるまで上記（ａ）、
（ｂ）の過程を繰り返すことを特徴とするデジタル・アナログ変換器のバイアス制御
方法。２、出力信号範囲が入力バイアス信号によって変化する
型のデジタル・アナログ変換器のバイアス制御回路であ
って、上記デジタル・アナログ変換器の出力をサンプル・蓄積
する手段と、該サンプル・蓄積する手段の出力に応じた信号を発生す
る手段とを具え、該信号を発生する手段の出力に応じて上記バイアス信号
を定めることを特徴とするデジタル・アナログ変換器の
バイアス制御回路。