JPS6041327A - アナログ・ディジタル変換装置 - Google Patents
アナログ・ディジタル変換装置Info
- Publication number
- JPS6041327A JPS6041327A JP14942083A JP14942083A JPS6041327A JP S6041327 A JPS6041327 A JP S6041327A JP 14942083 A JP14942083 A JP 14942083A JP 14942083 A JP14942083 A JP 14942083A JP S6041327 A JPS6041327 A JP S6041327A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- voltage
- digital
- resolution
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野〕
本発明は、所定の分解能を有するアナログ・ディジタル
変換器に対する実質的な分解能を図り得る簡単な構成で
実用性の高いアナログ・ディジタル変換装置に関する。
変換器に対する実質的な分解能を図り得る簡単な構成で
実用性の高いアナログ・ディジタル変換装置に関する。
近年、各種センサで検出された電圧値や電流値等で示さ
れるアナログ計測データをディジタル変換して入力し、
このディジタルデータに従って各種の制御系をディジタ
ル制御するシステムが多く開発されている。このような
システムにあって、上記アナログ・ディジタル変換器（
Ａ／Ｄ変換器）は、非常に重要な役割を担っており、鳥
速変換動作型のものや、高ビット高分解能型のもの等が
種々実用化されている。
れるアナログ計測データをディジタル変換して入力し、
このディジタルデータに従って各種の制御系をディジタ
ル制御するシステムが多く開発されている。このような
システムにあって、上記アナログ・ディジタル変換器（
Ａ／Ｄ変換器）は、非常に重要な役割を担っており、鳥
速変換動作型のものや、高ビット高分解能型のもの等が
種々実用化されている。
ところがＡ／Ｄ変換器は、一般に高ビツト化、高分解能
化するにつれてその構成が複雑化し、これに伴ってその
価格も飛躍的に高くなるという性質を有し゛でいる。そ
して、現状では１チツプ型８ビツトのＡ／Ｄ変換器が広
く普及してきたが、例えば１０ビツト、１２ビツトの高
分解能を望んだ場合、その価格が約２倍以上にもなった
。
化するにつれてその構成が複雑化し、これに伴ってその
価格も飛躍的に高くなるという性質を有し゛でいる。そ
して、現状では１チツプ型８ビツトのＡ／Ｄ変換器が広
く普及してきたが、例えば１０ビツト、１２ビツトの高
分解能を望んだ場合、その価格が約２倍以上にもなった
。
本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、分解能の低いＡ／Ｄ変換器を有
効に利用してその実質的な分解能の向上を図り得る簡易
な構成で実用性の高いアナログ・ディジタル変換装置を
提供することにある。
の目的とするところは、分解能の低いＡ／Ｄ変換器を有
効に利用してその実質的な分解能の向上を図り得る簡易
な構成で実用性の高いアナログ・ディジタル変換装置を
提供することにある。
本発明はｍビットの選択記号に従ってマルチプレクサが
選択した基準電圧と入力信号との差電圧を差動増幅器に
より増幅し、この増幅器の出力をＡ／Ｄ変換器本体によ
りディジタル変換するようにし、且つディジタル値判別
回路において前記ｍビットの選択信書を生成するととも
に、この選択信号を前記Ａ／Ｄ変換器の出力ディジタル
データに応じて更新せしめ、上記選択信号が安定化した
ときの前記Ａ／Ｄ変換器本体の出力ディジタルデータと
上記選択信号によって示されるデータとから前記入力信
号に対する変換ディジタル値を得る〔発明の効果〕 かくして本発明によれば、入力信号と基準電圧との差電
圧に対するディジタルデータをＡ／Ｄ変換器にてめ、こ
のディジタルデータに応じて前記基準電圧を可変すると
ともに、この制御ループによる基準電圧が安定化したと
きの前記Ａ／Ｄ変換器の出力データと上記基準電圧を規
定するデータとから前記入力信号に対する変換ディジタ
ル値を得るので、その実質的な分解能を上記Ａ／Ｄ変換
器が有する分解能以上に高めることが可能となる。すな
わち、入力信号レベルに応じて基準電圧が設定され、該
基準電圧に応じて定められる電圧範囲における入力信号
と基準電圧との差電圧を上記電圧範囲を入力ダイナミッ
クレンジとするＡ／Ｄ変換器にてディジタル変換し、こ
のディジタル値と上記基準電圧を特定するデータとから
入力信号に対応したディジタル値を得ることになるので
、ここにＡ／Ｄ変換器が有する分解能を十分活かしたう
えで、さらに高分解能なデジタル変換が可能となる。し
かも、Ａ／Ｄ変換器に対して簡易で僅かな外部回路を加
えるだけで実現でき、その構成が簡単で安価である等の
多大な効果が奏せられる。
選択した基準電圧と入力信号との差電圧を差動増幅器に
より増幅し、この増幅器の出力をＡ／Ｄ変換器本体によ
りディジタル変換するようにし、且つディジタル値判別
回路において前記ｍビットの選択信書を生成するととも
に、この選択信号を前記Ａ／Ｄ変換器の出力ディジタル
データに応じて更新せしめ、上記選択信号が安定化した
ときの前記Ａ／Ｄ変換器本体の出力ディジタルデータと
上記選択信号によって示されるデータとから前記入力信
号に対する変換ディジタル値を得る〔発明の効果〕 かくして本発明によれば、入力信号と基準電圧との差電
圧に対するディジタルデータをＡ／Ｄ変換器にてめ、こ
のディジタルデータに応じて前記基準電圧を可変すると
ともに、この制御ループによる基準電圧が安定化したと
きの前記Ａ／Ｄ変換器の出力データと上記基準電圧を規
定するデータとから前記入力信号に対する変換ディジタ
ル値を得るので、その実質的な分解能を上記Ａ／Ｄ変換
器が有する分解能以上に高めることが可能となる。すな
わち、入力信号レベルに応じて基準電圧が設定され、該
基準電圧に応じて定められる電圧範囲における入力信号
と基準電圧との差電圧を上記電圧範囲を入力ダイナミッ
クレンジとするＡ／Ｄ変換器にてディジタル変換し、こ
のディジタル値と上記基準電圧を特定するデータとから
入力信号に対応したディジタル値を得ることになるので
、ここにＡ／Ｄ変換器が有する分解能を十分活かしたう
えで、さらに高分解能なデジタル変換が可能となる。し
かも、Ａ／Ｄ変換器に対して簡易で僅かな外部回路を加
えるだけで実現でき、その構成が簡単で安価である等の
多大な効果が奏せられる。
以下、図面を参照して本発明の一実施例につき説明する
。
。
第１図は実施例装置の概略構成図で、図中１はデジタル
変換の主体を為すＡ／Ｄ変換器である。
変換の主体を為すＡ／Ｄ変換器である。
このＡ／Ｄ変換器１は、例えば１チツプ型８ビツトの一
般的なものである。ディジタル変換に供せられる入力信
号Ｖ１は、差動増幅回路２に入力され後述する基準電圧
信号ｒとの差電圧がめられた後、所定の利得で増幅され
て前記Ａ／Ｄ変換器１に導かれる。差動増幅回路２はオ
ペアンプＯＰの反転・非反転入力端子にそれぞれ入力抵
抗Ｒｉ、Ｒｒを接続しその出力端子と反転入力端子間に
接続して構成され、その利得は（Ｒｆ ／Ｒｉ ）で与
えられる。この差動増幅回路２に与えられる前記基準電
圧信号■ｒは、直列機゛抗回路からなる基準電圧回路３
が出力してなる例えば４つの基準電圧Ｖ１．Ｖ２．Ｖ３
．Ｖ４の中から、２ビツトの選択信号ＡＩ、Ａ２に従っ
てマルチプレクサ４が選択したものからなる。このよう
な基準電圧信号Ｖ「を受けて前記差動増幅回路２は ＶＯ＝Ｖｒ 十（Ｖｒ −Ｖｉ ） Ｒｆ ／Ｒｉなる
電圧信号を出力し、Ａ／Ｄ変換器１は、この値をディジ
タル変換して８ビツトのディジタルデータ（Ｄ７９、Ｄ
６．・・・、ＤＯ）を得ている。
般的なものである。ディジタル変換に供せられる入力信
号Ｖ１は、差動増幅回路２に入力され後述する基準電圧
信号ｒとの差電圧がめられた後、所定の利得で増幅され
て前記Ａ／Ｄ変換器１に導かれる。差動増幅回路２はオ
ペアンプＯＰの反転・非反転入力端子にそれぞれ入力抵
抗Ｒｉ、Ｒｒを接続しその出力端子と反転入力端子間に
接続して構成され、その利得は（Ｒｆ ／Ｒｉ ）で与
えられる。この差動増幅回路２に与えられる前記基準電
圧信号■ｒは、直列機゛抗回路からなる基準電圧回路３
が出力してなる例えば４つの基準電圧Ｖ１．Ｖ２．Ｖ３
．Ｖ４の中から、２ビツトの選択信号ＡＩ、Ａ２に従っ
てマルチプレクサ４が選択したものからなる。このよう
な基準電圧信号Ｖ「を受けて前記差動増幅回路２は ＶＯ＝Ｖｒ 十（Ｖｒ −Ｖｉ ） Ｒｆ ／Ｒｉなる
電圧信号を出力し、Ａ／Ｄ変換器１は、この値をディジ
タル変換して８ビツトのディジタルデータ（Ｄ７９、Ｄ
６．・・・、ＤＯ）を得ている。
一方、ディジタル値判別回路５は前記マルチプレクサ４
の動作を制御する前記選択信号Ａ １．Ａ ２を生成す
ると共に、この選択信号ＡＩ、Ａ２を前記Ａ／Ｄ変換器
１の出力ディジタルデータに応じて更新している。上記
選択信号ＡＩ、Ａ２は例えば次表に示す如く前記基準電
圧Ｖ１．Ｖ２．Ｖ３．Ｖ４に対応して定められている。
の動作を制御する前記選択信号Ａ １．Ａ ２を生成す
ると共に、この選択信号ＡＩ、Ａ２を前記Ａ／Ｄ変換器
１の出力ディジタルデータに応じて更新している。上記
選択信号ＡＩ、Ａ２は例えば次表に示す如く前記基準電
圧Ｖ１．Ｖ２．Ｖ３．Ｖ４に対応して定められている。
尚、これらの基準電圧Ｖ１．Ｖ２．Ｖ３．Ｖ４の各電圧
差は、Ａ／Ｄ変換器１のダイナミックレンジに対応して
定められる。
差は、Ａ／Ｄ変換器１のダイナミックレンジに対応して
定められる。
このように、マルチプレクサ４によって選択される基準
電圧Ｖ １．Ｖ ２．Ｖ ３． Ｖ ４を規定してなる
選択信号Ａ１．Ａ２の値は例えば前記Ａ／Ｄ変換器１の
出力データがオール゛Ｏ″あるいはオールＩＩ １ Ｉ
Ｉなるときに更新されるもので、この更新によって前記
選択される基準電圧が変化し、更にこれによってＡ／Ｄ
変換器１に与えられる電圧も変化する。
電圧Ｖ １．Ｖ ２．Ｖ ３． Ｖ ４を規定してなる
選択信号Ａ１．Ａ２の値は例えば前記Ａ／Ｄ変換器１の
出力データがオール゛Ｏ″あるいはオールＩＩ １ Ｉ
Ｉなるときに更新されるもので、この更新によって前記
選択される基準電圧が変化し、更にこれによってＡ／Ｄ
変換器１に与えられる電圧も変化する。
そして最終的にはある選択信号Ａ Ｉ、Ａ ２の値の下
でＡ’／Ｄ変換器１の出力データが安定化することにな
る。前記ディジタル値判別回路５は、このときのＡ／Ｄ
変換器１の出力ディジタルデータと、前記選択信号ＡＩ
、Ａ２のデータとから、例えばこの選択信号Ａ１．Ａ２
を前記出力ディジタルデータの上位２ビツトデータとす
ることにより（Ａ Ｉ、Ａ２、Ｄ７．ＤＯ，・・・、Ｄ
Ｏ）からなる１０ピツ１〜データを前記入力信号Ｖｉの
ディジタル値としてめている。
でＡ’／Ｄ変換器１の出力データが安定化することにな
る。前記ディジタル値判別回路５は、このときのＡ／Ｄ
変換器１の出力ディジタルデータと、前記選択信号ＡＩ
、Ａ２のデータとから、例えばこの選択信号Ａ１．Ａ２
を前記出力ディジタルデータの上位２ビツトデータとす
ることにより（Ａ Ｉ、Ａ２、Ｄ７．ＤＯ，・・・、Ｄ
Ｏ）からなる１０ピツ１〜データを前記入力信号Ｖｉの
ディジタル値としてめている。
かくして、このように構成された装置において入力信号
Ｖｉが基準電圧■１〜Ｖ２の範囲にある場合、マルチプ
レクサ４が選択信号ＡＩ、Ａ２に従って基準電圧■１を
選択している場合以外では、例えばＡ／Ｄ変換器１の出
力データがオールＩＩ ＯＩＩとなることによって前記
ディジタル値判別回路５における選択信号更新作用が働
き、結局、選択信号Ａ１．Ａ２が（０，０）に設定され
て基準電圧■１が選択され、安定化する。この結果、Ａ
／Ｄ変換器１には、 ＶＯ＝Ｖ１ ＋ （Ｖｌ−Ｖｉ ）Ｒｆ ／Ｒｉなる電
圧が与えられ、基準電圧ｖ１と入力信号■ｉとの差電圧
に相当したディジタルデータがＡ／Ｄ変換器１の出力と
して得られることになる。この差電圧に相当する８ビツ
トのディジタルデータと、前記電圧範囲Ｖ１〜Ｖ２を特
定する基準電圧ｖ１の選択信号Ａ１．Ａ２を示ずデータ
とによって、前記入力信号Ｖｉに対する１０ビツトのデ
ィジタルデータがめられることになる。
Ｖｉが基準電圧■１〜Ｖ２の範囲にある場合、マルチプ
レクサ４が選択信号ＡＩ、Ａ２に従って基準電圧■１を
選択している場合以外では、例えばＡ／Ｄ変換器１の出
力データがオールＩＩ ＯＩＩとなることによって前記
ディジタル値判別回路５における選択信号更新作用が働
き、結局、選択信号Ａ１．Ａ２が（０，０）に設定され
て基準電圧■１が選択され、安定化する。この結果、Ａ
／Ｄ変換器１には、 ＶＯ＝Ｖ１ ＋ （Ｖｌ−Ｖｉ ）Ｒｆ ／Ｒｉなる電
圧が与えられ、基準電圧ｖ１と入力信号■ｉとの差電圧
に相当したディジタルデータがＡ／Ｄ変換器１の出力と
して得られることになる。この差電圧に相当する８ビツ
トのディジタルデータと、前記電圧範囲Ｖ１〜Ｖ２を特
定する基準電圧ｖ１の選択信号Ａ１．Ａ２を示ずデータ
とによって、前記入力信号Ｖｉに対する１０ビツトのデ
ィジタルデータがめられることになる。
また、入力信号■ｉが基準電圧Ｖ３〜Ｖ４の範囲に存在
する場合にあっては、ディジタル値判別回路５の選択更
新作用によって該選択信号Ａ １．Ａ２が（１，Ｏ）に
設定され、基準電圧ｖ３が選択されることになる。この
基準電圧■３が選択された条件下で同様にして入力信号
Ｖ１との差電圧に相当した８ビツトのディジタルデータ
がめられ、上記選択信号Ａ １．Ａ ２によって示され
る基準電圧Ｖ３、つまり電圧範囲■３〜ｖ４の情報とに
よって入力信号Ｖ１に対する１０ビツトのディジタルデ
ータがめられることになる。
する場合にあっては、ディジタル値判別回路５の選択更
新作用によって該選択信号Ａ １．Ａ２が（１，Ｏ）に
設定され、基準電圧ｖ３が選択されることになる。この
基準電圧■３が選択された条件下で同様にして入力信号
Ｖ１との差電圧に相当した８ビツトのディジタルデータ
がめられ、上記選択信号Ａ １．Ａ ２によって示され
る基準電圧Ｖ３、つまり電圧範囲■３〜ｖ４の情報とに
よって入力信号Ｖ１に対する１０ビツトのディジタルデ
ータがめられることになる。
第２図は、このようなディジタル変換動作を行う本装置
の入力信号■ｉに対するＡ／Ｄ変換器１の出ツクデータ
変換特性を示すものである。そして前記選択信号は、−
第２図における入力電圧■１の電圧範囲を示すものとす
る。したがって、この第２図に示すように本装置によれ
ば、入力信号Ｖｉの値に応じて、Ａ／Ｄ変換器１の動作
領域に対応させるべ（入力信号の電圧範囲を検索し、そ
の区分範囲内において入力信号ｖ１と基準電圧信号Ｖｒ
との差電圧に相当したディジタル値を、Ａ／Ｄ変換器１
のダイナミックレンジを十分に活かしてめることになる
。そして、このディジタルデータに上記電圧範囲を特定
する選択信号ＡＩ、Ａ２をその上位ビットデータとして
加えているので、最終的には入力信号Ｖ１そのものに対
する分解能の高いディジタルデータが得られることにな
る。
の入力信号■ｉに対するＡ／Ｄ変換器１の出ツクデータ
変換特性を示すものである。そして前記選択信号は、−
第２図における入力電圧■１の電圧範囲を示すものとす
る。したがって、この第２図に示すように本装置によれ
ば、入力信号Ｖｉの値に応じて、Ａ／Ｄ変換器１の動作
領域に対応させるべ（入力信号の電圧範囲を検索し、そ
の区分範囲内において入力信号ｖ１と基準電圧信号Ｖｒ
との差電圧に相当したディジタル値を、Ａ／Ｄ変換器１
のダイナミックレンジを十分に活かしてめることになる
。そして、このディジタルデータに上記電圧範囲を特定
する選択信号ＡＩ、Ａ２をその上位ビットデータとして
加えているので、最終的には入力信号Ｖ１そのものに対
する分解能の高いディジタルデータが得られることにな
る。
かくして、本実施例によれば、分解能の低いＡ／Ｄ変換
器１のダイナミックレンジを十分に活用して、実質的に
分解能の高いディジタルデータを得ることができる。し
かも、このような高い分解能を得るために必要な、マル
チプレクサ４やその他の付加回路の構成は非常に簡単で
あり、その制御形態も簡単である。従って装置を安価に
、且つ簡易に構成することができるので、その実質的利
点は絶大である。
器１のダイナミックレンジを十分に活用して、実質的に
分解能の高いディジタルデータを得ることができる。し
かも、このような高い分解能を得るために必要な、マル
チプレクサ４やその他の付加回路の構成は非常に簡単で
あり、その制御形態も簡単である。従って装置を安価に
、且つ簡易に構成することができるので、その実質的利
点は絶大である。
なお、本発明は上記実施例に限定されるものではない。
例えばＡ／Ｄ変換器１の変換ビット数や、選択信号のビ
ット数、つまり基準電圧の数による電圧範囲区分設定数
等は仕様に応じて定めればよいものである。また、選択
信号の更新条件等もＡ／Ｄ変換器１の仕様等に応じて定
めればよい。要するに本発明はその要旨を逸脱しない範
囲で種々変形し、て実施することができる。
ット数、つまり基準電圧の数による電圧範囲区分設定数
等は仕様に応じて定めればよいものである。また、選択
信号の更新条件等もＡ／Ｄ変換器１の仕様等に応じて定
めればよい。要するに本発明はその要旨を逸脱しない範
囲で種々変形し、て実施することができる。
第１図は本発明の一実施例装置の概略構成図、第２図は
同実施例におけるディジタル変換特性を示す図である。 １・・・・・・Ａ／Ｄ変換器 ２・・・・・・差動増幅回路 ３・・・・・・基準電圧回路 ４・・・・・・マルチプレクサ ５・・・・・・ディジタル値判別回路 出願人代理人 弁理士 鈴江武彦
同実施例におけるディジタル変換特性を示す図である。 １・・・・・・Ａ／Ｄ変換器 ２・・・・・・差動増幅回路 ３・・・・・・基準電圧回路 ４・・・・・・マルチプレクサ ５・・・・・・ディジタル値判別回路 出願人代理人 弁理士 鈴江武彦
Claims (1)
- 複数の子め定められた電圧レベルの基準電圧を発生する
基準電圧回路と、ｍビットの選択信号に従って上記基準
電圧のうちの１つを選択するマルチプレクサと、このマ
ルチプレクサが選択した基準電圧と入力信号電圧との差
電圧を増幅する差動増幅器と、この差動増幅器の出力電
圧をｎビットのデジタルデータに変換するアナログ・デ
ィジタル変換器本体と、前記ｍビットの選択信号を生成
すると共にこの選択信号を前記アナログ・ディジタル変
換器本体のｎビットのディジタルデータに応じて更新し
、上記選択信号が安定化したときの前記ｍビットの選択
信号とから前記入力信号電圧に対応したディジタル値を
得るディジタル値判別回路とを具備したことを特徴とす
るアナログ・ディジタル変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14942083A JPS6041327A (ja) | 1983-08-16 | 1983-08-16 | アナログ・ディジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14942083A JPS6041327A (ja) | 1983-08-16 | 1983-08-16 | アナログ・ディジタル変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6041327A true JPS6041327A (ja) | 1985-03-05 |
Family
ID=15474718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14942083A Pending JPS6041327A (ja) | 1983-08-16 | 1983-08-16 | アナログ・ディジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041327A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62200824A (ja) * | 1986-02-28 | 1987-09-04 | Yamatake Honeywell Co Ltd | Ａ／ｄ変換回路 |
| JPS62171224U (ja) * | 1986-04-21 | 1987-10-30 | ||
| WO2010081136A1 (en) * | 2009-01-12 | 2010-07-15 | Zentrum Mikroelektronik Dresden Ag | Wide range charge balancing capacitive-to-digital converter |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS587919A (ja) * | 1981-07-06 | 1983-01-17 | Yamato Scale Co Ltd | Ａ／ｄ変換器 |
-
1983
- 1983-08-16 JP JP14942083A patent/JPS6041327A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS587919A (ja) * | 1981-07-06 | 1983-01-17 | Yamato Scale Co Ltd | Ａ／ｄ変換器 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62200824A (ja) * | 1986-02-28 | 1987-09-04 | Yamatake Honeywell Co Ltd | Ａ／ｄ変換回路 |
| JPS62171224U (ja) * | 1986-04-21 | 1987-10-30 | ||
| WO2010081136A1 (en) * | 2009-01-12 | 2010-07-15 | Zentrum Mikroelektronik Dresden Ag | Wide range charge balancing capacitive-to-digital converter |
| US8410969B2 (en) | 2009-01-12 | 2013-04-02 | Zentrun Mikroelektronic Dresden AG | Wide range charge balancing capacitive-to-digital converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333006B1 (ko) | 서브-레인징아날로그-디지탈변환기 | |
| US4567466A (en) | Sensor communication system | |
| JPS61120530A (ja) | アナログ・デジタル変換器 | |
| WO1995001672A1 (en) | Two stage flash analog-to-digital signal converter | |
| EP3139186A1 (en) | Sensor circuit | |
| US5633637A (en) | Digital-to-analog converter circuit | |
| JPS6041327A (ja) | アナログ・ディジタル変換装置 | |
| US5107266A (en) | Algorithmic analog/digital converting circuit | |
| WO1981000653A1 (en) | Cyclic digital-to-analog conversion system | |
| US4774499A (en) | Analog to digital converter | |
| US3936820A (en) | Analog-to-digital converter | |
| US5552784A (en) | Distortion reduction circuit for analog to digital converter system | |
| US4864304A (en) | Analog voltage signal comparator circuit | |
| JPH031709A (ja) | 可変抵抗回路および可変利得増幅器 | |
| JPH0547006B2 (ja) | ||
| JPH03255722A (ja) | Ｄ／ａ変換器 | |
| JP3102702B2 (ja) | Ａ／ｄコンバータ | |
| JPS61144127A (ja) | アナログ・デジタル変換器 | |
| KR0154846B1 (ko) | 로그 스케일 감쇠량 검출회로 | |
| JP2004048327A (ja) | Ａ／ｄ変換器 | |
| JPH05244004A (ja) | Ａ−ｄ変換装置 | |
| JPS63227123A (ja) | Ａｄ変換回路 | |
| JPH06197021A (ja) | アナログデイジタル変換回路 | |
| JPS59110254A (ja) | デジタル信号受信回路 | |
| JPS6087525A (ja) | アナログ・デイジタル変換回路 |