JPS6041327A - アナログ・ディジタル変換装置 - Google Patents
アナログ・ディジタル変換装置Info
- Publication number
- JPS6041327A JPS6041327A JP14942083A JP14942083A JPS6041327A JP S6041327 A JPS6041327 A JP S6041327A JP 14942083 A JP14942083 A JP 14942083A JP 14942083 A JP14942083 A JP 14942083A JP S6041327 A JPS6041327 A JP S6041327A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- voltage
- digital
- resolution
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(発明の技術分野〕
本発明は、所定の分解能を有するアナログ・ディジタル
変換器に対する実質的な分解能を図り得る簡単な構成で
実用性の高いアナログ・ディジタル変換装置に関する。
変換器に対する実質的な分解能を図り得る簡単な構成で
実用性の高いアナログ・ディジタル変換装置に関する。
近年、各種センサで検出された電圧値や電流値等で示さ
れるアナログ計測データをディジタル変換して入力し、
このディジタルデータに従って各種の制御系をディジタ
ル制御するシステムが多く開発されている。このような
システムにあって、上記アナログ・ディジタル変換器(
A/D変換器)は、非常に重要な役割を担っており、鳥
速変換動作型のものや、高ビット高分解能型のもの等が
種々実用化されている。
れるアナログ計測データをディジタル変換して入力し、
このディジタルデータに従って各種の制御系をディジタ
ル制御するシステムが多く開発されている。このような
システムにあって、上記アナログ・ディジタル変換器(
A/D変換器)は、非常に重要な役割を担っており、鳥
速変換動作型のものや、高ビット高分解能型のもの等が
種々実用化されている。
ところがA/D変換器は、一般に高ビツト化、高分解能
化するにつれてその構成が複雑化し、これに伴ってその
価格も飛躍的に高くなるという性質を有し゛でいる。そ
して、現状では1チツプ型8ビツトのA/D変換器が広
く普及してきたが、例えば10ビツト、12ビツトの高
分解能を望んだ場合、その価格が約2倍以上にもなった
。
化するにつれてその構成が複雑化し、これに伴ってその
価格も飛躍的に高くなるという性質を有し゛でいる。そ
して、現状では1チツプ型8ビツトのA/D変換器が広
く普及してきたが、例えば10ビツト、12ビツトの高
分解能を望んだ場合、その価格が約2倍以上にもなった
。
本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、分解能の低いA/D変換器を有
効に利用してその実質的な分解能の向上を図り得る簡易
な構成で実用性の高いアナログ・ディジタル変換装置を
提供することにある。
の目的とするところは、分解能の低いA/D変換器を有
効に利用してその実質的な分解能の向上を図り得る簡易
な構成で実用性の高いアナログ・ディジタル変換装置を
提供することにある。
本発明はmビットの選択記号に従ってマルチプレクサが
選択した基準電圧と入力信号との差電圧を差動増幅器に
より増幅し、この増幅器の出力をA/D変換器本体によ
りディジタル変換するようにし、且つディジタル値判別
回路において前記mビットの選択信書を生成するととも
に、この選択信号を前記A/D変換器の出力ディジタル
データに応じて更新せしめ、上記選択信号が安定化した
ときの前記A/D変換器本体の出力ディジタルデータと
上記選択信号によって示されるデータとから前記入力信
号に対する変換ディジタル値を得る〔発明の効果〕 かくして本発明によれば、入力信号と基準電圧との差電
圧に対するディジタルデータをA/D変換器にてめ、こ
のディジタルデータに応じて前記基準電圧を可変すると
ともに、この制御ループによる基準電圧が安定化したと
きの前記A/D変換器の出力データと上記基準電圧を規
定するデータとから前記入力信号に対する変換ディジタ
ル値を得るので、その実質的な分解能を上記A/D変換
器が有する分解能以上に高めることが可能となる。すな
わち、入力信号レベルに応じて基準電圧が設定され、該
基準電圧に応じて定められる電圧範囲における入力信号
と基準電圧との差電圧を上記電圧範囲を入力ダイナミッ
クレンジとするA/D変換器にてディジタル変換し、こ
のディジタル値と上記基準電圧を特定するデータとから
入力信号に対応したディジタル値を得ることになるので
、ここにA/D変換器が有する分解能を十分活かしたう
えで、さらに高分解能なデジタル変換が可能となる。し
かも、A/D変換器に対して簡易で僅かな外部回路を加
えるだけで実現でき、その構成が簡単で安価である等の
多大な効果が奏せられる。
選択した基準電圧と入力信号との差電圧を差動増幅器に
より増幅し、この増幅器の出力をA/D変換器本体によ
りディジタル変換するようにし、且つディジタル値判別
回路において前記mビットの選択信書を生成するととも
に、この選択信号を前記A/D変換器の出力ディジタル
データに応じて更新せしめ、上記選択信号が安定化した
ときの前記A/D変換器本体の出力ディジタルデータと
上記選択信号によって示されるデータとから前記入力信
号に対する変換ディジタル値を得る〔発明の効果〕 かくして本発明によれば、入力信号と基準電圧との差電
圧に対するディジタルデータをA/D変換器にてめ、こ
のディジタルデータに応じて前記基準電圧を可変すると
ともに、この制御ループによる基準電圧が安定化したと
きの前記A/D変換器の出力データと上記基準電圧を規
定するデータとから前記入力信号に対する変換ディジタ
ル値を得るので、その実質的な分解能を上記A/D変換
器が有する分解能以上に高めることが可能となる。すな
わち、入力信号レベルに応じて基準電圧が設定され、該
基準電圧に応じて定められる電圧範囲における入力信号
と基準電圧との差電圧を上記電圧範囲を入力ダイナミッ
クレンジとするA/D変換器にてディジタル変換し、こ
のディジタル値と上記基準電圧を特定するデータとから
入力信号に対応したディジタル値を得ることになるので
、ここにA/D変換器が有する分解能を十分活かしたう
えで、さらに高分解能なデジタル変換が可能となる。し
かも、A/D変換器に対して簡易で僅かな外部回路を加
えるだけで実現でき、その構成が簡単で安価である等の
多大な効果が奏せられる。
以下、図面を参照して本発明の一実施例につき説明する
。
。
第1図は実施例装置の概略構成図で、図中1はデジタル
変換の主体を為すA/D変換器である。
変換の主体を為すA/D変換器である。
このA/D変換器1は、例えば1チツプ型8ビツトの一
般的なものである。ディジタル変換に供せられる入力信
号V1は、差動増幅回路2に入力され後述する基準電圧
信号rとの差電圧がめられた後、所定の利得で増幅され
て前記A/D変換器1に導かれる。差動増幅回路2はオ
ペアンプOPの反転・非反転入力端子にそれぞれ入力抵
抗Ri、Rrを接続しその出力端子と反転入力端子間に
接続して構成され、その利得は(Rf /Ri )で与
えられる。この差動増幅回路2に与えられる前記基準電
圧信号■rは、直列機゛抗回路からなる基準電圧回路3
が出力してなる例えば4つの基準電圧V1.V2.V3
.V4の中から、2ビツトの選択信号AI、A2に従っ
てマルチプレクサ4が選択したものからなる。このよう
な基準電圧信号V「を受けて前記差動増幅回路2は VO=Vr 十(Vr −Vi ) Rf /Riなる
電圧信号を出力し、A/D変換器1は、この値をディジ
タル変換して8ビツトのディジタルデータ(D79、D
6.・・・、DO)を得ている。
般的なものである。ディジタル変換に供せられる入力信
号V1は、差動増幅回路2に入力され後述する基準電圧
信号rとの差電圧がめられた後、所定の利得で増幅され
て前記A/D変換器1に導かれる。差動増幅回路2はオ
ペアンプOPの反転・非反転入力端子にそれぞれ入力抵
抗Ri、Rrを接続しその出力端子と反転入力端子間に
接続して構成され、その利得は(Rf /Ri )で与
えられる。この差動増幅回路2に与えられる前記基準電
圧信号■rは、直列機゛抗回路からなる基準電圧回路3
が出力してなる例えば4つの基準電圧V1.V2.V3
.V4の中から、2ビツトの選択信号AI、A2に従っ
てマルチプレクサ4が選択したものからなる。このよう
な基準電圧信号V「を受けて前記差動増幅回路2は VO=Vr 十(Vr −Vi ) Rf /Riなる
電圧信号を出力し、A/D変換器1は、この値をディジ
タル変換して8ビツトのディジタルデータ(D79、D
6.・・・、DO)を得ている。
一方、ディジタル値判別回路5は前記マルチプレクサ4
の動作を制御する前記選択信号A 1.A 2を生成す
ると共に、この選択信号AI、A2を前記A/D変換器
1の出力ディジタルデータに応じて更新している。上記
選択信号AI、A2は例えば次表に示す如く前記基準電
圧V1.V2.V3.V4に対応して定められている。
の動作を制御する前記選択信号A 1.A 2を生成す
ると共に、この選択信号AI、A2を前記A/D変換器
1の出力ディジタルデータに応じて更新している。上記
選択信号AI、A2は例えば次表に示す如く前記基準電
圧V1.V2.V3.V4に対応して定められている。
尚、これらの基準電圧V1.V2.V3.V4の各電圧
差は、A/D変換器1のダイナミックレンジに対応して
定められる。
差は、A/D変換器1のダイナミックレンジに対応して
定められる。
このように、マルチプレクサ4によって選択される基準
電圧V 1.V 2.V 3. V 4を規定してなる
選択信号A1.A2の値は例えば前記A/D変換器1の
出力データがオール゛O″あるいはオールII 1 I
Iなるときに更新されるもので、この更新によって前記
選択される基準電圧が変化し、更にこれによってA/D
変換器1に与えられる電圧も変化する。
電圧V 1.V 2.V 3. V 4を規定してなる
選択信号A1.A2の値は例えば前記A/D変換器1の
出力データがオール゛O″あるいはオールII 1 I
Iなるときに更新されるもので、この更新によって前記
選択される基準電圧が変化し、更にこれによってA/D
変換器1に与えられる電圧も変化する。
そして最終的にはある選択信号A I、A 2の値の下
でA’/D変換器1の出力データが安定化することにな
る。前記ディジタル値判別回路5は、このときのA/D
変換器1の出力ディジタルデータと、前記選択信号AI
、A2のデータとから、例えばこの選択信号A1.A2
を前記出力ディジタルデータの上位2ビツトデータとす
ることにより(A I、A2、D7.DO,・・・、D
O)からなる10ピツ1〜データを前記入力信号Viの
ディジタル値としてめている。
でA’/D変換器1の出力データが安定化することにな
る。前記ディジタル値判別回路5は、このときのA/D
変換器1の出力ディジタルデータと、前記選択信号AI
、A2のデータとから、例えばこの選択信号A1.A2
を前記出力ディジタルデータの上位2ビツトデータとす
ることにより(A I、A2、D7.DO,・・・、D
O)からなる10ピツ1〜データを前記入力信号Viの
ディジタル値としてめている。
かくして、このように構成された装置において入力信号
Viが基準電圧■1〜V2の範囲にある場合、マルチプ
レクサ4が選択信号AI、A2に従って基準電圧■1を
選択している場合以外では、例えばA/D変換器1の出
力データがオールII OIIとなることによって前記
ディジタル値判別回路5における選択信号更新作用が働
き、結局、選択信号A1.A2が(0,0)に設定され
て基準電圧■1が選択され、安定化する。この結果、A
/D変換器1には、 VO=V1 + (Vl−Vi )Rf /Riなる電
圧が与えられ、基準電圧v1と入力信号■iとの差電圧
に相当したディジタルデータがA/D変換器1の出力と
して得られることになる。この差電圧に相当する8ビツ
トのディジタルデータと、前記電圧範囲V1〜V2を特
定する基準電圧v1の選択信号A1.A2を示ずデータ
とによって、前記入力信号Viに対する10ビツトのデ
ィジタルデータがめられることになる。
Viが基準電圧■1〜V2の範囲にある場合、マルチプ
レクサ4が選択信号AI、A2に従って基準電圧■1を
選択している場合以外では、例えばA/D変換器1の出
力データがオールII OIIとなることによって前記
ディジタル値判別回路5における選択信号更新作用が働
き、結局、選択信号A1.A2が(0,0)に設定され
て基準電圧■1が選択され、安定化する。この結果、A
/D変換器1には、 VO=V1 + (Vl−Vi )Rf /Riなる電
圧が与えられ、基準電圧v1と入力信号■iとの差電圧
に相当したディジタルデータがA/D変換器1の出力と
して得られることになる。この差電圧に相当する8ビツ
トのディジタルデータと、前記電圧範囲V1〜V2を特
定する基準電圧v1の選択信号A1.A2を示ずデータ
とによって、前記入力信号Viに対する10ビツトのデ
ィジタルデータがめられることになる。
また、入力信号■iが基準電圧V3〜V4の範囲に存在
する場合にあっては、ディジタル値判別回路5の選択更
新作用によって該選択信号A 1.A2が(1,O)に
設定され、基準電圧v3が選択されることになる。この
基準電圧■3が選択された条件下で同様にして入力信号
V1との差電圧に相当した8ビツトのディジタルデータ
がめられ、上記選択信号A 1.A 2によって示され
る基準電圧V3、つまり電圧範囲■3〜v4の情報とに
よって入力信号V1に対する10ビツトのディジタルデ
ータがめられることになる。
する場合にあっては、ディジタル値判別回路5の選択更
新作用によって該選択信号A 1.A2が(1,O)に
設定され、基準電圧v3が選択されることになる。この
基準電圧■3が選択された条件下で同様にして入力信号
V1との差電圧に相当した8ビツトのディジタルデータ
がめられ、上記選択信号A 1.A 2によって示され
る基準電圧V3、つまり電圧範囲■3〜v4の情報とに
よって入力信号V1に対する10ビツトのディジタルデ
ータがめられることになる。
第2図は、このようなディジタル変換動作を行う本装置
の入力信号■iに対するA/D変換器1の出ツクデータ
変換特性を示すものである。そして前記選択信号は、−
第2図における入力電圧■1の電圧範囲を示すものとす
る。したがって、この第2図に示すように本装置によれ
ば、入力信号Viの値に応じて、A/D変換器1の動作
領域に対応させるべ(入力信号の電圧範囲を検索し、そ
の区分範囲内において入力信号v1と基準電圧信号Vr
との差電圧に相当したディジタル値を、A/D変換器1
のダイナミックレンジを十分に活かしてめることになる
。そして、このディジタルデータに上記電圧範囲を特定
する選択信号AI、A2をその上位ビットデータとして
加えているので、最終的には入力信号V1そのものに対
する分解能の高いディジタルデータが得られることにな
る。
の入力信号■iに対するA/D変換器1の出ツクデータ
変換特性を示すものである。そして前記選択信号は、−
第2図における入力電圧■1の電圧範囲を示すものとす
る。したがって、この第2図に示すように本装置によれ
ば、入力信号Viの値に応じて、A/D変換器1の動作
領域に対応させるべ(入力信号の電圧範囲を検索し、そ
の区分範囲内において入力信号v1と基準電圧信号Vr
との差電圧に相当したディジタル値を、A/D変換器1
のダイナミックレンジを十分に活かしてめることになる
。そして、このディジタルデータに上記電圧範囲を特定
する選択信号AI、A2をその上位ビットデータとして
加えているので、最終的には入力信号V1そのものに対
する分解能の高いディジタルデータが得られることにな
る。
かくして、本実施例によれば、分解能の低いA/D変換
器1のダイナミックレンジを十分に活用して、実質的に
分解能の高いディジタルデータを得ることができる。し
かも、このような高い分解能を得るために必要な、マル
チプレクサ4やその他の付加回路の構成は非常に簡単で
あり、その制御形態も簡単である。従って装置を安価に
、且つ簡易に構成することができるので、その実質的利
点は絶大である。
器1のダイナミックレンジを十分に活用して、実質的に
分解能の高いディジタルデータを得ることができる。し
かも、このような高い分解能を得るために必要な、マル
チプレクサ4やその他の付加回路の構成は非常に簡単で
あり、その制御形態も簡単である。従って装置を安価に
、且つ簡易に構成することができるので、その実質的利
点は絶大である。
なお、本発明は上記実施例に限定されるものではない。
例えばA/D変換器1の変換ビット数や、選択信号のビ
ット数、つまり基準電圧の数による電圧範囲区分設定数
等は仕様に応じて定めればよいものである。また、選択
信号の更新条件等もA/D変換器1の仕様等に応じて定
めればよい。要するに本発明はその要旨を逸脱しない範
囲で種々変形し、て実施することができる。
ット数、つまり基準電圧の数による電圧範囲区分設定数
等は仕様に応じて定めればよいものである。また、選択
信号の更新条件等もA/D変換器1の仕様等に応じて定
めればよい。要するに本発明はその要旨を逸脱しない範
囲で種々変形し、て実施することができる。
第1図は本発明の一実施例装置の概略構成図、第2図は
同実施例におけるディジタル変換特性を示す図である。 1・・・・・・A/D変換器 2・・・・・・差動増幅回路 3・・・・・・基準電圧回路 4・・・・・・マルチプレクサ 5・・・・・・ディジタル値判別回路 出願人代理人 弁理士 鈴江武彦
同実施例におけるディジタル変換特性を示す図である。 1・・・・・・A/D変換器 2・・・・・・差動増幅回路 3・・・・・・基準電圧回路 4・・・・・・マルチプレクサ 5・・・・・・ディジタル値判別回路 出願人代理人 弁理士 鈴江武彦
Claims (1)
- 複数の子め定められた電圧レベルの基準電圧を発生する
基準電圧回路と、mビットの選択信号に従って上記基準
電圧のうちの1つを選択するマルチプレクサと、このマ
ルチプレクサが選択した基準電圧と入力信号電圧との差
電圧を増幅する差動増幅器と、この差動増幅器の出力電
圧をnビットのデジタルデータに変換するアナログ・デ
ィジタル変換器本体と、前記mビットの選択信号を生成
すると共にこの選択信号を前記アナログ・ディジタル変
換器本体のnビットのディジタルデータに応じて更新し
、上記選択信号が安定化したときの前記mビットの選択
信号とから前記入力信号電圧に対応したディジタル値を
得るディジタル値判別回路とを具備したことを特徴とす
るアナログ・ディジタル変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14942083A JPS6041327A (ja) | 1983-08-16 | 1983-08-16 | アナログ・ディジタル変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14942083A JPS6041327A (ja) | 1983-08-16 | 1983-08-16 | アナログ・ディジタル変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6041327A true JPS6041327A (ja) | 1985-03-05 |
Family
ID=15474718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14942083A Pending JPS6041327A (ja) | 1983-08-16 | 1983-08-16 | アナログ・ディジタル変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6041327A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62200824A (ja) * | 1986-02-28 | 1987-09-04 | Yamatake Honeywell Co Ltd | A/d変換回路 |
JPS62171224U (ja) * | 1986-04-21 | 1987-10-30 | ||
WO2010081136A1 (en) * | 2009-01-12 | 2010-07-15 | Zentrum Mikroelektronik Dresden Ag | Wide range charge balancing capacitive-to-digital converter |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS587919A (ja) * | 1981-07-06 | 1983-01-17 | Yamato Scale Co Ltd | A/d変換器 |
-
1983
- 1983-08-16 JP JP14942083A patent/JPS6041327A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS587919A (ja) * | 1981-07-06 | 1983-01-17 | Yamato Scale Co Ltd | A/d変換器 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62200824A (ja) * | 1986-02-28 | 1987-09-04 | Yamatake Honeywell Co Ltd | A/d変換回路 |
JPS62171224U (ja) * | 1986-04-21 | 1987-10-30 | ||
WO2010081136A1 (en) * | 2009-01-12 | 2010-07-15 | Zentrum Mikroelektronik Dresden Ag | Wide range charge balancing capacitive-to-digital converter |
US8410969B2 (en) | 2009-01-12 | 2013-04-02 | Zentrun Mikroelektronic Dresden AG | Wide range charge balancing capacitive-to-digital converter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100333006B1 (ko) | 서브-레인징아날로그-디지탈변환기 | |
US4567466A (en) | Sensor communication system | |
JPS61120530A (ja) | アナログ・デジタル変換器 | |
WO1995001672A1 (en) | Two stage flash analog-to-digital signal converter | |
EP3139186A1 (en) | Sensor circuit | |
US5633637A (en) | Digital-to-analog converter circuit | |
JPS6041327A (ja) | アナログ・ディジタル変換装置 | |
US5107266A (en) | Algorithmic analog/digital converting circuit | |
WO1981000653A1 (en) | Cyclic digital-to-analog conversion system | |
US4774499A (en) | Analog to digital converter | |
US3936820A (en) | Analog-to-digital converter | |
US5552784A (en) | Distortion reduction circuit for analog to digital converter system | |
US4864304A (en) | Analog voltage signal comparator circuit | |
JPH031709A (ja) | 可変抵抗回路および可変利得増幅器 | |
JPH0547006B2 (ja) | ||
JPH03255722A (ja) | D/a変換器 | |
JP3102702B2 (ja) | A/dコンバータ | |
JPS61144127A (ja) | アナログ・デジタル変換器 | |
KR0154846B1 (ko) | 로그 스케일 감쇠량 검출회로 | |
JP2004048327A (ja) | A/d変換器 | |
JPH05244004A (ja) | A−d変換装置 | |
JPS63227123A (ja) | Ad変換回路 | |
JPH06197021A (ja) | アナログデイジタル変換回路 | |
JPS59110254A (ja) | デジタル信号受信回路 | |
JPS6087525A (ja) | アナログ・デイジタル変換回路 |