JPS59110254A - デジタル信号受信回路 - Google Patents
デジタル信号受信回路Info
- Publication number
- JPS59110254A JPS59110254A JP22064582A JP22064582A JPS59110254A JP S59110254 A JPS59110254 A JP S59110254A JP 22064582 A JP22064582 A JP 22064582A JP 22064582 A JP22064582 A JP 22064582A JP S59110254 A JPS59110254 A JP S59110254A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- digital signal
- voltage
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/065—Binary decisions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/062—Setting decision thresholds using feedforward techniques only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明に、伝送さｎてきたデジタル信号を受信し、歪の
少ないデジタル信号に再生するデジタル信号受信回ｖｌ
Ｉπ関する。
少ないデジタル信号に再生するデジタル信号受信回ｖｌ
Ｉπ関する。
先行技術におけるいわゆる平均値形デジタル受信回路を
第１図に示す。増幅回路１０入力には伝送さｎてきたデ
ジタル信号が与えらｎる。増１幅回路ｌの出力に、比較
回路２０入力端子２ａと積分回路３とに与えられる。積
分回路３の出力は、比較回路２のもう１つの入力端子２
ｂに与えらルる。
第１図に示す。増幅回路１０入力には伝送さｎてきたデ
ジタル信号が与えらｎる。増１幅回路ｌの出力に、比較
回路２０入力端子２ａと積分回路３とに与えられる。積
分回路３の出力は、比較回路２のもう１つの入力端子２
ｂに与えらルる。
比較囲路２の出力げ、後続の論理回路などに与えらｎ、
る。
る。
第２図〜第４図に基づいて動作を説明する。第２図１１
１の送信信８は伝送線で歪んで、増＋＋４回路１ぴ〕入
力端子では！２図（２）のような受信信号になる。
１の送信信８は伝送線で歪んで、増＋＋４回路１ぴ〕入
力端子では！２図（２）のような受信信号になる。
第２図（２）の受閤信号ａ、増１咄回路ｌで増１咄され
、比較回路２０入力端子２ａと４３Ｉｊ分回路３とに与
えらｎ、る。積分回路３でに、第２１図（２）の受信信
号を積分してライン７７１のレベルの弁別電圧を送出し
て、比較回路２の入力端子２ｂに与える。比較回路２で
げ、入力端子２ａに与えらｎ足受１８信号を入力端子２
ｂｖｃ与えらｎ−７２−弁別電圧で比較する。
、比較回路２０入力端子２ａと４３Ｉｊ分回路３とに与
えらｎ、る。積分回路３でに、第２１図（２）の受信信
号を積分してライン７７１のレベルの弁別電圧を送出し
て、比較回路２の入力端子２ｂに与える。比較回路２で
げ、入力端子２ａに与えらｎ足受１８信号を入力端子２
ｂｖｃ与えらｎ−７２−弁別電圧で比較する。
第２図１１１の送１言信号のデユーティ比は５０％であ
るので、ラインｌｌに第２図（２）の受信信号の中間の
レベルにある。したがって比較回路２からの出力に、第
２因＋３１のような再生信号となり、第２因＋１）の送
信信号と同じ波形になる。
るので、ラインｌｌに第２図（２）の受信信号の中間の
レベルにある。したがって比較回路２からの出力に、第
２因＋３１のような再生信号となり、第２因＋１）の送
信信号と同じ波形になる。
＠３図Ｕ）のように送信信号のデユーティ比が５０％よ
り大きい場合を想定する。積分回路３でに、第３図（２
）の受信信号を積分して、ライン１２０レベルの比較弁
別電圧を比較回路２０入力端子２ｂに与える。このライ
ン１２に、受信１言号の中面レベルより上のレベルにな
る。比較回路２でに、入力端子２ａに与えられた第３図
（２）の受信信号を入力端子２ｂに与えられた弁別電圧
で比較し、第３図（３）の再生信号を送出する。′ｆＪ
３図（３）の再生信号のハイレベルのパルス幅に、第３
図ｔｔＨノ送信信号のハイレベルのパルス幅より短くな
る。したがって送信信号のデユーティ比が５０％より大
永いとき、比較弁別電圧のレベルを表わすライン１Ｚｒ
ｓ受ＩＮ ４ｇ号の中間レベルより上になるため、再生
１占８に送（ｇ信号と異なるものとなり、比較回Ｗ、２
の出力に接続さｎる論理回路などに、パルス１−に関連
する正確なデータを受信することができなくなる０ 第４図ｉｌ＋のように送信ｒａ号のデユーティ比が５０
％より小さい場合を想定する。積分回路３でに、第４図
（２）ノ受ｆ、Ｊ （ｔＪ ｅ ｋ槓９１．テ、５イン
Ｉ！３（ｎレベルの弁別電圧を比較回路２０入力端子２
ｂに与える。このライン１３に、受信信号の中庸レベル
より下のレベルになる。比較回路２でに、入力端子２ａ
ｌＣ４えら几た第４図（２）の受信信号を、入力端子２
ｂに与えられた弁別電圧で比較し、第４図（３）の再生
１ご号を送出する。第４図（３ｉの再生信号のハイレベ
ルのパルス＋：ｍ ｎ 、第４図（１）の送信信ｅのハ
イレベルのパルス幅より長くなる。したがって送イ８信
号のデユーティ比が５０％より小さいとへ弁別電圧のレ
ベルケ表わすライン７７３に受信信号の中間レベルより
Ｆになるため、再生信号に送信１５号と異なるものとな
り、比較回路２の出力に接続さ几る嗣理回路などに正確
なデータを受信することができなくなる。このように先
行技術でに、比較回路２０弁別’ｍｆｆ、が変幻するの
で、送信信号と同じ再生１ａ号が作成できないのでデー
タミスが生じやすい。
り大きい場合を想定する。積分回路３でに、第３図（２
）の受信信号を積分して、ライン１２０レベルの比較弁
別電圧を比較回路２０入力端子２ｂに与える。このライ
ン１２に、受信１言号の中面レベルより上のレベルにな
る。比較回路２でに、入力端子２ａに与えられた第３図
（２）の受信信号を入力端子２ｂに与えられた弁別電圧
で比較し、第３図（３）の再生信号を送出する。′ｆＪ
３図（３）の再生信号のハイレベルのパルス幅に、第３
図ｔｔＨノ送信信号のハイレベルのパルス幅より短くな
る。したがって送信信号のデユーティ比が５０％より大
永いとき、比較弁別電圧のレベルを表わすライン１Ｚｒ
ｓ受ＩＮ ４ｇ号の中間レベルより上になるため、再生
１占８に送（ｇ信号と異なるものとなり、比較回Ｗ、２
の出力に接続さｎる論理回路などに、パルス１−に関連
する正確なデータを受信することができなくなる０ 第４図ｉｌ＋のように送信ｒａ号のデユーティ比が５０
％より小さい場合を想定する。積分回路３でに、第４図
（２）ノ受ｆ、Ｊ （ｔＪ ｅ ｋ槓９１．テ、５イン
Ｉ！３（ｎレベルの弁別電圧を比較回路２０入力端子２
ｂに与える。このライン１３に、受信信号の中庸レベル
より下のレベルになる。比較回路２でに、入力端子２ａ
ｌＣ４えら几た第４図（２）の受信信号を、入力端子２
ｂに与えられた弁別電圧で比較し、第４図（３）の再生
１ご号を送出する。第４図（３ｉの再生信号のハイレベ
ルのパルス＋：ｍ ｎ 、第４図（１）の送信信ｅのハ
イレベルのパルス幅より長くなる。したがって送イ８信
号のデユーティ比が５０％より小さいとへ弁別電圧のレ
ベルケ表わすライン７７３に受信信号の中間レベルより
Ｆになるため、再生信号に送信１５号と異なるものとな
り、比較回路２の出力に接続さ几る嗣理回路などに正確
なデータを受信することができなくなる。このように先
行技術でに、比較回路２０弁別’ｍｆｆ、が変幻するの
で、送信信号と同じ再生１ａ号が作成できないのでデー
タミスが生じやすい。
本発明の目的に、１Ｊ１ｉ述の技術的課題を解決し、鈍
ったデジタル文１！ （ａ号でも正確にしかも歪の少な
い１８号に再生するデジタル信号受信回路を提供するこ
とである。
ったデジタル文１！ （ａ号でも正確にしかも歪の少な
い１８号に再生するデジタル信号受信回路を提供するこ
とである。
本発明の実施例を理解を容易にするために第５図および
第６図を説明する。増幅回路５１の出力５１ｂにに、ダ
イオードＤ１のカソードとダイオ−）？Ｄ２のアノード
とが接続さｎる。ダイオードｎ接続さｎる。たとえば、
第６図Ｉｌｌ Ｋ示ｙｎ、でいるデジタル信号Ｐ２が増
幅回路５１の入力５１ａに与えら几ると、起電力Ｅ２の
電圧レベルと起電力Ｅ１の電圧レベルとの間でスライス
ζ几、第６図（２）のようなデジタル信号となる。ライ
ン５１ｂに接続きｎる比較回路などの弁別電圧を（Ｅ１
＋Ｅ２）７２に設定す几ば、比較回路などの出力に正常
なデジタル信号を送出することかできる。
第６図を説明する。増幅回路５１の出力５１ｂにに、ダ
イオードＤ１のカソードとダイオ−）？Ｄ２のアノード
とが接続さｎる。ダイオードｎ接続さｎる。たとえば、
第６図Ｉｌｌ Ｋ示ｙｎ、でいるデジタル信号Ｐ２が増
幅回路５１の入力５１ａに与えら几ると、起電力Ｅ２の
電圧レベルと起電力Ｅ１の電圧レベルとの間でスライス
ζ几、第６図（２）のようなデジタル信号となる。ライ
ン５１ｂに接続きｎる比較回路などの弁別電圧を（Ｅ１
＋Ｅ２）７２に設定す几ば、比較回路などの出力に正常
なデジタル信号を送出することかできる。
ところが第６図Ｉｌ＋のようなデジタル信号Ｐ３が増ｌ
１ｌ１１１回路５１に与えら几た場む、出力πに第８図
のようなデジタル信号を送出する。そのデジタル信号の
ハイレベルの区間、げ弁別電圧（Ｅｌ＋Ｅ２ ）／２を
境として変映し、出力のライン５．１ｔ）に接続さｎて
いる比較（ｍ％などｎハイレベルとローレベルとの弁別
が行なえなくなり、データ誤りを起こすことになる。そ
こで前記比較弁別電圧を受信信号レベルに応じて可変で
きるようにしたのが本発明の一実Ｍｖ例である。
１ｌ１１１回路５１に与えら几た場む、出力πに第８図
のようなデジタル信号を送出する。そのデジタル信号の
ハイレベルの区間、げ弁別電圧（Ｅｌ＋Ｅ２ ）／２を
境として変映し、出力のライン５．１ｔ）に接続さｎて
いる比較（ｍ％などｎハイレベルとローレベルとの弁別
が行なえなくなり、データ誤りを起こすことになる。そ
こで前記比較弁別電圧を受信信号レベルに応じて可変で
きるようにしたのが本発明の一実Ｍｖ例である。
木発１１４＋７〕−實施例を第７図に示す。増１咄回路
ｌの入力端子１ａに框、伝送されてきたデジタル信ｊ＋
が与えられる。制御回路Ａにレベル弁別回路４とダイオ
ードＤｉ、Ｄ２と抵抗Ｒ１、Ｒ２、Ｒ３。
ｌの入力端子１ａに框、伝送されてきたデジタル信ｊ＋
が与えられる。制御回路Ａにレベル弁別回路４とダイオ
ードＤｉ、Ｄ２と抵抗Ｒ１、Ｒ２、Ｒ３。
Ｒ′４．Ｒ５と〃・ら成る。前置増幅回路ｌの出方端子
１ｂにスライス用増幅回路３０入カ端子３ａとレベル候
出回路４の入力端子４ａとに接続さｎる。
１ｂにスライス用増幅回路３０入カ端子３ａとレベル候
出回路４の入力端子４ａとに接続さｎる。
スライス用増幅回路３の出力端子３ｂｉライン１６によ
って比較回路２の入力端子２ａに接続さ几る。ラインｊ
’６１ｃｉ、ダイオードＤｉのカソードとダイオードＤ
２のアノ−Ｆとが接続さｎる。ダイオ−ＦＤＩ’のアノ
ードｒｘ、抵抗Ｒ２，Ｒ３，Ｒ４の接続点ＡＩに接続さ
ｎる。ダイオードＤ２のカソードに、抵抗Ｒｌ 、 Ｒ
２、ｆ＜ ５の接続点Ａ２に接続さｎる。抵抗Ｒ４、Ｒ
５の接続点Ａ３に、比較回路２０入力端子２ｂに接続さ
ｎる。レベル検出回路４の出力端子４ｂ［、抵抗ＲＩＶ
ｃ接続さｎ、る。
って比較回路２の入力端子２ａに接続さ几る。ラインｊ
’６１ｃｉ、ダイオードＤｉのカソードとダイオードＤ
２のアノ−Ｆとが接続さｎる。ダイオ−ＦＤＩ’のアノ
ードｒｘ、抵抗Ｒ２，Ｒ３，Ｒ４の接続点ＡＩに接続さ
ｎる。ダイオードＤ２のカソードに、抵抗Ｒｌ 、 Ｒ
２、ｆ＜ ５の接続点Ａ２に接続さｎる。抵抗Ｒ４、Ｒ
５の接続点Ａ３に、比較回路２０入力端子２ｂに接続さ
ｎる。レベル検出回路４の出力端子４ｂ［、抵抗ＲＩＶ
ｃ接続さｎ、る。
以下１８図に基づいて動作な説明する。前置増幅回路ｌ
に伝送ぴｎ、てきた信号を受信し、増幅して第８図（２
）の受信信号ＰｌＯｉ出力端子１ｂから送出する。第８
図（２）の受信信号ＰＩＯにスライス用増幅回路３とレ
ベル検出回路４とに与えら几る。
に伝送ぴｎ、てきた信号を受信し、増幅して第８図（２
）の受信信号ＰｌＯｉ出力端子１ｂから送出する。第８
図（２）の受信信号ＰＩＯにスライス用増幅回路３とレ
ベル検出回路４とに与えら几る。
レベル検出回路４としでに、受凶１言号の１周期ごとの
最大値を検出する電圧検出型のピークホールド回路など
を用いるとする。レベル検出回路４の出力端子４ｂにに
１第８図（２）に示す受信信号Ｐ１０の最大値の電圧が
送出さ几、抵抗Ｒ１−Ｒ５によって分圧さ几る。比較回
路２０入力端子２ｂに与えら几る比軟弁別電圧Ｅ３を（
Ｅｌ＋Ｅ２）／２になるように抵抗Ｒ１，Ｒ２，Ｒ３，
Ｒ４，Ｒ５の抵抗値を設定する。ただしＥｌｉ’ｘ接続
点ＡＩの電位を表わし、Ｒ２に４妾続点Ａ２の電位を表
わす。スライス用地１咄回路３の出力のライン１６Ｋに
、第８図（２）のデジタル信号Ｐ１４が送出する。第８
図（２）のデジタル信号Ｐ ｌ ４のローレベルげ電位
Ｅ１のレベル會ボ丁ライン１１１でスライスさ几、ハイ
レベルに＝４位Ｅ２のレベルヲ示すう４：／ｊ’１２テ
スライスさｎたものである。比較回路２でに、入力端子
２ａに与えらｎた第８図（２）のデジタルイａ号Ｐ１４
全入力端子２ｂに与えらｆ′Ｌ几ライうｆ１３の比奴弁
別電圧Ｅ３で比１吠弁別し、巣８図（３）のようなデジ
タル１ｄ号全出力端子２Ｃから送出する。
最大値を検出する電圧検出型のピークホールド回路など
を用いるとする。レベル検出回路４の出力端子４ｂにに
１第８図（２）に示す受信信号Ｐ１０の最大値の電圧が
送出さ几、抵抗Ｒ１−Ｒ５によって分圧さ几る。比較回
路２０入力端子２ｂに与えら几る比軟弁別電圧Ｅ３を（
Ｅｌ＋Ｅ２）／２になるように抵抗Ｒ１，Ｒ２，Ｒ３，
Ｒ４，Ｒ５の抵抗値を設定する。ただしＥｌｉ’ｘ接続
点ＡＩの電位を表わし、Ｒ２に４妾続点Ａ２の電位を表
わす。スライス用地１咄回路３の出力のライン１６Ｋに
、第８図（２）のデジタル信号Ｐ１４が送出する。第８
図（２）のデジタル信号Ｐ ｌ ４のローレベルげ電位
Ｅ１のレベル會ボ丁ライン１１１でスライスさ几、ハイ
レベルに＝４位Ｅ２のレベルヲ示すう４：／ｊ’１２テ
スライスさｎたものである。比較回路２でに、入力端子
２ａに与えらｎた第８図（２）のデジタルイａ号Ｐ１４
全入力端子２ｂに与えらｆ′Ｌ几ライうｆ１３の比奴弁
別電圧Ｅ３で比１吠弁別し、巣８図（３）のようなデジ
タル１ｄ号全出力端子２Ｃから送出する。
比較回路２０入力端子２ｂに与えら１．＾比較弁別゛磁
圧Ｅ３に、（Ｅ ｌ十Ｅ ２ ）／２になるように設定
さ几でいるので、比較回路２に第８図（４）のような振
幅び）大きい１６号を受（Ｓ Ｌでも、′縮に第８図（
１）の送信１８号と同じ第８図＋５１のような再生値Ｊ
＋全送出することができる。
圧Ｅ３に、（Ｅ ｌ十Ｅ ２ ）／２になるように設定
さ几でいるので、比較回路２に第８図（４）のような振
幅び）大きい１６号を受（Ｓ Ｌでも、′縮に第８図（
１）の送信１８号と同じ第８図＋５１のような再生値Ｊ
＋全送出することができる。
本発明の餅の実施例を第９図に示す。第９図に２けるレ
ベル検出回路４１は電流出力形であり、池の４１況に第
７図の構１況と同じである。第９図において、第７図の
構成に対応するものに同じ参照符を用いる。；１ＩｉＪ
（開回路Ｂば、レベル検出回路４１と抵抗Ｒ１−Ｒ５
とダイオードＤｉ 、Ｄ２とから成る。レベル検出回路
４１ｉピークホールド回路５と、カレントミラー回路で
あるトランジスタＴｒｌ、Ｔｒ２および抵抗Ｒとから成
る。ピークホールド回路５の出力端子５ｂＫげ、トラン
ジスタＴｒｉのエミッタが接続される。トランジスタＴ
ｒｌのベースとコレクタとに接続される。トランジスタ
Ｔｒｉのコレクタμ抵抗Ｒｉ介して接地さｎる。トラン
ジスタＴｒｌのベースとトランジスタＴｒ２０ベースと
に接続さ几る。トランジスタＴｒ２のエミッタにば、電
圧■ＣＣが与えら几る。
ベル検出回路４１は電流出力形であり、池の４１況に第
７図の構１況と同じである。第９図において、第７図の
構成に対応するものに同じ参照符を用いる。；１ＩｉＪ
（開回路Ｂば、レベル検出回路４１と抵抗Ｒ１−Ｒ５
とダイオードＤｉ 、Ｄ２とから成る。レベル検出回路
４１ｉピークホールド回路５と、カレントミラー回路で
あるトランジスタＴｒｌ、Ｔｒ２および抵抗Ｒとから成
る。ピークホールド回路５の出力端子５ｂＫげ、トラン
ジスタＴｒｉのエミッタが接続される。トランジスタＴ
ｒｌのベースとコレクタとに接続される。トランジスタ
Ｔｒｉのコレクタμ抵抗Ｒｉ介して接地さｎる。トラン
ジスタＴｒｌのベースとトランジスタＴｒ２０ベースと
に接続さ几る。トランジスタＴｒ２のエミッタにば、電
圧■ＣＣが与えら几る。
トランジスタＴｒ２のコレクタにに抵抗Ｒ１が接続さｆ
′Ｌる。トランジスタＴｒｉ、Ｔｒ２のベースエミッタ
１ｍｌの電位が等しくなるため、トランジスタＴｒ２に
にトランジスタＴ ｒ ｌに流ｎる電流と゛さに等しい
電流が侃几る。ピークホールド回路５でげ、与えら几た
′９１占ｆｄ号を七の受１ａ凶号の１周期ととび〕４圧
の最大値を検出し、その電圧の最大値ｒトランジスタ’
ｒ ｒ ｌのエミッタに与える。したがってトランジス
タＴｒｉが導通することしでよってトランジス４Ｔｒ
２も得通し、抵抗Ｒｌ 、 Ｒ２、Ｒ３，Ｒ４，Ｒ５に
電流が流几る。こ看、πよって前述のス施例と同様に比
較回路２０入力端子２ｂに与えら几る比較弁別電圧Ｅ３
に（Ｅｌ＋Ｅ２）／２になるようＶＣ設定さ几るので、
比較回路２に入力端子２ａに与えらｎる信号の振幅が変
動しても送（占信号と同じ第８図（５）の信号を再生す
ることができる。
′Ｌる。トランジスタＴｒｉ、Ｔｒ２のベースエミッタ
１ｍｌの電位が等しくなるため、トランジスタＴｒ２に
にトランジスタＴ ｒ ｌに流ｎる電流と゛さに等しい
電流が侃几る。ピークホールド回路５でげ、与えら几た
′９１占ｆｄ号を七の受１ａ凶号の１周期ととび〕４圧
の最大値を検出し、その電圧の最大値ｒトランジスタ’
ｒ ｒ ｌのエミッタに与える。したがってトランジス
タＴｒｉが導通することしでよってトランジス４Ｔｒ
２も得通し、抵抗Ｒｌ 、 Ｒ２、Ｒ３，Ｒ４，Ｒ５に
電流が流几る。こ看、πよって前述のス施例と同様に比
較回路２０入力端子２ｂに与えら几る比較弁別電圧Ｅ３
に（Ｅｌ＋Ｅ２）／２になるようＶＣ設定さ几るので、
比較回路２に入力端子２ａに与えらｎる信号の振幅が変
動しても送（占信号と同じ第８図（５）の信号を再生す
ることができる。
以上のように本発明にょｎ、ば、デジタル信号のハイレ
ベルとローレベルとの両端でノイズを除去し、［、カも
比１ｐｆｆｉ回路の比ｊｌＲ弁別電圧をデジタル信号の
レベルのｌ／２ に設定することによって符号歪や符号
誤りのないデジタル信号受信回路を夫現することがでな
、正確なデータを転送することができる。
ベルとローレベルとの両端でノイズを除去し、［、カも
比１ｐｆｆｉ回路の比ｊｌＲ弁別電圧をデジタル信号の
レベルのｌ／２ に設定することによって符号歪や符号
誤りのないデジタル信号受信回路を夫現することがでな
、正確なデータを転送することができる。
第１図に光行技術における平均値型のデジタル１ｄ号・
丈制回路のブロック図、第２図〜第４図に第１図の１ｉ
（１１作を説明するためのデジタル信号のＭ形図、第５
図に本発明の実施例を理解しやすくするための回路図、
′第６図に第５図の１作を説明するためのデジタル信号
の波形図、第７図に本発明の一実施例のブロック図、第
８図に第７図の動作を説明するためのデジタル信号の波
形図、第９図に本発明の池の実施例のブロック図である
。 ２・・・比較回路、３・・・スライス用増幅回路、４・
・・レベル検出回路、５・・・ピークホールド回路、４
１・・・レベル検出回路、Ａ、Ｂ・・・制御回路、Ｒ１
−Ｒ５・・・抵尻、訃・・抵抗、ＤＩ、Ｄ２・・・ダイ
オード、Ｔ ｒ １ 、 Ｔ ｒ２・・・トランジスタ
代理人 弁理士 西教圭一部 手続補正書 昭和５９年 ３月４０日 特許庁長官殿 １、事件の表示 特願昭５７−２．２０６４５ ２、発明の名称 デジタル信号受信回路 ３、補正をする者 事件との関係 出願人 住所 名称（５８３）松下電工株式会社 代表者 ４、代理人 住 所 大阪市西区西本町１丁目１３番３８号 新興産
ビル国装置ＥＸ ０５２５−５９８５ ＩＮＴＡＰＴ
Ｊ国際ＦＡＸ ＧＩＩＩ＆ＧＩ （０６）５３８−
０２４７自発補正 ６、補正の対象 明細書の発明の詳細な説明の欄 ７、補正の内容 （１）明細書の第５頁第１７行目〜第１８行目を下記の
とおりに訂正する。 記 増幅回路５１に与えられた場合、そのデジタル（２）明
細書第６頁第３行目を下記のとおりに訂正する。 記 とになる。そこで前記のスライス範囲と比較弁別電圧を
受信信号し く３）明細書第７頁第１３行目を下記のとおりに訂正す
る。 記 ０の最大値の電圧が送出され、抵抗Ｒ１〜Ｒ３に （４）明細書第７頁第１４行目を下記のとおりに訂正す
る。 記 よって分圧され、前記スライスレベルＥ１およびＥ２を
与える。比較回路２の入力端子２ｂｌ二以上
丈制回路のブロック図、第２図〜第４図に第１図の１ｉ
（１１作を説明するためのデジタル信号のＭ形図、第５
図に本発明の実施例を理解しやすくするための回路図、
′第６図に第５図の１作を説明するためのデジタル信号
の波形図、第７図に本発明の一実施例のブロック図、第
８図に第７図の動作を説明するためのデジタル信号の波
形図、第９図に本発明の池の実施例のブロック図である
。 ２・・・比較回路、３・・・スライス用増幅回路、４・
・・レベル検出回路、５・・・ピークホールド回路、４
１・・・レベル検出回路、Ａ、Ｂ・・・制御回路、Ｒ１
−Ｒ５・・・抵尻、訃・・抵抗、ＤＩ、Ｄ２・・・ダイ
オード、Ｔ ｒ １ 、 Ｔ ｒ２・・・トランジスタ
代理人 弁理士 西教圭一部 手続補正書 昭和５９年 ３月４０日 特許庁長官殿 １、事件の表示 特願昭５７−２．２０６４５ ２、発明の名称 デジタル信号受信回路 ３、補正をする者 事件との関係 出願人 住所 名称（５８３）松下電工株式会社 代表者 ４、代理人 住 所 大阪市西区西本町１丁目１３番３８号 新興産
ビル国装置ＥＸ ０５２５−５９８５ ＩＮＴＡＰＴ
Ｊ国際ＦＡＸ ＧＩＩＩ＆ＧＩ （０６）５３８−
０２４７自発補正 ６、補正の対象 明細書の発明の詳細な説明の欄 ７、補正の内容 （１）明細書の第５頁第１７行目〜第１８行目を下記の
とおりに訂正する。 記 増幅回路５１に与えられた場合、そのデジタル（２）明
細書第６頁第３行目を下記のとおりに訂正する。 記 とになる。そこで前記のスライス範囲と比較弁別電圧を
受信信号し く３）明細書第７頁第１３行目を下記のとおりに訂正す
る。 記 ０の最大値の電圧が送出され、抵抗Ｒ１〜Ｒ３に （４）明細書第７頁第１４行目を下記のとおりに訂正す
る。 記 よって分圧され、前記スライスレベルＥ１およびＥ２を
与える。比較回路２の入力端子２ｂｌ二以上
Claims (1)
- 比較回路の一方の入力に入力信号を与え、その入力に第
１のダイオードのカソードと第２のダイオードのアノー
ドとを接続し、第１のダイオードのアノードと第２のダ
イオードのカソードとに入力信号に応じて変化する異な
る電圧をそ几ぞｎ与えて、比較回路の能力の入力に入力
信号の平均値の電圧を与える制御回路を含むことを特徴
とするデジタル信８受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22064582A JPS59110254A (ja) | 1982-12-15 | 1982-12-15 | デジタル信号受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22064582A JPS59110254A (ja) | 1982-12-15 | 1982-12-15 | デジタル信号受信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59110254A true JPS59110254A (ja) | 1984-06-26 |
Family
ID=16754211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22064582A Pending JPS59110254A (ja) | 1982-12-15 | 1982-12-15 | デジタル信号受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59110254A (ja) |
-
1982
- 1982-12-15 JP JP22064582A patent/JPS59110254A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2625347B2 (ja) | ディジタル受信器の自動オフセット制御回路 | |
| JPS61120530A (ja) | アナログ・デジタル変換器 | |
| US4445054A (en) | Full-wave rectifying circuit | |
| JPH0821906B2 (ja) | 光受信回路 | |
| US4498072A (en) | A/D Converter having a self-bias circuit | |
| US5296857A (en) | Digital to analog converter with precise linear output for both positive and negative digital input values | |
| JPS59110254A (ja) | デジタル信号受信回路 | |
| KR20010080140A (ko) | 아날로그-디지털 변환기 | |
| JPH0310243B2 (ja) | ||
| JPH0441531B2 (ja) | ||
| JPS6223224A (ja) | デイジタル中継器用直流再生回路 | |
| JP3284255B2 (ja) | 光パルス受信回路 | |
| JPS59193617A (ja) | デジタル信号受信回路 | |
| JP2773504B2 (ja) | 信号比較回路 | |
| JP2548220B2 (ja) | 映像信号処理装置 | |
| JPH0677830A (ja) | 比較器およびそれを用いたａ／ｄ変換器 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPH0786848A (ja) | 信号出力回路 | |
| JPH07254857A (ja) | Ａ／ｄコンバータ | |
| KR960008369Y1 (ko) | 디지탈/아날로그 변환기 | |
| JPH06343044A (ja) | 基準電圧発生回路 | |
| KR100240882B1 (ko) | 가입자 회로의 라인 드라이버 | |
| JPH05110437A (ja) | 直並列形ａ／ｄ変換回路 | |
| JPH07131489A (ja) | 光信号受信回路 | |
| JPH0575897A (ja) | ガンマ補正回路 |