JPS6180193A - アドレス指定方法 - Google Patents
アドレス指定方法Info
- Publication number
- JPS6180193A JPS6180193A JP59202213A JP20221384A JPS6180193A JP S6180193 A JPS6180193 A JP S6180193A JP 59202213 A JP59202213 A JP 59202213A JP 20221384 A JP20221384 A JP 20221384A JP S6180193 A JPS6180193 A JP S6180193A
- Authority
- JP
- Japan
- Prior art keywords
- refresh memory
- address
- memory plane
- bits
- refresh
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数のディスプレイ用リフレッシュメモリプ
レーンを持ち、これ等の各々に書き込む情報量が夫々の
記憶容量の１／２以下であり、表示タイミングに合わせ
て各リフレッシュメモリプレーンに記憶した内容を合成
して表示装置に出力するディスプレイコントローラの、
全リフレッシュメモリプレーンのアドレス指定方式の改
良に関する。
レーンを持ち、これ等の各々に書き込む情報量が夫々の
記憶容量の１／２以下であり、表示タイミングに合わせ
て各リフレッシュメモリプレーンに記憶した内容を合成
して表示装置に出力するディスプレイコントローラの、
全リフレッシュメモリプレーンのアドレス指定方式の改
良に関する。
上記ディスプレイコントローラの１例の要部の概要を以
下に説明する。
下に説明する。
第３図は１例のディスプレイコン１−ローラの要部の構
成を示すブロック図である。
成を示すブロック図である。
図中１〜８はリフレッシュメモリプレーン、９〜１６は
並直列変換器、１７は合成回路、１８はトライバを示す
。
並直列変換器、１７は合成回路、１８はトライバを示す
。
第３図において、ブロセソザよりデータバスを介して送
られてきた、パターン面の形、前景色（以下ＦＧと称す
）、背景色（以下ＢＧと称す）。
られてきた、パターン面の形、前景色（以下ＦＧと称す
）、背景色（以下ＢＧと称す）。
アトリビュート情報及びコード面の形、ＦＣ，ＢＧ、ア
トリビュート情報は、リフレソシュメ゛モリプレーン１
〜８に夫々書き込まれ、夫々並直列変換器９〜１６にて
直列データに変換され、合成回路１７にて合成され、パ
ターン情報及びキャラクタゼネレータより漢字等を取り
出すコード情報として、ドライバ１８を介して、表示装
置に送られる。
トリビュート情報は、リフレソシュメ゛モリプレーン１
〜８に夫々書き込まれ、夫々並直列変換器９〜１６にて
直列データに変換され、合成回路１７にて合成され、パ
ターン情報及びキャラクタゼネレータより漢字等を取り
出すコード情報として、ドライバ１８を介して、表示装
置に送られる。
このリフレッシュメモリプレーンとして使用されるＲＡ
Ｍは、通常４にビット、１６にビット。
Ｍは、通常４にビット、１６にビット。
６４にビット、２５６にビット・ ・・の如く、記ｔａ
容量が４倍飛びのものである。
容量が４倍飛びのものである。
この為、例えばりフレッシュメモリプレーン１〜８に記
ｊＱする内容が、４により多く８．にバイト迄の場合は
、６４にビット（１６Ｋｘ４ビツト）のＲＡＭを２素子
用いる方法が最適であるが、ｌ／２の８にバイト以上が
未使用領域となる。
ｊＱする内容が、４により多く８．にバイト迄の場合は
、６４にビット（１６Ｋｘ４ビツト）のＲＡＭを２素子
用いる方法が最適であるが、ｌ／２の８にバイト以上が
未使用領域となる。
このように、ｌ／２以上が未使用領域のＲＡＭをリフレ
ッシュメモリプレーンとして使用する場合は、各リフレ
ッシュメモリプレーンの未使用領域は、連続したアドレ
スにて指定出来、あたかも余分の６４にビットＲＡ Ｍ
がある如く使用出来ることが望ましい。
ッシュメモリプレーンとして使用する場合は、各リフレ
ッシュメモリプレーンの未使用領域は、連続したアドレ
スにて指定出来、あたかも余分の６４にビットＲＡ Ｍ
がある如く使用出来ることが望ましい。
以下、”第３図のディスプレイコントローラで、各リフ
レッシュメモリプレーン１〜８には６４にビット（１６
Ｋｘ４ビツト）のＲＡＭを２素子用い、各リフレッシュ
メモリプレーン１〜８に書き込む内容が８にバイトで、
未使用領域が各リフレッシュメモリプレーン共夫々８に
バイトある場合の、リフレッシュメモリプレーンの従来
例のアドレス指定方式を説明する。
レッシュメモリプレーン１〜８には６４にビット（１６
Ｋｘ４ビツト）のＲＡＭを２素子用い、各リフレッシュ
メモリプレーン１〜８に書き込む内容が８にバイトで、
未使用領域が各リフレッシュメモリプレーン共夫々８に
バイトある場合の、リフレッシュメモリプレーンの従来
例のアドレス指定方式を説明する。
第４図は従来例のアドレス指定方式を示す図で（Ａ）は
アドレス指定回路のブロック図、（Ｂ）はアドレスビッ
ト構成図、第５図は第４図のアドレス指定方式で指定さ
れた場合のアドレスマツプ図である。
アドレス指定回路のブロック図、（Ｂ）はアドレスビッ
ト構成図、第５図は第４図のアドレス指定方式で指定さ
れた場合のアドレスマツプ図である。
図中１９はセレクタ、２０はアドレスカウンタを示し、
全図を通じ同一符号は同−膜化のものを示す。
全図を通じ同一符号は同−膜化のものを示す。
第４図（Ａ）では、アドレスカウンタ２０か出力する１
７ビノトの内、リフレノツユメモリプレーンは８個であ
るので、第４図（Ｂ）に示す如く上１ｉ３ビットをリフ
レッシュメモリプレーンン１〜８をｌ＋Ｉ！￥番に選択
する選択用としてセレクタ■９に与え、残り１４ビツト
を各リフレッシュメモリプレーンの１６ Ｋバイトのア
ドレス指定用として使用し、各リフレッシュメモリプレ
ーン１〜８に与える。
７ビノトの内、リフレノツユメモリプレーンは８個であ
るので、第４図（Ｂ）に示す如く上１ｉ３ビットをリフ
レッシュメモリプレーンン１〜８をｌ＋Ｉ！￥番に選択
する選択用としてセレクタ■９に与え、残り１４ビツト
を各リフレッシュメモリプレーンの１６ Ｋバイトのア
ドレス指定用として使用し、各リフレッシュメモリプレ
ーン１〜８に与える。
このようにすれば、メモリ選択信号がプコセソサより送
られてくると、セレクタ１９は所要のりフレッシュメモ
リプレーンを順番に選択し、又アドレスカウンタ２０よ
りのアドレスにて、リフレッシュメモリプレーン１〜８
には夫々パターン面の形、ＦＧ、１３Ｇ、アトリビュー
ト情報及びコート面の形、ＦＧ、ＢＧ、アトリビュート
情（Ｕを書き込も。
られてくると、セレクタ１９は所要のりフレッシュメモ
リプレーンを順番に選択し、又アドレスカウンタ２０よ
りのアドレスにて、リフレッシュメモリプレーン１〜８
には夫々パターン面の形、ＦＧ、１３Ｇ、アトリビュー
ト情報及びコート面の形、ＦＧ、ＢＧ、アトリビュート
情（Ｕを書き込も。
しかしながら、この場合、夫々のりフレッシュメモリプ
レーン１〜８のアドレス指定は１６にバイトであり、書
き込まれる内容は８にハイドであるの一ζ、使用領域未
使用領域のアドレスマツプを示すと第５図に示す如く、
各リフレッシュメモリプレーン毎に斜線で示す如く未（
土用ａ 判４が敗在し、この未使用領域を他の用途に使
用しよう士した場合非常に使用しずらい問題点かある。
レーン１〜８のアドレス指定は１６にバイトであり、書
き込まれる内容は８にハイドであるの一ζ、使用領域未
使用領域のアドレスマツプを示すと第５図に示す如く、
各リフレッシュメモリプレーン毎に斜線で示す如く未（
土用ａ 判４が敗在し、この未使用領域を他の用途に使
用しよう士した場合非常に使用しずらい問題点かある。
上記間ａ 点は、リフレッシュメモリプレーンのアドレ
スを指定する場合、最上位ヒツトて全リフレッシュメモ
リプレーンを１吏用９ｎ域未使用領域に分割し、次以下
のビットで各リフレッシュメモリプレーンを選択し、又
この選択ヒノｌ〜以下のヒツトで各リフレッシュメモリ
ブし・−ン内の使用領域又は未使用領域のアドレスを指
定するようにした本発明のアドレス指定方式により５’
＋７決さ、ｉＪ、ろ。
スを指定する場合、最上位ヒツトて全リフレッシュメモ
リプレーンを１吏用９ｎ域未使用領域に分割し、次以下
のビットで各リフレッシュメモリプレーンを選択し、又
この選択ヒノｌ〜以下のヒツトで各リフレッシュメモリ
ブし・−ン内の使用領域又は未使用領域のアドレスを指
定するようにした本発明のアドレス指定方式により５’
＋７決さ、ｉＪ、ろ。
〔作用〕
本発明によれば、最上位ビットて全リフレノツユメモリ
プレーンを使用領域未使用Ｒｆｊ域に分；’ｆ’ｌし、
次以下のビットで各リフレッシュメモリプレーンをＩＩ
Ｉ！″ｉ番に選択し、又この選択ビット以下のビットで
各リフレッシュメモリプレーン内の使用領域又は未使用
領域のアドレスを指定するようにしでいるのて、アドレ
スマツプ上では使用領域未使用領域は１／２に分割され
、未使用領域のアドレスは連続したものとなるので、こ
れを他の用途に使用する場合非常に使用し易くなる。
プレーンを使用領域未使用Ｒｆｊ域に分；’ｆ’ｌし、
次以下のビットで各リフレッシュメモリプレーンをＩＩ
Ｉ！″ｉ番に選択し、又この選択ビット以下のビットで
各リフレッシュメモリプレーン内の使用領域又は未使用
領域のアドレスを指定するようにしでいるのて、アドレ
スマツプ上では使用領域未使用領域は１／２に分割され
、未使用領域のアドレスは連続したものとなるので、こ
れを他の用途に使用する場合非常に使用し易くなる。
以下、従来例の場合と同じ（、第３図のディスプレイコ
ントローラで、各リフレッシュメモリプレーン１〜８に
は６４にビット（１６ＫＸ４ビ。
ントローラで、各リフレッシュメモリプレーン１〜８に
は６４にビット（１６ＫＸ４ビ。
ト）のＲＡＭを２素子用い、各リフレッシュメモリプレ
ーン１〜８に書き込む内容が８にバイトで、未使用領域
が各リフレッシュメモリブレーン共夫々８にハイドある
場合の、リフレッシュメモリプレーンの本発明の実施例
のアドレス指定方式に就いて説明する。
ーン１〜８に書き込む内容が８にバイトで、未使用領域
が各リフレッシュメモリブレーン共夫々８にハイドある
場合の、リフレッシュメモリプレーンの本発明の実施例
のアドレス指定方式に就いて説明する。
第１図は本発明の実施例のアドレス指定方式を示す図で
（Ａ）はアドレス指定回路のプロ、り図、（Ｂ）はアド
レスビット構成図、第２図は第１図の指定回路で指定さ
れたアドレスマツプ図である。
（Ａ）はアドレス指定回路のプロ、り図、（Ｂ）はアド
レスビット構成図、第２図は第１図の指定回路で指定さ
れたアドレスマツプ図である。
ＩＩａ中１９’ はセレクタ、２０′ は７ドレス
カウンタを示す。
カウンタを示す。
第１図で第４図と異なる点は、第１図（Ａ）に示すアド
レスカウンタ２０”より出力する、１７ビツトの第１図
（Ｂ）に示すアドレス構成図の内、最上位ビレトの０，
１を使用領域未使用領域を分割するビットとして使用し
、次の３ビツトをリフレッシュメモリプレーン１〜８を
順番に選択する選択用としてセレクタ１９゛ に与え、
以下の１３ビツトをリフレッシュメモリプレーン１〜８
各々の記ｊｌ容量の１／２の８にハイドのアドレス指定
用としてリフレッシュメモリプレーン１〜８に与えるよ
うにした点である。
レスカウンタ２０”より出力する、１７ビツトの第１図
（Ｂ）に示すアドレス構成図の内、最上位ビレトの０，
１を使用領域未使用領域を分割するビットとして使用し
、次の３ビツトをリフレッシュメモリプレーン１〜８を
順番に選択する選択用としてセレクタ１９゛ に与え、
以下の１３ビツトをリフレッシュメモリプレーン１〜８
各々の記ｊｌ容量の１／２の８にハイドのアドレス指定
用としてリフレッシュメモリプレーン１〜８に与えるよ
うにした点である。
このようにすれば、メモリ選択信号がプロセツサより送
られてくると、アドレスカウンタ２０゛ の最上位ビッ
トにて使用頭載が指定され、セレクタ１９” は所要の
りフレッシュメモリプレーンを＋＋＋１番に選択し、又
アドレスカウンタ２０゛ よりの１３ピントのアドレス
にて、リフレッシュメモリプレーン１〜８の８にハイド
の領域に、夫々パターン面の形、ＦＣ，ＢＧ、 アト
リビュート情報及びコード面の形、ＦＧ、ＢＧ、アトリ
ビュート情報が吉き込まれるので、第２図のアドレスマ
ツプに示す如く連続したアドレス位置に書き込まれるよ
うになり、未使用領域のアドレスは第２図の斜線で示す
如く又連続したものとなり、他の目的に使用する場合非
常に使用し易くなる。
られてくると、アドレスカウンタ２０゛ の最上位ビッ
トにて使用頭載が指定され、セレクタ１９” は所要の
りフレッシュメモリプレーンを＋＋＋１番に選択し、又
アドレスカウンタ２０゛ よりの１３ピントのアドレス
にて、リフレッシュメモリプレーン１〜８の８にハイド
の領域に、夫々パターン面の形、ＦＣ，ＢＧ、 アト
リビュート情報及びコード面の形、ＦＧ、ＢＧ、アトリ
ビュート情報が吉き込まれるので、第２図のアドレスマ
ツプに示す如く連続したアドレス位置に書き込まれるよ
うになり、未使用領域のアドレスは第２図の斜線で示す
如く又連続したものとなり、他の目的に使用する場合非
常に使用し易くなる。
（発明の効果〕
以上詳細に説明せる如く本発明によれば、未使用領域の
アドレスは連続したものとなり、この未使用領域を他の
目的に使用する場合非常に使用し易くなる効果がある。
アドレスは連続したものとなり、この未使用領域を他の
目的に使用する場合非常に使用し易くなる効果がある。
第１図は本発明の実施例のアドレス指定方式を示す図で
（Δ）はアドレス指定回路のブロック図、（Ｂ）はアド
レスビット構成図、 第２図は第１図の指定回路で指定されたアトレスフッ１
図、 第３図は１例のディスプレイコントローラの１の構成を
示すブロック図、 第４図は従来例のアドレス指定方式を示す図で、（Δ）
はア［レス指定回路のブロック図、（Ｂ）はアドレスビ
ット構成図、 第５図は第４図のアドレス指定方式で指定された場合の
アドレスマツプ図である。 図において、 １〜８はりフレッシュメモリプレーン、９〜１６は並直
列変換器、 １７は合成回路、 【８はドライバ、 １９．１９° はセレクタ、 ２０．２０’ はアドレスカウンタを示す。 序５′″ 口
（Δ）はアドレス指定回路のブロック図、（Ｂ）はアド
レスビット構成図、 第２図は第１図の指定回路で指定されたアトレスフッ１
図、 第３図は１例のディスプレイコントローラの１の構成を
示すブロック図、 第４図は従来例のアドレス指定方式を示す図で、（Δ）
はア［レス指定回路のブロック図、（Ｂ）はアドレスビ
ット構成図、 第５図は第４図のアドレス指定方式で指定された場合の
アドレスマツプ図である。 図において、 １〜８はりフレッシュメモリプレーン、９〜１６は並直
列変換器、 １７は合成回路、 【８はドライバ、 １９．１９° はセレクタ、 ２０．２０’ はアドレスカウンタを示す。 序５′″ 口
Claims (1)
- 複数のディスプレイ用リフレッシュメモリプレーンを持
ち、これ等の各々に書き込む情報量が夫々の記憶容量の
１／２以下であり、表示タイミングに合わせて各リフレ
ッシュメモリプレーンに記憶した内容を合成して表示装
置に出力するディスプレイコントローラにおいて、リフ
レッシュメモリプレーンのアドレスを指定する場合、最
上位ビットで全リフレッシュメモリプレーンを使用領域
未使用領域に分割し、次以下のビットで各リフレッシュ
メモリプレーンを選択し、又この選択ビット以下のビッ
トで、各リフレッシュメモリプレーン内の使用領域又は
未使用領域のアドレスを指定するようにしたことを特徴
とするアドレス指定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59202213A JPS6180193A (ja) | 1984-09-27 | 1984-09-27 | アドレス指定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59202213A JPS6180193A (ja) | 1984-09-27 | 1984-09-27 | アドレス指定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6180193A true JPS6180193A (ja) | 1986-04-23 |
| JPH0333276B2 JPH0333276B2 (ja) | 1991-05-16 |
Family
ID=16453830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59202213A Granted JPS6180193A (ja) | 1984-09-27 | 1984-09-27 | アドレス指定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6180193A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS533023A (en) * | 1976-06-29 | 1978-01-12 | Toyo Communication Equip | Display unit |
-
1984
- 1984-09-27 JP JP59202213A patent/JPS6180193A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS533023A (en) * | 1976-06-29 | 1978-01-12 | Toyo Communication Equip | Display unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0333276B2 (ja) | 1991-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4340932A (en) | Dual mapping memory expansion unit | |
| KR920001281B1 (ko) | 정보처리장치 | |
| JPS6180193A (ja) | アドレス指定方法 | |
| JPS592079A (ja) | 画像記憶装置 | |
| JPS6334795A (ja) | 半導体記憶装置 | |
| JPS6095655A (ja) | メモリ細分化構成方法 | |
| JPS63255750A (ja) | メモリ・システム | |
| JPS63255749A (ja) | メモリ・システム | |
| KR900002496Y1 (ko) | 메모리 영역 확장 회로 | |
| JP2666419B2 (ja) | 情報処理装置 | |
| JPH0520173A (ja) | キヤツシユメモリ回路 | |
| JPH0244445A (ja) | データ処理装置 | |
| JPS607678A (ja) | メモリ構成方式 | |
| JP2954988B2 (ja) | 情報処理装置 | |
| JP3149039B2 (ja) | パターン読出制御装置 | |
| JPS6118992A (ja) | 表示制御装置 | |
| JPS5690356A (en) | Information processing unit | |
| JPS61109092A (ja) | 記憶制御方式 | |
| JPH0697437B2 (ja) | バス切替方式 | |
| JPH0770229B2 (ja) | 読み出し専用メモリ装置 | |
| JPH0516451A (ja) | プリンタ | |
| JPS5621261A (en) | Processing system for memory unit read/write | |
| JPS62260242A (ja) | 連続デ−タ用大容量メモリ装置 | |
| JPS62143157A (ja) | Ｄｍａ転送方式 | |
| JPS61246850A (ja) | バツフア記憶制御方式 |