JPH0333276B2 - - Google Patents
Info
- Publication number
- JPH0333276B2 JPH0333276B2 JP59202213A JP20221384A JPH0333276B2 JP H0333276 B2 JPH0333276 B2 JP H0333276B2 JP 59202213 A JP59202213 A JP 59202213A JP 20221384 A JP20221384 A JP 20221384A JP H0333276 B2 JPH0333276 B2 JP H0333276B2
- Authority
- JP
- Japan
- Prior art keywords
- area
- address
- refresh memory
- information
- types
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 23
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数のデイスプレイ用リフレツシユ
メモリプレーンを持ち、これ等の各々に書き込む
情報量が夫々の記憶容量の1/2以下であり、表示
タイミングに合わせて各リフレツシユメモリプレ
ーンに記憶した内容を合成して表示装置に出力す
るデイスプレイコントローラの、全リフレツシユ
メモリプレーンのアドレス指定方法の改良に関す
る。
メモリプレーンを持ち、これ等の各々に書き込む
情報量が夫々の記憶容量の1/2以下であり、表示
タイミングに合わせて各リフレツシユメモリプレ
ーンに記憶した内容を合成して表示装置に出力す
るデイスプレイコントローラの、全リフレツシユ
メモリプレーンのアドレス指定方法の改良に関す
る。
上記デイスプレイコントローラの１例の要部の
概要を以下に説明する。
概要を以下に説明する。
第３図は１例のデイスプレイコントローラの要
部の構成を示すブロツク図である。
部の構成を示すブロツク図である。
図中１〜８はリフレツシユメモリプレーン、９
〜１６は並直列変換器、１７は合成回路、１８は
ドライバを示す。
〜１６は並直列変換器、１７は合成回路、１８は
ドライバを示す。
第３図において、プロセツサよりデータバスを
介して送られてきた、パターン面の形、前景色
（以下FGと称す）、背景色（以下BGと称す）、ア
トリビユート情報及びコード面の形、FG、BG、
アトリビユート情報は、リフレツシユメモリプレ
ーン１〜８に夫々書き込まれ、夫々並直列変換器
９〜１６にて直列データに変換され、合成回路１
７にて合成され、パターン情報及びキヤラクタゼ
ネレータより漢字等を取り出すコード情報とし
て、ドライバ１８を介して、表示装置に送られ
る。
介して送られてきた、パターン面の形、前景色
（以下FGと称す）、背景色（以下BGと称す）、ア
トリビユート情報及びコード面の形、FG、BG、
アトリビユート情報は、リフレツシユメモリプレ
ーン１〜８に夫々書き込まれ、夫々並直列変換器
９〜１６にて直列データに変換され、合成回路１
７にて合成され、パターン情報及びキヤラクタゼ
ネレータより漢字等を取り出すコード情報とし
て、ドライバ１８を介して、表示装置に送られ
る。
このリフレツシユメモリプレーンとして使用さ
れるRAMは、通常4Kビツト、16Kビツト、64K
ビツト、256Kビツト…の如く、記憶容量が４倍
飛びのものである。
れるRAMは、通常4Kビツト、16Kビツト、64K
ビツト、256Kビツト…の如く、記憶容量が４倍
飛びのものである。
この為、例えばリフレツシユメモリプレーン１
〜８に記憶する内容が、4Kより多く8Kバイト迄
の場合は、64Kビツト（16K×４ビツト）の
RAMを２素子用いる方法が最適であるが、1/2
の8Kバイト以上が未使用領域となる。
〜８に記憶する内容が、4Kより多く8Kバイト迄
の場合は、64Kビツト（16K×４ビツト）の
RAMを２素子用いる方法が最適であるが、1/2
の8Kバイト以上が未使用領域となる。
このように、1/2以上が未使用領域のRAMを
リフレツシユメモリプレーンとして使用する場合
は、各リフレツシユメモリプレーンの未使用領域
は、連続したアドレスにて指定出来、あたかも余
分の64KビツトRAMがある如く使用出来ること
が望ましい。
リフレツシユメモリプレーンとして使用する場合
は、各リフレツシユメモリプレーンの未使用領域
は、連続したアドレスにて指定出来、あたかも余
分の64KビツトRAMがある如く使用出来ること
が望ましい。
以下、第３図のデイスプレイコントローラで、
各リフレツシユメモリプレーン１〜８には64Kビ
ツト（16K×４ビツト）のRAMを２素子用い、
１アドレスに１バイト書込み、アドレスの数が
16Kの各リフレツシユメモリプレーン１〜８に書
き込む内容が8Kバイトで、未使用領域が各リフ
レツシユメモリプレーン共夫々8Kバイトある場
合の、行アドレスが連続したリフレツシユメモリ
プレーンの従来例のアドレス指定方法を説明す
る。
各リフレツシユメモリプレーン１〜８には64Kビ
ツト（16K×４ビツト）のRAMを２素子用い、
１アドレスに１バイト書込み、アドレスの数が
16Kの各リフレツシユメモリプレーン１〜８に書
き込む内容が8Kバイトで、未使用領域が各リフ
レツシユメモリプレーン共夫々8Kバイトある場
合の、行アドレスが連続したリフレツシユメモリ
プレーンの従来例のアドレス指定方法を説明す
る。
第４図は従来例のアドレス指定方法を示す図
で、Ａはアドレス指定回路のブロツク図、Ｂはア
ドレスビツト構成図、第５図は第４図のアドレス
指定方法で指定された場合のアドレスマツプ図で
ある。
で、Ａはアドレス指定回路のブロツク図、Ｂはア
ドレスビツト構成図、第５図は第４図のアドレス
指定方法で指定された場合のアドレスマツプ図で
ある。
図中１９はセレクタ、２０はアドレスカウンタ
を示し、全図を通じ同一符号は同一機能のものを
示す。
を示し、全図を通じ同一符号は同一機能のものを
示す。
第４図Ａでは、アドレスカウンタ２０が出力す
る17ビツトの内、リフレツシユメモリプレーンは
８個であるので、第４図Ｂに示す如く上位３ビツ
トをリフレツシユメモリプレーン１〜８を順番に
選択する選択用としてセレクタ１９に与え、残り
14ビツトを各リフレツシユメモリプレーンの16K
バイトのアドレス指定用として使用し、各リフレ
ツシユメモリプレーン１〜８に与える。
る17ビツトの内、リフレツシユメモリプレーンは
８個であるので、第４図Ｂに示す如く上位３ビツ
トをリフレツシユメモリプレーン１〜８を順番に
選択する選択用としてセレクタ１９に与え、残り
14ビツトを各リフレツシユメモリプレーンの16K
バイトのアドレス指定用として使用し、各リフレ
ツシユメモリプレーン１〜８に与える。
このようにすれば、メモリ選択信号がプロセツ
サより送られてくると、セレクタ１９は所要のリ
フレツシユメモリプレーンを順番に選択し、又ア
ドレスカウンタ２０よりのアドレスにて、リフレ
ツシユメモリプレーン１〜８には夫々パターン面
の形、FG、BG、アトリビユート情報及びコード
面の形、FG、BG、アトリビユート情報を書き込
む。
サより送られてくると、セレクタ１９は所要のリ
フレツシユメモリプレーンを順番に選択し、又ア
ドレスカウンタ２０よりのアドレスにて、リフレ
ツシユメモリプレーン１〜８には夫々パターン面
の形、FG、BG、アトリビユート情報及びコード
面の形、FG、BG、アトリビユート情報を書き込
む。
しかしながら、この場合、夫々のリフレツシユ
メモリプレーン１〜８のアドレス指定は16Kバイ
トであり、書き込まれる内容は8Kバイトである
ので、使用領域未使用領域のアドレスマツプを示
すと第５図に示す如く、各リフレツシユメモリプ
レーン毎に斜線で示す如く未使用領域が散在し、
この未使用領域を他の用途に使用しようとした場
合非常に使用しずらい問題点がある。
メモリプレーン１〜８のアドレス指定は16Kバイ
トであり、書き込まれる内容は8Kバイトである
ので、使用領域未使用領域のアドレスマツプを示
すと第５図に示す如く、各リフレツシユメモリプ
レーン毎に斜線で示す如く未使用領域が散在し、
この未使用領域を他の用途に使用しようとした場
合非常に使用しずらい問題点がある。
上記問題点は、行アドレスが連続するｍ個のリ
フレツシユメモリプレーンの各々に夫々書き込む
ｍ種類の情報量が、夫々の記憶容量の1/2以下で
ある場合、該ｍ個のリフレツシユメモリプレーン
に、アドレスカウンタのアドレス指定にて、夫々
ｍ種類の情報を書き込むに際し、 該ｍ個のリフレツシユメモリプレーン分の全領
域の行アドレスを、該アドレスカウンタの最上位
ビツトの２値の値で２分割して該ｍ種類の情報を
書き込む使用領域と未使用領域を指定し、 次以下のビツトで夫々２分割された使用領域、
未使用領域をｍ分割して該ｍ種類の情報夫々の書
込み領域を指定し、 更にそれ以下のビツトで、該ｍ分割された使用
領域、未使用領域への該ｍ種類の情報の書込みア
ドレスとするように構成する。
フレツシユメモリプレーンの各々に夫々書き込む
ｍ種類の情報量が、夫々の記憶容量の1/2以下で
ある場合、該ｍ個のリフレツシユメモリプレーン
に、アドレスカウンタのアドレス指定にて、夫々
ｍ種類の情報を書き込むに際し、 該ｍ個のリフレツシユメモリプレーン分の全領
域の行アドレスを、該アドレスカウンタの最上位
ビツトの２値の値で２分割して該ｍ種類の情報を
書き込む使用領域と未使用領域を指定し、 次以下のビツトで夫々２分割された使用領域、
未使用領域をｍ分割して該ｍ種類の情報夫々の書
込み領域を指定し、 更にそれ以下のビツトで、該ｍ分割された使用
領域、未使用領域への該ｍ種類の情報の書込みア
ドレスとするように構成する。
本発明によれば、ｍ個のリフレツシユメモリプ
レーン分の全領域の行アドレスを、アドレスカウ
ンタの最上位ビツトの２値の値で２分割してｍ種
類の情報を書き込む使用領域と未使用領域を指定
し、 次以下のビツトで夫々２分割された使用領域、
未使用領域をｍ分割して該ｍ種類の情報夫々の書
込み領域を指定し、 更にそれ以下のビツトで、該ｍ分割された使用
領域、未使用領域への該ｍ種類の情報を書込みア
ドレスとするようにしているので、アドレスマツ
プ上では使用領域未使用領域は1/2に分割され、
未使用領域のアドレスは連続したものとなるの
で、これを他の用途に使用する場合非常に使用し
易くなる。
レーン分の全領域の行アドレスを、アドレスカウ
ンタの最上位ビツトの２値の値で２分割してｍ種
類の情報を書き込む使用領域と未使用領域を指定
し、 次以下のビツトで夫々２分割された使用領域、
未使用領域をｍ分割して該ｍ種類の情報夫々の書
込み領域を指定し、 更にそれ以下のビツトで、該ｍ分割された使用
領域、未使用領域への該ｍ種類の情報を書込みア
ドレスとするようにしているので、アドレスマツ
プ上では使用領域未使用領域は1/2に分割され、
未使用領域のアドレスは連続したものとなるの
で、これを他の用途に使用する場合非常に使用し
易くなる。
以下、従来例の場合と同じく、第３図のデイス
プレイコントローラで、各リフレツシユメモリプ
レーン１〜８には64Kビツト（16K×４ビツト）
のRAMを２素子用い、各リフレツシユメモリプ
レーン１〜８に書き込む内容が8Kバイトで、未
使用領域が各リフレツシユメモリプレーン共夫々
8Kバイトある場合の、リフレツシユメモリプレ
ーンの本発明の実施例のアドレス指定方式に就い
て説明する。
プレイコントローラで、各リフレツシユメモリプ
レーン１〜８には64Kビツト（16K×４ビツト）
のRAMを２素子用い、各リフレツシユメモリプ
レーン１〜８に書き込む内容が8Kバイトで、未
使用領域が各リフレツシユメモリプレーン共夫々
8Kバイトある場合の、リフレツシユメモリプレ
ーンの本発明の実施例のアドレス指定方式に就い
て説明する。
第１図は本発明の実施例のアドレス指定方法を
示す図でＡはアドレス指定回路のブロツク図、Ｂ
はアドレスビツト構成図、第２図は第１図の指定
回路で指定されたアドレスマツプ図である。
示す図でＡはアドレス指定回路のブロツク図、Ｂ
はアドレスビツト構成図、第２図は第１図の指定
回路で指定されたアドレスマツプ図である。
図中１９′はセレクタ、２０′はアドレスカウン
タを示す。
タを示す。
第１図で第４図と異なる点は、第１図Ａに示す
アドレスカウンタ２０′より出力する。17ビツト
の第１図Ｂに示すアドレス構成図の内、最上位ビ
ツトの０、１を行アドレスが連続している８個の
リフレツシユメモリプレーン分の領域を使用領
域、未使用領域に分割するビツトとして使用し、
次の３ビツトを使用領域、未使用領域を夫々８分
割して８種類の情報を順番に書き込む領域選択用
としてセレクタ１９′に与え、以下の13ビツトを
８分割された使用領域、未使用領域の8Kバイト
のアドレス指定用としてリフレツシユメモリプレ
ーン１〜８に与えるようにした点である。
アドレスカウンタ２０′より出力する。17ビツト
の第１図Ｂに示すアドレス構成図の内、最上位ビ
ツトの０、１を行アドレスが連続している８個の
リフレツシユメモリプレーン分の領域を使用領
域、未使用領域に分割するビツトとして使用し、
次の３ビツトを使用領域、未使用領域を夫々８分
割して８種類の情報を順番に書き込む領域選択用
としてセレクタ１９′に与え、以下の13ビツトを
８分割された使用領域、未使用領域の8Kバイト
のアドレス指定用としてリフレツシユメモリプレ
ーン１〜８に与えるようにした点である。
このようにすれば、メモリ選択信号がプロセツ
サより送られてくると、アドレスカウンタ２０′
の最上位ビツトにて使用領域が指定され、セレク
タ１９′は８種類の情報を順番に書込む領域を順
番に選択し、又アドレスカウンタ２０′よりの13
ビツトのアドレスにて、８分割された使用領域の
8Kバイトの領域に、夫々パターン面の形、FG、
BG、アトリビユート情報及びコード面の形、
FG、BG、アトリビユート情報が書き込まれるの
で、第２図のアドレスマツプに示す如く連続した
アドレス位置に書き込まれるようになり、未使用
領域のアドレスは第２図の斜線で示す如く又連続
したものとなり、他の目的に使用する場合非常に
使用し易くなる。
サより送られてくると、アドレスカウンタ２０′
の最上位ビツトにて使用領域が指定され、セレク
タ１９′は８種類の情報を順番に書込む領域を順
番に選択し、又アドレスカウンタ２０′よりの13
ビツトのアドレスにて、８分割された使用領域の
8Kバイトの領域に、夫々パターン面の形、FG、
BG、アトリビユート情報及びコード面の形、
FG、BG、アトリビユート情報が書き込まれるの
で、第２図のアドレスマツプに示す如く連続した
アドレス位置に書き込まれるようになり、未使用
領域のアドレスは第２図の斜線で示す如く又連続
したものとなり、他の目的に使用する場合非常に
使用し易くなる。
以上詳細に説明せる如く本発明によれば、未使
用領域のアドレスは連続したものとなり、この未
使用領域を他の目的に使用する場合非常に使用し
易くなる効果がある。
用領域のアドレスは連続したものとなり、この未
使用領域を他の目的に使用する場合非常に使用し
易くなる効果がある。
第１図は本発明の実施例のアドレス指定方法を
示す図でＡはアドレス指定回路のブロツク図、Ｂ
はアドレスビツト構成図、第２図は第１図の指定
回路で指定されたアドレスマツプ図、第３図は１
例のデイスプレイコントローラの要部の構成を示
すブロツク図、第４図は従来例のアドレス指定方
法を示す図で、Ａはアドレス指定回路のブロツク
図、Ｂはアドレスビツト構成図、第５図は第４図
のアドレス指定方式で指定された場合のアドレス
マツプ図である。 図において、１〜８はリフレツシユメモリプレ
ーン、９〜１６は並直列変換器、１７は合成回
路、１８はドライバ、１９，１９′はセレクタ、
２０，２０′はアドレスカウンタを示す。
示す図でＡはアドレス指定回路のブロツク図、Ｂ
はアドレスビツト構成図、第２図は第１図の指定
回路で指定されたアドレスマツプ図、第３図は１
例のデイスプレイコントローラの要部の構成を示
すブロツク図、第４図は従来例のアドレス指定方
法を示す図で、Ａはアドレス指定回路のブロツク
図、Ｂはアドレスビツト構成図、第５図は第４図
のアドレス指定方式で指定された場合のアドレス
マツプ図である。 図において、１〜８はリフレツシユメモリプレ
ーン、９〜１６は並直列変換器、１７は合成回
路、１８はドライバ、１９，１９′はセレクタ、
２０，２０′はアドレスカウンタを示す。
Claims (1)
- 【特許請求の範囲】 １ 行アドレスが連続するｍ個のリフレツシユメ
モリプレーンの各々に夫々書き込むｍ種類の情報
量が、夫々の記憶容量の1/2以下である場合、該
ｍ個のリフレツシユメモリプレーンに、アドレス
カウンタのアドレス指定にて、夫々ｍ種類の情報
を書き込むに際し、 該ｍ個のリフレツシユメモリプレーン分の全領
域の行アドレスを、該アドレスカウンタの最上位
ビツトの２値の値で２分割して該ｍ種類の情報を
書き込む使用領域と未使用領域を指定し、 次以下のビツトで夫々２分割された使用領域、
未使用領域をｍ分割して該ｍ種類の情報夫々の書
込み領域を指定し、 更にそれ以下のビツトで、該ｍ分割された使用
領域、未使用領域への該ｍ種類の情報の書込みア
ドレスとするようにしたことを特徴とするアドレ
ス指定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59202213A JPS6180193A (ja) | 1984-09-27 | 1984-09-27 | アドレス指定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59202213A JPS6180193A (ja) | 1984-09-27 | 1984-09-27 | アドレス指定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6180193A JPS6180193A (ja) | 1986-04-23 |
| JPH0333276B2 true JPH0333276B2 (ja) | 1991-05-16 |
Family
ID=16453830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59202213A Granted JPS6180193A (ja) | 1984-09-27 | 1984-09-27 | アドレス指定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6180193A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS533023A (en) * | 1976-06-29 | 1978-01-12 | Toyo Communication Equip | Display unit |
-
1984
- 1984-09-27 JP JP59202213A patent/JPS6180193A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS533023A (en) * | 1976-06-29 | 1978-01-12 | Toyo Communication Equip | Display unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6180193A (ja) | 1986-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4340932A (en) | Dual mapping memory expansion unit | |
| US4075620A (en) | Video display system | |
| GB2182468A (en) | Memory organization apparatus and method | |
| US5293593A (en) | Method and apparatus for the mapping of physically non-contiguous memory fragments to be linearly addressable | |
| US6035381A (en) | Memory device including main memory storage and distinct key storage accessed using only a row address | |
| JPS5952286A (ja) | ビデオｒａｍ書込み制御方式 | |
| CA1227585A (en) | Raster scan digital display system with digital comparator means | |
| JPS62237542A (ja) | メモリ | |
| US4099256A (en) | Method and apparatus for establishing, reading, and rapidly clearing a translation table memory | |
| JPH0333276B2 (ja) | ||
| JPS6334795A (ja) | 半導体記憶装置 | |
| US5841446A (en) | Method and apparatus for address mapping of a video memory using tiling | |
| JPS6095655A (ja) | メモリ細分化構成方法 | |
| JP2708841B2 (ja) | ビットマップメモリの書き込み方法 | |
| JPS6352179A (ja) | デイスプレイ用ｒａｍの配置方法 | |
| JPH0581940B2 (ja) | ||
| JPH0244445A (ja) | データ処理装置 | |
| JPS6325435B2 (ja) | ||
| JPH0578840B2 (ja) | ||
| JPS61196496A (ja) | 記憶装置 | |
| JPH043874B2 (ja) | ||
| JPS59219780A (ja) | グラフイツクメモリ・アクセス回路 | |
| JPH0770229B2 (ja) | 読み出し専用メモリ装置 | |
| JPS58116581A (ja) | 表示装置 | |
| WO1992013314A1 (en) | Image controller |