JPS62143157A - Ｄｍａ転送方式 - Google Patents
Ｄｍａ転送方式Info
- Publication number
- JPS62143157A JPS62143157A JP28371385A JP28371385A JPS62143157A JP S62143157 A JPS62143157 A JP S62143157A JP 28371385 A JP28371385 A JP 28371385A JP 28371385 A JP28371385 A JP 28371385A JP S62143157 A JPS62143157 A JP S62143157A
- Authority
- JP
- Japan
- Prior art keywords
- memory bank
- memory
- data
- dma transfer
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
Ｄ Ｍ Ａ転送に於いて転送に要する時間を短縮する為
に、又は単位時間内により多くのデータを転送する為に
、ＤＭＡ転送の時に限りデータ長を大きくとり一度にア
クセスするバイト数を増やして転送する。
に、又は単位時間内により多くのデータを転送する為に
、ＤＭＡ転送の時に限りデータ長を大きくとり一度にア
クセスするバイト数を増やして転送する。
本発明はＤＭＡコントローラに係り、特にメモリ・バン
クの切換えにより、データ長をＤＭＡ転送時にＮ倍のワ
ード数として高速転送を行うＤＭＡ転送方式に関するも
のである。
クの切換えにより、データ長をＤＭＡ転送時にＮ倍のワ
ード数として高速転送を行うＤＭＡ転送方式に関するも
のである。
ＤＭＡ転送は周知の通り連続したアドレスへのデータを
転送する場合に、プロセッサの代わりにＤＭＡコントロ
ーラ（以下ＤＭＡＣと云う）を使用して転送を行ってプ
ロセッサの負担を軽くし、高速転送を可能とする方法で
あり、単位時間に授受するデータ量の多い場合に適切な
方法である。
転送する場合に、プロセッサの代わりにＤＭＡコントロ
ーラ（以下ＤＭＡＣと云う）を使用して転送を行ってプ
ロセッサの負担を軽くし、高速転送を可能とする方法で
あり、単位時間に授受するデータ量の多い場合に適切な
方法である。
従って転送するデータ量は膨大なものが多く、此のため
バンク切換えによるメモリ容量の拡大を図る必要がある
。
バンク切換えによるメモリ容量の拡大を図る必要がある
。
通常はアドレス空間を増やすことによりメモリ容量を増
やす方法が採られている。
やす方法が採られている。
然しながらＤＭＡ転送時に於いても同一データ長で転送
を行う為、メモリのアクセス芸イクルにより高速化に限
界が生ずると云う欠点があった。
を行う為、メモリのアクセス芸イクルにより高速化に限
界が生ずると云う欠点があった。
本発明の目的は一度に読み書き出来るデータ長を大きく
することにより、メモリのアクセスサイクルを速めるこ
となしにデータ転送の高速化を図ることである。
することにより、メモリのアクセスサイクルを速めるこ
となしにデータ転送の高速化を図ることである。
ＤＭＡコントローラと複数個のメモリバンクをｍ ７Ｌ
ｔ、−Ｄ Ｍ Ａ転送システムに於いて、マイクロプ
ロセッサが前記複数個のメモリバンクにアクセスする際
に、メモリバンク切換えレジスタを制御して前記メモリ
バンク毎の指定アドレスにアクセスし、前記ＤＭＡコン
トローラの制御によりＤＭＡ転送を行う際に、指定され
たアドレスに対応する前記複数個のメモリバンクのデー
タを一斉に書込み、読出すことにより解決される。
ｔ、−Ｄ Ｍ Ａ転送システムに於いて、マイクロプ
ロセッサが前記複数個のメモリバンクにアクセスする際
に、メモリバンク切換えレジスタを制御して前記メモリ
バンク毎の指定アドレスにアクセスし、前記ＤＭＡコン
トローラの制御によりＤＭＡ転送を行う際に、指定され
たアドレスに対応する前記複数個のメモリバンクのデー
タを一斉に書込み、読出すことにより解決される。
本発明に依るとマイクロプロセッサがメモリバンクにア
クセスする時はファームウェアによりメモリバンク切換
えレジスタ、ウィンドウ切換えレジスタ等を制御してメ
モリバンク毎の指定アドレスにアクセスし、ＤＭＡ転送
の時は指定アドレスに対応した各メモリバンクのデータ
を一斉に書込み、読出すので転送速度がメモリバンク数
の倍数だけ飛躍的に改善されると云う効果が生まれる。
クセスする時はファームウェアによりメモリバンク切換
えレジスタ、ウィンドウ切換えレジスタ等を制御してメ
モリバンク毎の指定アドレスにアクセスし、ＤＭＡ転送
の時は指定アドレスに対応した各メモリバンクのデータ
を一斉に書込み、読出すので転送速度がメモリバンク数
の倍数だけ飛躍的に改善されると云う効果が生まれる。
第１図は本発明に依るＤＭＡ転送方式の一実施例を示す
図であり、第１図（ａ）はマイクロプロセッサがアクセ
スする場合、第１図（ｂｌはＤＭＡ転送の場合を夫々説
明する図である。
図であり、第１図（ａ）はマイクロプロセッサがアクセ
スする場合、第１図（ｂｌはＤＭＡ転送の場合を夫々説
明する図である。
図中、１０はマイクロプロセッサ、１１゜〜１１３は夫
々メモリバンク、１２はメモリバンク切換えレジス′り
、１３はＤＭＡＣ，１４は入出力装置、Ｐはプログラム
領域、Ｄはデータ領域である。尚以下全図を通じ同一記
号は同一対象物を表す。
々メモリバンク、１２はメモリバンク切換えレジス′り
、１３はＤＭＡＣ，１４は入出力装置、Ｐはプログラム
領域、Ｄはデータ領域である。尚以下全図を通じ同一記
号は同一対象物を表す。
今一例として６４ＫＢのメモリバンクを４組有するシス
テムに就いて説明する。
テムに就いて説明する。
便宜上人々のバンクに、０、■、２．３の通し番号を付
け、メモリバンク１１゜、１１６．１１ｚ、及び１１３
とし、何れも６４ＫＢ容量とする。
け、メモリバンク１１゜、１１６．１１ｚ、及び１１３
とし、何れも６４ＫＢ容量とする。
第１図（ａ）は８ビツトのマイクロプロセッサ１０がメ
モリバンクにアクセスする場合の説明図であり、マイク
ロプロセッサ１０がプログラムにより動作する時のメモ
リバンクの選択とアドレス空間の対応が示されている。
モリバンクにアクセスする場合の説明図であり、マイク
ロプロセッサ１０がプログラムにより動作する時のメモ
リバンクの選択とアドレス空間の対応が示されている。
メモリバンクｌｌｏのアドレスの上位（ＦＦＦＦＯ）を
プログラム領域Ｐとし、他の３組のバンクにも同様にプ
ログラム領域Ｐを設ける。即ち、メモリバンクのアドレ
スの上位（ＦＦＦＦＱ）〜（ＦＦＦｌ？３）には同じプ
ログラムが夫々格納される。尚アドレスの末尾の数字は
メモリバンクを表し、アドレスは１６進表示とする。
プログラム領域Ｐとし、他の３組のバンクにも同様にプ
ログラム領域Ｐを設ける。即ち、メモリバンクのアドレ
スの上位（ＦＦＦＦＱ）〜（ＦＦＦｌ？３）には同じプ
ログラムが夫々格納される。尚アドレスの末尾の数字は
メモリバンクを表し、アドレスは１６進表示とする。
データＤのアドレスの割りふりは番地（０００００）は
メモリバンク１１゜に、アドレス（００００１）はメモ
リバンク１１＋ に、アドレス（００００２） はメモ
リバンク１１□に、アドレス（００００３）はメモリバ
ンク１１３に夫々設け、マイクロプロセッサ１０からは
メモリバンク１１゜のみが見える様になっている。
メモリバンク１１゜に、アドレス（００００１）はメモ
リバンク１１＋ に、アドレス（００００２） はメモ
リバンク１１□に、アドレス（００００３）はメモリバ
ンク１１３に夫々設け、マイクロプロセッサ１０からは
メモリバンク１１゜のみが見える様になっている。
８ビツトのマイクロプロセッサ１０がメモリバンクにア
クセスする場合には、ファームウェアによりメモリバン
ク切換えレジスタ１２が動作して指示されたアドレスの
末尾の数字からメモリバンクを選択し、其のメモリバン
クの指定されたアドレスにアクセスする。
クセスする場合には、ファームウェアによりメモリバン
ク切換えレジスタ１２が動作して指示されたアドレスの
末尾の数字からメモリバンクを選択し、其のメモリバン
クの指定されたアドレスにアクセスする。
ＤＭＡ転送を行う時は第１図（ｂｌに示す様に、ＤＭＡ
Ｃの制御により４組のメモリバンクのデータ（８ビツト
Ｘ４＝３２ビツト）を一単位として扱って転送を行う。
Ｃの制御により４組のメモリバンクのデータ（８ビツト
Ｘ４＝３２ビツト）を一単位として扱って転送を行う。
第２図は本発明に依るＤＭＡ転送方式の別の一実施例を
示す図、第２図（ａ）はマイクロプロセッサがアクセス
する場合、第２図（ｂｌはＤＭＡ転送の場合を夫々説明
する図である。
示す図、第２図（ａ）はマイクロプロセッサがアクセス
する場合、第２図（ｂｌはＤＭＡ転送の場合を夫々説明
する図である。
図中、ＩＬ はメモリバンク、１５はウィンドウ切換え
レジスタである。
レジスタである。
本発明に於いては、メモリバンクを１個増やして５個と
する。即ち、１１゜、１１．．１１□、１１１、及び１
１４ とし、メモリバンクｌｌｏのアドレスの上位（Ｆ
ＦＦＦＯ）にプログラム領域Ｐを設け、其の他はワーク
エリアとして使用し、メモリバンク１１，１１１□、１
１３、及び１１４の全領域をデータ領域りとする。
する。即ち、１１゜、１１．．１１□、１１１、及び１
１４ とし、メモリバンクｌｌｏのアドレスの上位（Ｆ
ＦＦＦＯ）にプログラム領域Ｐを設け、其の他はワーク
エリアとして使用し、メモリバンク１１，１１１□、１
１３、及び１１４の全領域をデータ領域りとする。
マイクロプロセッサ１０がメモリバンクにアクセスする
場合には、第２図（ａ）に示す様にメモリバンク０にア
クセスすると、ファームウェアによりメモリバンク切換
えレジスタ１２が動作して指示されたアドレスの末尾の
数字からメモリバンクを選択し、同時にファームウェア
によりウィンドウ切換えレジスタ１５が動作して指定さ
れたウィンドウを選択することにより希望するメモリに
アクセスすることが出来る。
場合には、第２図（ａ）に示す様にメモリバンク０にア
クセスすると、ファームウェアによりメモリバンク切換
えレジスタ１２が動作して指示されたアドレスの末尾の
数字からメモリバンクを選択し、同時にファームウェア
によりウィンドウ切換えレジスタ１５が動作して指定さ
れたウィンドウを選択することにより希望するメモリに
アクセスすることが出来る。
ＤＭＡ転送を行う時は第１図（ｂｌの場合と同じく第２
図（ｂ）に示す様に４組のメモリバンクのデータ（８ビ
ツトＸ ４ ＝３２ビット）を一単位として扱って転送
を行う。
図（ｂ）に示す様に４組のメモリバンクのデータ（８ビ
ツトＸ ４ ＝３２ビット）を一単位として扱って転送
を行う。
本例では第１図の場合に比しプログラム領域、データ領
域共太き（取れると云う利点がある。
域共太き（取れると云う利点がある。
以上詳細に説明した様に本発明によれば、ＤＭＡ転送を
３２ビツトのデータとして行うので従来の方法に比し、
４倍の転送能力が出ると云う大きい効果がある。
３２ビツトのデータとして行うので従来の方法に比し、
４倍の転送能力が出ると云う大きい効果がある。
第１図は本発明に依るＤＭＡ転送方式の一実施例を示す
図であり、第１図（ａｌはマイクロプロセッサがアクセ
スする場合、第１図（ｂ）はＤ Ｍ Ａ転送の場合を夫
々説明する図である。 第２図は本発明に依るＤＭＡ転送方式の別の一実施例を
示す図、第２図（ａ）はマイクロプロセッサがアクセス
する場合、第２図（ｂｌはＤＭＡ転送の場合を夫々説明
する図である。 図中、１０はマイクロプロセッサ、１１゜〜ｌｌａは夫
々メモリパンク、１２はメモリバンク切換えレジスタ、
１３はＤＭＡＣ１１４は入出力装置、１５はウィンドウ
切換えレジスタ、Ｐはプログラム領域、Ｄはデータ令貝
域である。 マイ２０）’［７ｔ−７ア〃゛°ア２ｔ７．りｂ渇４ト
（反）ザ曖石ｔｊ）（（ゴＢ’ＤＭ列派 方式ｊ℃（う
ゼシｔｉｌＪｙ Ｉ 口
図であり、第１図（ａｌはマイクロプロセッサがアクセ
スする場合、第１図（ｂ）はＤ Ｍ Ａ転送の場合を夫
々説明する図である。 第２図は本発明に依るＤＭＡ転送方式の別の一実施例を
示す図、第２図（ａ）はマイクロプロセッサがアクセス
する場合、第２図（ｂｌはＤＭＡ転送の場合を夫々説明
する図である。 図中、１０はマイクロプロセッサ、１１゜〜ｌｌａは夫
々メモリパンク、１２はメモリバンク切換えレジスタ、
１３はＤＭＡＣ１１４は入出力装置、１５はウィンドウ
切換えレジスタ、Ｐはプログラム領域、Ｄはデータ令貝
域である。 マイ２０）’［７ｔ−７ア〃゛°ア２ｔ７．りｂ渇４ト
（反）ザ曖石ｔｊ）（（ゴＢ’ＤＭ列派 方式ｊ℃（う
ゼシｔｉｌＪｙ Ｉ 口
Claims (1)
- 【特許請求の範囲】 ＤＭＡコントローラと複数個のメモリバンクを備えたＤ
ＭＡ転送システムに於いて、 マイクロプロセッサが前記複数個のメモリバンクにアク
セスする際に、 メモリバンク切換えレジスタを制御して前記メモリバン
ク毎の指定アドレスにアクセスし、 前記ＤＭＡコントローラの制御によりＤＭＡ転送を行う
場合、 指定されたアドレスに対応する前記複数個のメモリバン
クのデータを一斉に書込み、読出すことを特徴とするＤ
ＭＡ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28371385A JPS62143157A (ja) | 1985-12-17 | 1985-12-17 | Ｄｍａ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28371385A JPS62143157A (ja) | 1985-12-17 | 1985-12-17 | Ｄｍａ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62143157A true JPS62143157A (ja) | 1987-06-26 |
Family
ID=17669118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28371385A Pending JPS62143157A (ja) | 1985-12-17 | 1985-12-17 | Ｄｍａ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62143157A (ja) |
-
1985
- 1985-12-17 JP JP28371385A patent/JPS62143157A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6027964A (ja) | メモリアクセス制御回路 | |
| US4318175A (en) | Addressing means for random access memory system | |
| JPS62143157A (ja) | Ｄｍａ転送方式 | |
| JPS5844263B2 (ja) | 記憶制御回路 | |
| JPS6364439A (ja) | 共通メモリ管理方式 | |
| JPS6089266A (ja) | デ−タ転送方式 | |
| JPH0244445A (ja) | データ処理装置 | |
| JPS6022777B2 (ja) | デ−タ転送方式 | |
| JPS61112270A (ja) | バイト変換装置 | |
| JPS6143367A (ja) | レジスタ制御方式 | |
| JPS6019534B2 (ja) | 移送制御装置 | |
| JP2845746B2 (ja) | マイクロプログラム制御装置 | |
| JPH02110758A (ja) | Ｄｍａ転送方式 | |
| JPH01140342A (ja) | 仮想計算機システム | |
| JPH04165438A (ja) | メモリアクセス方式 | |
| JPS62138940A (ja) | レジスタアクセス制御方式 | |
| JPH02116943A (ja) | 情報処理装置 | |
| JPS623360A (ja) | 情報処理装置 | |
| JPH02140891A (ja) | 特徴抽出装置 | |
| JPS6017133B2 (ja) | アドレス拡張方式 | |
| JPS6340972A (ja) | メモリ制御方式 | |
| JPH0247784B2 (ja) | Bekutorudeetaisohoshiki | |
| JPS5829046A (ja) | メモリソーティング回路 | |
| JPS59176877A (ja) | ベクトルデータ処理装置 | |
| JPS63261446A (ja) | 拡張仮想記憶制御方式 |