JPS6180073A - 集積回路の試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、集積回路のテストを容易にするための測定
用付加チップを備えた集積回路の試験装置に関するもの
である。

〔従来の技術〕

一般に、集積回路の規模が大きくなるに従って回路も複
雑となり、テストに必要なビン数か増加する。このため
に１機能論理等の設計段階から、テストヲ容易にできる
構成ケ考えておくことが必要である。

このような方法として、テスト用に付加した回路を１つ
の集積回路のチップ内に組み込むことが従来から行われ
ている。この場合、外部端子とは別に、チップ中の回路
の論理値が観測できるように、チップ内にテスト用の付
加回路およびノくラドを入れて等価的に端子数の増加を
はかる方法か行われてきた。そして、スキャンバス方式
等が実用的に行われている。

第３図は従来の集積回路をテストする場合の基本構成の
ブロック図である。第３図において、ＩＡは被試験集積
回路を含んだ被測定用チップで。

この中には付加的な回路も含まれる。２人はソグット、
３はパフォーマンスボードで、ビンの位置等の制御がで
きる基板である。４はマルチプＶクサ、５はテスタ本体
、６Ａは前記パフォーマンスボード３とソケット２人間
の配線である。

次に、第３因の動作を説明する。

テスタ本体５からりｐツク信号、テストバタ−ンの各信
号、ストローブ信号、その他必要な信号。

電圧等か与えられる。各信号はマルチプレクサ４を介し
、パフォーマンスポード３を経て、測定用端子に必要な
信号が送られて、被測定用チップ１Ａの出力信号と、予
め設定されているテスト設定の信号が比較されて良否の
判定を行う。

〔発明が解決しようとする問題点〕

前記のような従来の集積回路の試験装置では、実際に使
用する集積回路の機能の他忙テストだけに用いる回路が
付加されて、同一のチップ内に組み込まれているため、
チップ面積が増加してコスト高となるという問題点があ
った。

この発明は、かかる問題点を解消するためになされたも
ので、従来の被測定用チップ１人の中に含まれる付加的
な回路を別チップとしてつくり。

その別チップを試験装置に備えることを目的としている
。

〔問題点を解決するための手段〕

この発明に係る集積回路の試験装置は、試験用の付加回
路を被試験集積回路とは別体に構成して試験装置に取外
し自在に取付け、この付加回路をその接続端子および外
部配線を介して被試験集積回路と接続可能にしたもので
ある。

〔作用〕

この発明においては、集積回路の機能および特性を測定
する場合、被試験集積回路を測定するための付加回路を
、その接続端子および外部配線を介して前記被試験集積
回路と接続し所要の試験を行う。

〔実施例〕

第１図はこの発明の一実施例の構成を示すブロック図で
ある。

第１図において、３．４．５は第３図のものと同じもの
であり、１は被測定用チップで、測定用の付加回路を含
まない。２は前記被測定用チップ１のソケット、６は前
記パフォーマンスボード３とソケット２間の配線である
。１１は前記被測定用チップ１と測定用付加チップを接
続する信号線としての外部配線、１２は測定用付加チッ
プ、１３は前記測定用付加チップ１２のソケット、１４
は前記ソケット１３とパフォーマンスボード３とを接続
する配線である。

第１図の動作を説明する。

被測定用チップ１はソケット２に備えられ、測定用付加
チップ１２はソケット１３に具備されている。この測定
用付加チップ１２は、別の機能の被測定用のチップに変
更するまではそのまま継続使用できる。

前記のような設置状態で、テスタ本体５からのクロック
信号、テストパターン信号、ストローブ信号、その他必
要な信号、電圧等が与えられる。

これら各信号はマルチプレクサ４を介しパフォーマンス
ポード３を経て、測定用付加チップ１°２のシフトノジ
スタ、ラッチ回路等を経て、外部配線１１を介して、被
測定用チップ１の組合わせ回路に与えられ、それに対す
る出力変化が外部配線１１の出力信号線を介して、測定
用付加チップ１２を経て配線１４の出力信号からパフォ
ーマンスボード３を通してテスタ本体５で検知される。

そして、前記検知された信号は、テスタ本体５に与えら
れている設定値のパターンと比較されて良否の判定が行
われる。

第２図は第１図の実施例を説明するために、被測定用チ
ップ１と測定用付加チップ１２とを結合したブロック図
である。

第２図において、１は組合わせ回路で構成される被測定
用チップであり、１２は測定用付加チップである。２Ｇ
は入力信号線、２１は組合せ回路、２２は出力信号線、
２３は前記測定用付加チップ１２の回路を接続するため
の信号端子、２４は前記被測定用チップ１と測定用付加
チップ１２とを結ぶ外部配線、２５はシフトンジスタ、
ラッチ回路等で構成される測定用の付加回路、２６は前
記被測定用チップ１０組合せ回路２１を接続するための
内部端子、２７はテスト用入力侶号を与えるためのスキ
ャンイン端子、２８はシフトクロック端子で、２相のク
ロックか用いられろ。２９はシステムクロック端子、３
０はスキャンアウト端子で、測定用のテストパターン信
号を出力するものである。

以上、第２図の構成において、被測定用チップ１と測定
用付加チップ１２０回路を別個にして第１図で示した試
験装置に備えてあり、第１図の動作説明で述べたように
測定を行うことができる。

すなわち、テスタ本体５（第１図）からの各信号、電圧
等が、スキャンイン端子２７．シフトクロック端子２８
．システムクジツク端子２９の各端子に与えられ、測定
用付加チップ１２のシフトＶジスタ、ラッチ回路等を経
て、外部配線２４を介して被測定用チップ１０組合せ回
路２１に前記各信号か与えられて、それに対する出力変
化か外部配線２４の出力信号線２２を介して、測定用今
加チップ１２ｆｔ経てテスタ本体５で検知され、テスタ
本体５に与えられた設定値のパターンと比較されて良否
の判定がなされる。

以上のように、集積回路として必要な機能を満す回路と
、テス）Ｙ容易にするために必要な付加回路を別チップ
として、チップ製造後スクライプされるので、製品とし
て使用する集積回路は測定用の付加回路を含める必要か
なく、チップ面積を小さくすることかできる。

なお、付加回路を含むチップとしては、各端子を抜差し
できるようにテスタにセットする。

また、被測定用の組合せ回路２１と測定用の付加回路２
５ｆｆ：同一ウェハ上につくってビン全通て、チップの
テストを行って後１選別をしてから別チップとして切離
してもよい。

〔発明の効果〕

以上説明したように、この発明は、被試験集積回路を測
定するための付加回路を、被試験集積回路と別体に構成
して集積回路の試験装置に取外し自在に設げ、前記付加
回路の接続端子および外部配線を介して前記被試験集積
回路と接続可能にしたので、チップ面積を従来のよ５に
増加することなくテストが容易にでき、そして、精度よ
くテストを行うことかでき、かつ、チップコストを安（
することができるとい５利点がある。

【図面の簡単な説明】

第１図はこの発明の集積回路？テストする場合の一実施
例のブロック図、第２図は第１図の実施例を説明するた
めの被測定用チップと測定用付加チップとを結合したプ
ｐツク図、第３図は従来の集積回路をテストする場合の
基本構成のブロック図である。 図中、１は被測定用チップ、２はソケット、３はパフォ
ーマンスポード、４はマルチプＶクサ、５はテスタ本体
、６は配線、１１は外部配線、１２は測定用付加チップ
、１３はソケット、１４は配線、２０は入力信号線、２
１は組合せ回路、２２は出力信号線、２３は信号端子、
２４は外部配線、２５は測定用の付加回路、２６は内部
端子、２７はスキャンイン端子、２Ｂはシフトクロック
端子、２９はシステムクロック端子、３０はスキャンア
ウト端子である。 なお、図中の同一符号は同一または相当部分を示す。 代理人　大岩　増雄　（外２名） 第１図 第３図 第２図 Ｌ　　　　　　　　　　　　−−−−−Ｊ手続補正書（
自発） １、事件の表示　　　特願昭５９−２０５０４２号２、
発明の名称　　　集積回路の試験装置３、補正をする者 事件との関係　特許出願人 住　所　　　　東京都千代田区丸のツユ丁目２番３号名
　称　　（６０１）三菱電機株式会社代表者片山仁八部 ４、代理人 住　所　　　　東京都千代田区丸のツユ丁目２番３号５
、補正の対象 図面 ６、補正の内容 図面の第３図を別紙のように補正する。 以　　上

Claims (1)

【特許請求の範囲】
1. 集積回路の機能および特性を試験する集積回路の試験装
   置において、被試験集積回路を測定するための付加回路
   を前記被試験集積回路と別体に構成して前記試験装置に
   取外し自在に設け、前記付加回路の接続端子および外部
   配線を介して、前記被試験集積回路と接続可能にしたこ
   とを特徴とする集積回路の試験装置。