JPH10206502A - アナログ・バウンダリ・スキャン対応半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【課題】 アナログ・バウンダリ・スキャンによるプリ
ント基板テストにおいて、プリント基板特性上の高周波
特性測定が必要なアナログ部品の高周波特性を、精度良
く測定して、実装不良や特性不良が生じた場合にも、検
査プローブ無しで不良箇所及び特性を検出する。 【解決手段】 外部アナログテストバス５、６に半導体
スイッチ８、９を介して繋がる内部アナログテストバス
１８、１９に加えて、これ等のバスとは別系統の高周波
特性測定用アナログテストバス３８、３９を、外部アナ
ログテストバス５、６から直接、高周波特性測定が必要
な特定の信号端子３１まで最短配線長で引き出し、前記
特定の信号端子３１との間をオン抵抗の小さい半導体ス
イッチ４０、４１を介して接続する。従って、高周波特
性の測定時には、測定系から大きな寄生容量負荷を持つ
内部アナログテストバス１８、１９を切り離すことがで
きる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アナログ回路を含
む半導体集積回路のボードテスト、特に、アナログ回路
テストの容易化設計の改良に関するものである。

【０００２】

【従来の技術】近年、プリント回路基板及びシステムレ
ベルにおける相互接続テストの必要性は、産業界におい
て非常に優先度の高い課題である。そのような中で、Ｉ
ＥＥＥで１９９０年に境界走査（バウンダリ・スキャ
ン）技術が標準規格として採用された（ＩＥＥＥ Ｓｔ
ｄ １１４９．１−１９９０）。このバウンダリ・スキ
ャン技術は、ディジタル回路において有用な技術である
ものの、実際製品として使用されるプリント回路基板に
は、アナログ回路とディジタル回路とが混在しているた
め、この技術を用いても、必ずしもプリント回路基板上
の全てのテストを実行することは困難であった。

【０００３】そこで、従来、アナログ又はディジタル・
アナログ混在信号下での回路テスト技術（アナログ・バ
ウンダリ・スキャン）が提案されている（ＩＴＣ １９
９３Ｐａｐｅｒ １５．２ Ｓｔｒｕｃｔｕｒｅ ａｎ
ｄ Ｍｅｔｒｏｌｏｇｙｆｏｒ ａｎ Ａｎａｌｏｇ
Ｔｅｓｔａｂｉｌｉｔｙ Ｂｕｓ， Ｋｅｎｎｅｔｈ
Ｐ． Ｐａｒｋｅｒ他、及び特開平６−３４７５１７号
公報等参照）。このアナログ・バウンダリ・スキャン技
術により、信号混在下でのデバイスの相互接続や、デバ
イス間に存在するアナログディスクリート部品を検査用
のプローブ無しでテストすることが可能となった。

【０００４】以下、従来におけるアナログ・バウンダリ
・スキャン技術を図２を用いて説明する。

【０００５】同図において、３０は集積回路デバイスで
あって、コア回路（主アナログ回路）２０と、アナログ
・バウンダリ・スキャンテスト回路２８と、アナログ・
バウンダリ・スキャン・テストコントローラ７とが備え
られる。

【０００６】前記集積回路デバイス３０において、１は
バウンダリスキャンテストデータ入力端子ＴＤＩ、２は
バウンダリ・スキャンテストモード選択制御端子ＴＭ
Ｓ、３はバウンダリ・スキャンテストクロック入力端子
ＴＣＫ、４はバウンダリ・スキャンテストデータ出力端
子ＴＤＯ、５及び６は各々アナログ・バウンダリ・スキ
ャンテスト外部アナログテストバス端子ＡＴ１及び同外
部アナログテストバス端子ＡＴ２である。

【０００７】また、１８及び１９は、各々、第１の内部
アナログテストバスＡＢ１及び第２の内部アナログテス
トバスＡＢ２である。

【０００８】更に、８は前記第１の外部アナログテスト
バス端子ＡＴ１（５）と第１の内部アナログテストバス
ＡＢ１（１８）とを接続又は切り離すスイッチ、９は第
２の外部アナログテストバス端子ＡＴ２（６）と第２の
内部アナログテストバスＡＢ２（１９）とを接続又は切
り離すスイッチ、１０は第１の内部アナログテストバス
ＡＢ１（１８）と第２の内部アナログテストバスＡＢ２
（１９）とを接続又は切り離すスイッチである。

【０００９】加えて、１１及び２１は信号端子（入力端
子又は出力端子）、３１は高周波特性測定が必要な特定
の信号端子（入力又は出力端子）、１２、２２及び３２
は信号端子１１、２１、３１を電源に接続又は切り離す
スイッチ、１３、２３及び３３は信号端子１１、２１、
３１をグランドに接続又は切り離すスイッチ、１４、２
４及び３４は信号端子１１、２１、３１を第１の内部ア
ナログテストバスＡＢ１（１８）に接続又は切り離すス
イッチ、１５、２５及び３５は信号端子１１、２１、３
１を第２の内部アナログテストバスＡＢ２（１９）に接
続又は切り離すスイッチ、１６、２６及び３６は信号端
子１１、２１、３１とコア回路（主アナログ回路）２０
とを接続又は切り離すスイッチである。１７、２７及び
３７は各々信号端子１１、２１、３１の信号レベルを判
定するコンパレータ、２９はアナログ・バウンダリ・ス
キャンテストモード制御信号群である。

【００１０】前記各スイッチを、ＩＥＥＥ１１４９．１
に定められたバウンダリ・スキャン・セル（図示せず）
を使って切り替え、２本の外部アナログテストバスＡＴ
１（５）及びＡＴ２（６）に信号源や計測器を接続し
て、テストを実行する。

【００１１】すなわち、集積回路デバイス３０が通常の
動作を行う場合、つまりコア回路（主アナログ回路）２
０が本来の動作を行う場合は、スイッチ１６、２６及び
３６のみを閉じ、その他のスイッチは全て解放する。こ
の状態では、コア回路２０と信号端子１１、２１、３１
とが接続され、コア回路２０の信号が信号端子１１、２
１、３１より入力又は出力される。

【００１２】一方、コア回路２０のテストを実行する場
合には、例えば、信号端子１１が入力端子、信号端子２
１が出力端子であるとき、前記スイッチ１６、２６及び
３６に加えて、スイッチ８、１４、９及び２５を閉じ、
その他のスイッチは全て解放する。そして、第１の外部
アナログテストバスＡＴ１（５）にコア回路２０を動作
させるための信号源を接続すると共に、第２の外部アナ
ログテストバスＡＴ２（６）にコア回路２０の出力信号
を測定するための計測器を接続して、テストを実行す
る。

【００１３】次に、集積回路デバイス３０が実装される
プリント回路基板上で、この集積回路デバイス３０の信
号端子１１、２１又は３１と接続されるアナログディス
クリート部品のインピーダンス測定方法を、図３を用い
て説明する。一例として、集積回路デバイス３０の信号
端子３１と、別のアナログ・バウンダリ・スキャンテス
ト対応集積回路デバイス３０Ｂの信号端子３１Ｂとが、
外部アナログディスクリート部品５０を介して接続され
ている場合を説明する。

【００１４】即ち、集積回路デバイス３０と他の集積回
路デバイス３０Ｂとの第１の外部アナログテストバスＡ
Ｔ１（５）同志と、第２の外部アナログテストバスＡＴ
２（６）同志とは、プリント回路基板上で接続される。
尚、以下の説明で特に断りがない限り、集積回路デバイ
ス３０及び他の集積回路デバイス３０Ｂに含まれる各ス
イッチは解放状態にあるとする。スイッチ３６及び３６
Ｂを解放して、コア回路（主アナログ回路）２０と信号
端子３１との接続が切り離されると共に、コア回路（主
アナログ回路）２０Ｂと信号端子３１Ｂとの接続が切り
離される。続いて、スイッチ８及び３４を閉じて、第１
の外部アナログテストバスＡＴ１（５）が集積回路デバ
イス３０の第１の内部アナログテストバスＡＢ１（１
８）を介して信号端子３１と接続される。更に、集積回
路デバイス３０Ｂのスイッチ３３Ｂを閉じて、信号端子
３１Ｂを接地させる。続いて、第１の外部アナログテス
トバスＡＴ１（５）に定電流源５１を繋ぐと共に、第２
の外部アナログテストバスＡＴ２（６）に電圧計５２を
接続する。スイッチ９及び３５を閉じて、電圧計５２を
集積回路デバイス３０の第２の内部アナログテストバス
ＡＢ２（１９）を介して信号端子３１に接続する。この
状態で、定電流源５１から外部アナログディスクリート
部品５０のインピーダンスを測定するために適切な電流
を印加し、電圧計５２でこの状態での電位、即ち、信号
端子３１の電位を測定する。

【００１５】次に、定電流源５１から電流を印可した状
態で、スイッチ９及び３５を開放し、スイッチ９Ｂ及び
３５Ｂを閉じて、電圧計５２を集積回路デバイス３０Ｂ
の第２の内部アナログテストバスＡＢ２Ｂ（１９Ｂ）を
介して信号端子３１Ｂに接続する。そして、電圧計５２
でこの状態での電位、即ち、信号端子３１Ｂの電位を測
定する。こうして、２回の測定で得られた電位の差と電
流値とに基いて、外部アナログディスクリート部品５０
のインピーダンスが測定可能となる。

【００１６】

【発明が解決しようとする課題】しかしながら、従来で
は、アナログ・バウンダリ・スキャンを利用して、アナ
ログ回路を含んだ集積回路デバイス内部のコア回路（主
アナログ回路）２０をテストする場合には、以下の問題
点があった。

【００１７】即ち、前記各スイッチは半導体スイッチで
あって、通常、そのインピーダンス（オン抵抗）は数キ
ロオームと比較的高い。しかも、内部アナログテストバ
スは、集積回路デバイスの周辺を周回して、集積回路デ
バイス上の全アナログ信号端子と半導体スイッチを介し
て接続されるため、内部アナログテストバス配線の容量
や半導体スイッチのゲート・ソース間寄生容量等によっ
て、大きな容量が内部アナログテストバスライン上に付
く。このため、オン抵抗の大きな半導体スイッチと、寄
生容量の大きい内部アナログテストバスとを介したテス
ト（測定）では、周波数特性の測定精度が悪く、特に、
高周波アナログデバイスの特性測定は、測定精度上、不
可能であった。

【００１８】前記問題を回避するために、例えば各半導
体スイッチのオン抵抗を小さくするように、備える全て
の半導体スイッチのサイズを大きくする場合は、集積回
路デバイスのチップサイズが増大し、コストアップに繋
がる欠点を招くと共に、内部アナログテストバスの寄生
容量を増大させる結果となり、有効な回避手段ではな
い。

【００１９】また、前記問題を回避するために、例えば
全ての内部アナログテストバスと外部アナログテストバ
スとを直結し、スイッチそのものを無くすことが考えら
れるが、被測定集積回路デバイス以外の内部アナログテ
ストバスは、スイッチで切り離せるようにして、寄生容
量の大きい内部アナログテストバスの接続を最小限にし
て、外部アナログテストバスを使った測定精度を高める
必要から、この考えも採用できない。

【００２０】本発明の目的は、前記従来の課題であるア
ナログ・バウンダリ・スキャンを利用した高周波アナロ
グデバイスの特性測定を、高い精度で行うことにある。

【００２１】

【課題を解決するための手段】前記目的を達成するため
に、本発明では、外部アナログテストバスに半導体スイ
ッチを介して繋がる内部アナログテストバスとは別系統
のアナログテストバスを設け、このアナログテストバス
を短い配線長で、外部アナログテストバス端子から直
接、オン抵抗の小さい半導体スイッチを介して、高周波
特性測定が必要な特定の信号端子群まで引き出す構成を
採用する。

【００２２】即ち、請求項１記載の発明のアナログ・バ
ウンダリ・スキャン対応半導体集積回路装置は、主アナ
ログ回路と、前記主アナログ回路と信号の授受を行う複
数個の信号端子とを含む集積回路デバイスであって、第
１及び第２の外部アナログテストバスが各々接続される
第１及び第２の外部アナログテストバス端子と、前記第
１及び第２の外部アナログテストバス端子に各々第１及
び第２のスイッチを介して繋がる第１及び第２の内部ア
ナログテストバスと、前記第１及び第２の内部アナログ
テストバスを、各々、前記主アナログ回路、及び前記複
数個の信号端子のうち特定の信号端子を除く信号端子に
繋ぐスイッチ群とを備えると共に、前記第１及び第２の
外部アナログテストバス端子に各々繋がり、前記第１及
び第２の内部アナログテストバスよりも配線長の短い第
３及び第４の内部アナログテストバスと、前記第３及び
第４の内部アナログテストバスを、前記特定の信号端子
に接続する第３及び第４のスイッチとを備えたことを特
徴とする。

【００２３】また、請求項２記載の発明は、前記請求項
１記載のアナログ・バウンダリ・スキャン対応半導体集
積回路装置において、前記第３及び第４のアナログテス
トバスは、各々、第１及び第２の外部アナログテストバ
スにスイッチを介さないで直接繋がることを特徴とす
る。

【００２４】更に、請求項３記載の発明は、前記請求項
１記載のアナログ・バウンダリ・スキャン対応半導体集
積回路装置において、前記第３及び第４のスイッチは、
前記第１及び第２のスイッチに比べ、接続時のオン抵抗
が小さいスイッチで構成されることを特徴とする。

【００２５】加えて、請求項４記載の発明は、前記請求
項１記載のアナログ・バウンダリ・スキャン対応半導体
集積回路装置において、特定の信号端子は、高周波特性
測定が必要な信号端子であることを特徴とする。

【００２６】更に加えて、請求項５記載の発明は、前記
請求項１又は請求項４記載のアナログ・バウンダリ・ス
キャン対応半導体集積回路装置において、特定の信号端
子は、前記第１又は第２の外部アナログテストバス端子
の近傍に配置された信号端子であることを特徴とする。

【００２７】また、請求項６記載の発明は、前記請求項
１又は請求項４記載のアナログ・バウンダリ・スキャン
対応半導体集積回路装置において、前記各スイッチを制
御する制御回路は、バウンダリ・スキャン・テストコン
トローラの一部に組み込まれ、前記特定の信号端子のテ
ストモードが、アナログ・バウンダリ・スキャン・テス
トの状態遷移モードに割り当てられ、前記制御回路は、
前記特定の信号端子のテストモードにおいて、第１及び
第２のスイッチを開いて、前記第１及び第２の内部アナ
ログテストバスを前記第１及び第２の外部アナログテス
トバスと電気的に切り離すことを特徴とする。

【００２８】以上の構成により、本発明のアナログ・バ
ウンダリ・スキャン対応半導体集積回路装置では、例え
ば高周波特性測定が必要な特定の信号端子のテスト（測
定）モードにおいて、計測機器（テスター）が接続され
る外部アナログテストバスには、第１及び第２の内部ア
ナログテストバスに比して配線長が短くて寄生容量の小
さい第３又は第４の内部アナログテストバス、及びオン
抵抗の小さいスイッチを介して、高周波特性測定が必要
な特定の信号端子が接続される。従って、計測機器（テ
スター）が接続される外部アナログテストバス側から見
ると、前記オン抵抗の小さいスイッチの後段に繋がる負
荷は、被測定信号端子の端子容量と、この被測定信号端
子に繋がる外部負荷だけであって、従来技術で問題であ
った寄生容量の大きい内部アナログテストバスの負荷が
接続から除去されるので、小さな負荷容量及びオン抵抗
でテスト可能である。その結果、高周波特性測定が必要
な特定の信号端子のテスト（測定）において、測定系に
シリーズに挿入されるオン抵抗及び負荷容量の両方を小
さくして測定できるので、高周波特性の測定を精度良く
行うことができ、プリント回路基板上に高周波特性測定
が必要なアナログ部品の実装不良や特性不良が生じた場
合にも、検査プローブ無しで不良部品の箇所と特性とを
検出することができる。

【００２９】尚、本発明では、第１及び第２の外部アナ
ログテストバスに対して、スイッチを介さずに直接、第
３及び第４の内部アナログテストバスを接続するが、通
常、特定の信号端子（例えば、高周波特性測定が必要な
信号端子）の数は、第１及び第２の内部アナログテスト
バスに接続されるべき信号端子総数に対し非常に少数で
あることが多く、従って、外部アナログテストバスに繋
がるスイッチによる寄生容量の増加は少なく、問題な
い。また、第３及び第４の内部アナログテストバスの配
線長は第１及び第２の内部アナログテストバスに比べて
非常に短く、更に、前記特定の信号端子が外部アナログ
テストバス端子の近傍に集中して配置されて、前記第３
及び第４の内部アナログテストバスの配線長がより一層
短くなるので、その配線容量は小さい。従って、外部ア
ナログテストバスに繋がる容量の増加は少なく、問題な
い。

【００３０】

【発明の実施の形態】以下、本発明の実施の形態につい
て図１を参照しながら説明する。

【００３１】図１は、本発明の実施の形態を示すアナロ
グ・バウンダリ・スキャン対応半導体集積回路装置の構
成を示す。

【００３２】同図において、３０は集積回路デバイスで
あって、コア回路（主アナログ回路）２０と、アナログ
・バウンダリ・スキャンテスト回路２８と、アナログ・
バウンダリ・スキャン・テストコントローラ７とが備え
られる。

【００３３】前記集積回路デバイス３０において、１は
バウンダリスキャンテストデータ入力端子ＴＤＩ、２は
バウンダリ・スキャンテストモード選択制御端子ＴＭ
Ｓ、３はバウンダリ・スキャンテストクロック入力端子
ＴＣＫ、４はバウンダリ・スキャンテストデータ出力端
子ＴＤＯ、５及び６は、各々、外部アナログテストバス
（図示せず）が接続される第１のアナログ・バウンダリ
・スキャンテスト外部アナログテストバス端子ＡＴ１、
及び第２の外部アナログテストバス端子ＡＴ２である。

【００３４】また、１１及び２１は信号端子（入力端子
又は出力端子）、３１は高周波特性測定が必要な特定の
信号端子（入力端子又は出力端子）であって、この特定
の信号端子３１は、前記第１の外部アナログテストバス
端子ＡＴ１（５）に最も近接する端子である。

【００３５】更に、１８及び１９は、各々、第１の内部
アナログテストバスＡＢ１及び第２の内部アナログテス
トバスＡＢ２であって、この両テストバスＡＢ１（１
８）、ＡＢ２（１９）は、第１の外部アナログテスト端
子ＡＴ１（５）から最も遠い信号端子１１まで延び、そ
の配線長は長い。

【００３６】３８は前記第１の外部アナログテストバス
端子ＡＴ１（５）から引き出した高周波特性測定用アナ
ログテストバスＡＢ１＿ＨＦ（第３の内部アナログテス
トバス）、３９は第２の外部アナログテストバス端子Ａ
Ｔ２（６）から引き出した高周波特性測定用アナログテ
ストバスＡＢ２＿ＨＦ（第４の内部アナログテストバ
ス）であって、この２本の高周波特性測定用アナログテ
ストバスＡＢ１＿ＨＦ（３８）、ＡＢ２＿ＨＦ（３９）
は、第１の外部アナログテスト端子ＡＴ１（５）に最も
近接する信号端子、即ち、高周波特性測定が必要な特定
の信号端子３１のみに届く長さだけ延び、従って、その
配線長は、前記第１及び第２の内部アナログテストバス
ＡＢ１（１８）、ＡＢ２（１９）の配線長よりも短い。

【００３７】加えて、８は第１の外部アナログテストバ
ス端子ＡＴ１（５）と前記第１の内部アナログテストバ
スＡＢ１（１８）とを接続又は切り離すスイッチ（第１
のスイッチ）、９は第２の外部アナログテストバス端子
端子ＡＴ２（６）と第２の内部アナログテストバスＡＢ
２（１９）とを接続又は切り離すスイッチ（第２のスイ
ッチ）、１０は第１の内部アナログテストバスＡＢ１
（１８）と第２の内部アナログテストバスＡＢ２（１
９）とを接続又は切り離すスイッチである。

【００３８】また、１２、２２及び３２は各々信号端子
１１、２１、３１を電源に接続又は切り離すスイッチ、
１３、２３及び３３は各々信号端子１１、２１、３１を
グランドに接続又は切り離すスイッチ、１６、２６及び
３６は、各々、信号端子１１、２１、３１とコア回路
（主アナログ回路）２０とを接続又は切り離すスイッチ
である。

【００３９】更に、１４及び２４は、各々、信号端子１
１、２１を第１の内部アナログテストバスＡＢ１（１
８）に接続又は切り離すスイッチ、１５及び２５は、各
々、信号端子１１、２１を第２の内部アナログテストバ
スＡＢ２（１９）に接続又は切り離すスイッチである。
前記４個のスイッチ１４、１５、２４及び２５により、
３個の信号端子１１、２１、３１のうち高周波特性測定
が必要な特定の信号端子３１を除く信号端子１１、２１
を、各々、前記第１及び第２の内部アナログテストバス
ＡＢ１（１８）、ＡＢ２（１９）に繋ぐスイッチ群４５
を構成する。

【００４０】加えて、４０は、高周波特性測定が必要な
特定の信号端子３１と高周波特性測定用アナログテスト
バスＡＢ１＿ＨＦ（３８）とを接続又は切り離すオン抵
抗の小さいスイッチ（第３のスイッチ）、４１は、前記
高周波特性測定が必要な特定信号端子３１と、高周波特
性測定用アナログテストバスＡＢ２＿ＨＦ（３９）とを
接続又は切り離すオン抵抗の小さいスイッチ（第４のス
イッチ）である。

【００４１】また、１７、２７及び３７は、各々、信号
端子１１、２１、３１の信号レベルを判定するコンパレ
ータ、２９はアナログ・バウンダリ・スキャンテストモ
ード制御信号群である。

【００４２】前記アナログ・バウンダリ・スキャンテス
トコントローラ７内の一部には、前記各スイッチを制御
する制御回路（図示せず）が組み込まれており、前記高
周波特性測定が必要な特定の信号端子３１のテストモー
ドがアナログ・バウンダリ・スキャンテストの状態遷移
モードに割り当てられ、前記高周波特性測定が必要な特
定の信号端子３１のテストモード時に、アナログ・バウ
ンダリ・スキャンテストモード制御信号２９を信号端子
３１のテストモードに設定する。この高周波特性測定が
必要な特定の信号端子３１のテストモード時には、前記
制御回路は、オン抵抗の小さい２個のスイッチ（第３及
び第４のスイッチ）４０、４１を閉じて、２本の高周波
特性測定用アナログテストバスＡＢ１＿ＨＦ（３８）、
ＡＢ２＿ＨＦ（３９）を高周波特性測定が必要な特定の
信号端子３１に接続すると共に、他の２個のスイッチ
（第１及び第２のスイッチ）８、９を開いて、２本の内
部アナログテストバスＡＢ１（１８）、ＡＢ２（１９）
と第１及び第２の外部アナログテストバスＡＴ１
（５）、ＡＴ２（６）との接続を電気的に切り離す。

【００４３】前記各スイッチを、ＩＥＥＥ１１４９．１
に定められたバウンダリ・スキャン・セル（図示せず）
を使って切り替え、２本の外部アナログテストバスＡＴ
１（５）及びＡＴ２（６）に信号源や計測器を接続し
て、テストを実行する。

【００４４】次に、本実施の形態のアナログ・バウンダ
リ・スキャン対応半導体集積回路装置の動作を説明す
る。

【００４５】集積回路デバイス３０が通常の動作、即ち
コア回路（主アナログ回路）２０が本来の動作を行う場
合には、スイッチ１６、２６、３６のみを閉じ、その他
のスイッチは全て解放にする。この状態では、コア回路
（主アナログ回路）２０と信号端子１１、２１、３１と
が接続され、コア回路２０の信号が信号端子１１、２
１、３１より入力又は出力される。

【００４６】一方、コア回路（主アナログ回路）２０の
テストを実行する場合には、例えば、信号端子１１が入
力端子、信号端子２１が出力端子である場合には、スイ
ッチ１６、２６、３６に加えて、スイッチ８、１４、９
及び２５を閉じ、その他のスイッチは全て開放する。次
に、第１の外部アナログテストバスＡＴ１（５）にコア
回路（主アナログ回路）２０を動作させるための信号源
を接続すると共に、第２の外部アナログテストバスＡＴ
２（６）にコア回路（主アナログ回路）２０の出力信号
を測定するための計測器を接続して、テストを実行す
る。

【００４７】次に、コア回路（主アナログ回路）２０の
高周波出力特性テストを実行する場合を考える。一例と
して、信号端子１１が入力端子、信号端子３１に繋がる
出力が高周波出力であるとする。この場合には、スイッ
チ１６、２６、３６に加えて、スイッチ８、１４及び４
１を閉じ、その他のスイッチは全て開放する。次いで、
第１の外部アナログテストバスＡＴ１（５）にコア回路
（主アナログ回路）２０を動作させるための信号源を接
続すると共に、第２の外部アナログテストバスＡＴ２
（６）にコア回路（主アナログ回路）２０の出力信号を
測定するための計測器を接続して、テストを実行する。
尚、この場合に、高周波出力特性を精度良く測定するた
めには、スイッチ３６はオン抵抗の小さいスイッチで構
成されているか、又はコア回路（主アナログ回路）２０
の高周波出力と特定の信号端子３１とがスイッチを介さ
ずに直結されていることが望ましい。

【００４８】続いて、集積回路デバイス３０が実装され
るプリント回路基板上で、この集積回路デバイス３０の
高周波信号端子３１と接続される外部アナログディスク
リート部品の高周波特性インピーダンス測定方法を説明
する。一例として、集積回路デバイス３０の信号端子３
１とグランド間に外部アナログディスクリート部品が接
続されていると場合を説明する。尚、以下の説明で特に
断りがない限り、集積回路デバイス３０に含まれる各ス
イッチは解放状態にあるとする。スイッチ３６を解放し
て、コア回路（主アナログ回路）２０と高周波信号端子
３１とを切り離す。スイッチ８及び９を解放状態にした
上で、スイッチ４０を閉じて、第１の外部アナログテス
トバスＡＴ１（５）を、集積回路デバイス３０の第１の
高周波特性測定用アナログテストバスＡＢ１＿ＨＦ（３
８）及びスイッチ４０を介して、高周波信号端子３１に
接続する。また、スイッチ４１を閉じて、第２の外部ア
ナログテストバスＡＴ２（６）を、集積回路デバイス３
０の第２の高周波特性測定用アナログテストバスＡＢ２
＿ＨＦ（３９）及びスイッチ４１を介して、高周波信号
端子３１に接続する。更に、第１の外部アナログテスト
バスＡＴ１（５）に高周波信号源を繋ぐと共に、第２の
外部アナログテストバスＡＴ２（６）に高周波特性測定
装置を接続し、高周波信号端子３１の周波数応答特性を
モニターする。この状態で、高周波信号源の周波数、振
幅、内部インピーダンス等を様々に変え、測定を繰返し
て、高周波信号端子３１に接続された外部アナログディ
スクリート部品の高周波領域における周波数特性を評
価、確認する。

【００４９】この時、スイッチ８及び９が解放状態にあ
って、高周波信号源及び高周波特性測定装置が各々接続
される２本の外部アナログテストバスＡＴ１（５）、Ａ
Ｔ２（６）から、２本の内部アナログテストバスＡＢ１
（１８）、ＡＢ２（１９）の大きな寄生負荷容量が切り
離され、解放されるので、高周波特性を精度良く測定す
ることが可能となる。

【００５０】

【発明の効果】以上説明したように、本発明のアナログ
・バウンダリ・スキャン対応半導体集積回路装置によれ
ば、外部アナログテストバスに半導体スイッチを介して
繋がる内部アナログテストバスとは別系統で、高周波特
性測定用アナログテストバスを設け、この高周波特性測
定用アナログテストバスを外部アナログテストバス端子
から直接、特定の信号端子まで短い配線長で引き出し、
前記特定の信号端子との間をオン抵抗の小さい半導体ス
イッチを介して接続する構成としたので、高周波特性測
定時等の前記特定の信号端子のテストモード時には、測
定系から大きな寄生容量負荷を持つ内部アナログテスト
バスを切り離した状態で測定でき、従来に比べて、高周
波特性測定を精度良く行うことができ、プリント回路基
板上の高周波特性測定が必要なアナログ部品の実装不良
や特性不良が生じた場合にも、その不良箇所や特性を検
査プローブ無しで検出することができる効果を奏する。

【図面の簡単な説明】

【図１】本発明の実施の形態におけるアナログ・バウン
ダリ・スキャンテスト対応集積回路装置の構成を示す図
である。

【図２】従来のアナログ・バウンダリ・スキャン対応集
積回路装置の構成を示す図である。

【図３】従来のアナログ・バウンダリ・スキャン対応集
積回路装置を用いて、外部アナログディスクリート部品
のインピーダンスを測定する場合の構成例を示す図であ
る。

【符号の説明】

５ 第１の外部アナログテストバス端子Ａ
Ｔ１ ６ 第２の外部アナログテストバス端子Ａ
Ｔ２ ７ アナログ・バウンダリ・スキャン・テ
ストコントローラ ８ スイッチ（第１のスイッチ） ９ スイッチ（第２のスイッチ） １０ スイッチ １１、２１ 信号端子 １８ 第１の内部アナログテストバスＡＢ
１ １９ 第２の内部アナログテストバスＡＢ
２ ２０ コア回路（主アナログ回路） ２８ アナログ・バウンダリ・スキャンテ
スト回路 ２９ アナログ・バウンダリ・スキャンテ
ストモード制御信号群 ３０ 集積回路デバイス ３１ 高周波特性測定が必要な特定の信号
端子 ３８ 高周波特性測定用アナログテストバ
スＡＢ１＿ＨＦ（第３の内部アナログテストバス） ３９ 高周波特性測定用アナログテストバ
スＡＢ２＿ＨＦ（第４の内部アナログテストバス） ４０ オン抵抗の小さいスイッチ（第３の
スイッチ） ４１ オン抵抗の小さいスイッチ（第４の
スイッチ） ４５ スイッチ群

Claims (6)

【特許請求の範囲】
1. 【請求項１】 主アナログ回路と、前記主アナログ回路
   と信号の授受を行う複数個の信号端子とを含む集積回路
   デバイスであって、 第１及び第２の外部アナログテストバスが各々接続され
   る第１及び第２の外部アナログテストバス端子と、 前記第１及び第２の外部アナログテストバス端子に各々
   第１及び第２のスイッチを介して繋がる第１及び第２の
   内部アナログテストバスと、 前記第１及び第２の内部アナログテストバスを、各々、
   前記主アナログ回路、及び前記複数個の信号端子のうち
   特定の信号端子を除く信号端子に繋ぐスイッチ群とを備
   えると共に、 前記第１及び第２の外部アナログテストバス端子に各々
   繋がり、前記第１及び第２の内部アナログテストバスよ
   りも配線長の短い第３及び第４の内部アナログテストバ
   スと、前記第３及び第４の内部アナログテストバスを、
   前記特定の信号端子に接続する第３及び第４のスイッチ
   とを備えたことを特徴とするアナログ・バウンダリ・ス
   キャン対応半導体集積回路装置。
2. 【請求項２】 前記第３及び第４のアナログテストバス
   は、各々、第１及び第２の外部アナログテストバスにス
   イッチを介さないで直接繋がることを特徴とする請求項
   １記載のアナログ・バウンダリ・スキャン対応半導体集
   積回路装置。
3. 【請求項３】 前記第３及び第４のスイッチは、前記第
   １及び第２のスイッチに比べ、接続時のオン抵抗が小さ
   いスイッチで構成されることを特徴とする請求項１記載
   のアナログ・バウンダリ・スキャン対応半導体集積回路
   装置。
4. 【請求項４】 特定の信号端子は、高周波特性測定が必
   要な信号端子であることを特徴とする請求項１記載のア
   ナログ・バウンダリ・スキャン対応半導体集積回路装
   置。
5. 【請求項５】 特定の信号端子は、前記第１又は第２の
   外部アナログテストバス端子の近傍に配置された信号端
   子であることを特徴とする請求項１又は請求項４記載の
   アナログ・バウンダリ・スキャン対応半導体集積回路装
   置。
6. 【請求項６】 前記各スイッチを制御する制御回路は、
   バウンダリ・スキャン・テストコントローラの一部に組
   み込まれ、 前記特定の信号端子のテストモードが、アナログ・バウ
   ンダリ・スキャン・テストの状態遷移モードに割り当て
   られ、 前記制御回路は、前記特定の信号端子のテストモードに
   おいて、第１及び第２のスイッチを開いて、前記第１及
   び第２の内部アナログテストバスを前記第１及び第２の
   外部アナログテストバスと電気的に切り離すことを特徴
   とする請求項１又は請求項４記載のアナログ・バウンダ
   リ・スキャン対応半導体集積回路装置。