JPS6178173A

JPS6178173A - 半導体装置

Info

Publication number: JPS6178173A
Application number: JP20003084A
Authority: JP
Inventors: Takahiro Yamada; 隆博山田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1984-09-25
Filing date: 1984-09-25
Publication date: 1986-04-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、理想的な飽和特性を有し、しかも高速動作が
可能な半導体装置に関する。

従来例の構成とその問題点。

本発明者によシ、静電誘導トランジスタ（Ｓｔａｔｉｃ
Ｉｎｄｕｃｔｉｏｎ　Ｔｒａｎｓｉｓｔｏｒ　、以下、
’ＳＩＴ”と略記する。）の大きなｇｍ　を維持したま
ま、理想的な飽和特性を実現した新規な５ＩＴ（これを
Ｉｄｅａｌ　５ａｔｕｒａｔｅｄ　０ｐｅｒａｔｉｏｎ
　−Ｓ　Ｉ　Ｔ　、以下“ｌ５Ｏ−３ＩＴ“と略記する
。）が提案されている（特願昭５９−７８８６Ｔ号明細
書参照）。

第１図（ＩＬ）は、横型に形成した接合ゲート型“ｌ５
Ｏ−３ＩＴ″の上面図、同（ｂ）はチャネル方向に沿っ
たＡ−Ａ’　断面図、同（Ｃ）はチャネル方向と直角な
面に沿ったｃ−ｃ’　断面図、同（ｄ）はｌ５Ｏ−８Ｉ
Ｔ”の記号図を示す。

第１図において、ｐ基板１０１（不純物密度Ｎ＝１０１
２〜１０１７ＣＩＩＬ−５）上にｎ’７エ／ｕ１０２（
Ｎ−１０１２〜１０”ｃｍ−５）が形成され、このｎ−
ウニ／Ｌ／１ｏ２内表面にソースのｎ＋領域１０３（Ｎ
＝１０１７〜１０２０ｃｎＬ−３）、ドレインのｎ＋領
域１０４　（Ｎ＝１ｏ”　〜１ｏ２０ｃｍ−’）、ゲー
トのｐ＋領域１０Ｓ　（Ｎ＝１０”　〜１０２０ｃｍ−
５）が形成され、ソース電甑１０６．ドレイン電極１Ｑ
７゜ケート電属１０８が、絶縁膜１０９のコンタクト窓
を通して、対応する領域とそれぞれ接触する。

第１図（ａ）　、　（ｂ）の丸印１１ｏは、鞍部点状の
電位障壁が存在する場所を示し、固有ゲート領域１１０
と呼称する。

さらに、ソースのｎ＋領域１０３〜固有ゲート領域１１
０間の抵抗Ｒｓ、固有ゲート領域１１０〜ゲートのｐ＋
領域１０５間の抵抗８００％ゲートのｐ＋領域１０５〜
ソースのｎ＋領域１０３間の抵抗ＲＧ３、及び電位障壁
によって決まる変換コンダクタンスＧｍの間に、ＲＳ−Ｇｍ（１・・・・・・・・・・・・・・・・・・
・・・（１）Ｒａｓ　＞　Ｒｃｃ　＋　Ｒｓ・・・・・
・・・・・・・・・・・・・・・・（２）が成り立つ様
に、レイアウト、寸法、不純物分布を決める。

また、ゲートの１対のｐ＋領域１０５は、電子の流れる
チャネルをはさむ様に配置し、その間隔ＷＧ　を他のチ
ャネル邪に比べて小さくする事により、固有ゲート領域
１１０に鞍部点状の電位障壁が確実に生じる様にする事
が必要である。

さらに、ゲートのｐ＋領域１０５に接するｎ−ウェル１
０２に形成される空乏層の幅をｘｍとすれば、Ｗｃ　＜　２ｒ、　　・・・・・・・・・・・・・・・
・・・・・−（３）を満たす事が必要である。

以下は、チャネノシ部であるｎ−ウニ／Ｌ’１０２が拡
散電位だけでピンチオフする様にし、ゲートのｐ＋領域
１０５に順方向電圧を印加して動作するエンハンスメン
ト・モードについて説明スル。

第１図に示す様にゲートの１対のｐ＋領域１０５の間隔
ＷＧを狭くする事により、ソースのｎ＋領域１０３近傍
の固有ゲート領域１１０のチャネル電位は他のｎ−ウェ
ル１０２内の電位より低くなって、ソースのｎ＋領域１
０３からドレインのｎ＋領域１０４に向η・って流れる
電子にとって、第２ｉ７１に示す様な電位障壁２０１と
なり、この電位障壁２０１の高さによりソースのｎ＋領
ｖ、１ｏ３からドレイン側に注入される電子のｆｆが制
御される。

この時、ソースのｎ＋領域１０３〜固有ゲート領域１１
０間の距離は十分小さく設定する事により、ＲＳは小さ
くなり、電位障壁２０１の示す大きなＧｍとの間に（１
）式が成立つ事で、Ｇｍがその′１′１生かされる。

一方、ゲートのｐ＋領域１０６には順バイアス電圧が印
加されると（２）式が成立しているので、ゲートのｐ＋
領域１０５からｎ−クエ＃１０２内に注入されだ正孔は
“ｐ”ｎ−ｎ＋“ダイオードの順方向電流として固有ゲ
ート領域１１Ｑを経由してソースのｎ＋領域１０３に流
入する。この様子は第２図に示している。’　ｐ”ｎ−
ｎ＋“ダイオードの順方向電流が流れる事により、固有
ゲート領域１１０の電位障壁２０１は“ｐ”ｎ”−ｎ〜
接合電圧で一義的に決まる。これはＩ　＝　工０６Ｘｐ
　（ｑ”／／ｋＴ　）より、ｙ　＝＝　”　６ｏｇ（Ｉ
／Ｉｏ）　　が成立つ事から明らかである。つまり、ケ
ートのｐ＋領域ｉｏｓに印加された電圧の静−程誘導効
果によって電位障壁２０’１の電位が決まるのではなく
、″ｐｎｎ−接合電流工で規定される“ｐｎｎ　　“接
合電圧Ｖにより欠まるのである。

この結果、ドレインのｎ＋領域１０４から静電銹導効果
により電位障壁２０１に作用する事はなくなりドレイン
電流は、ドレイン電圧に対して飽和特性を示す事になる
。

ところが、ｌ５Ｏ−３ＩＴ“の動的特性を考えると、ゲ
ートのｐ＋領域１０５からｎ−ウェル１０２内に注入さ
れた正孔はソースのｎ　領域１０３に流入するのである
が、ｎｎ　　接合は少数キャリアである正孔に対して障
壁となるため、大電流領域においては、ソースの１領域
１０３近傍のｎ−ウェ／Ｌ’１０２中に正孔が過剰に蓄
積し、逆回復特性を劣化させる。この事は、より高速動
作を進めるだめの原理的欠点ともなる。

次に、微細化に適したＩｓ型ｌ５Ｏ−３ＩＴ。

別の実施例を説明する。

発明の目的本発明は、上記従来の問題点を解決し、大電流動作、高
速度動作が可能なｌ５Ｏ−５ＩＴの提供を目的とする。

発明の構成本発明の構成は、ソース領域、ドレイン領域、及びソー
ス領域近傍に形成されたゲート領域を備えたｌ５Ｏ−３
ＩＴのソース領域が、 ■第１導電型領域十第２導電型領域又は■第１（又は第
２）導電型領域＋ショットキー接合領域の様な構成をも
ち、ソース領域が多数キャリア。

少数キャリアのいずれに対してもオーミック接触を実現
するものである。こうして、ｌ５Ｏ−８ＩＴにおいて少
数キャリアがソース領域近傍に蓄積するという欠点が取
り除かれる事になる。そこで、この改良された新しいｌ
５Ｏ−３ＥＴを、非蓄積（Ｗｏｎ　−Ｓｔｒａｇａ　）
型ｒｓｏ−３ＥＴ（以下、８３型ｌ５Ｏ−５ＩＴ）と呼
称する。

実施例の説明第３図（＆）は、横型に形成した″ＮＳ型ｌ５Ｏ−３Ｉ
Ｔ”の上面図、同（′ｂ）はチャネル方向に沿ったＡ　
−Ａ’　　断面図、同（Ｃ）はチャネル方向に沿ったＢ
−Ｂ′　　断面図、同（ｄ）はチャネルと直角な面に沿
ったｃ　−ｃ’断面図を示す。

第３図において、ｐ形シリコン基板３０１（不純物密度
Ｎ　＝　１０”　〜１０”Ｃ１１ｌ−３）　　上にｎ−
’７エ／Ｌｚ３０２　（Ｎ＝１０１２〜１０”ｃｍ−３
）　カ形成され、このｎ−クエ／Ｌ／３０２内表面にソ
ースのｐ＋領域３０３（Ｎ＝１０１７〜１ｏ２０ｃＩＩ
Ｌ″′５）、ソースのｎ＋領域３０４（Ｎ＝１０１７〜
１ｏ２０ｃｒＩＬ−！′）ｌドレインのｎ＋領域３０５
　（Ｎ＝１０”　〜１　ｏ２０ｃｍ−’）。

ゲートのｐ＋領域３０６（Ｎ＝１０”〜１０２０Ｃｒｎ
−’）が形成され、ソース電極３ｏア、ドレイン電隠３
０８．ゲート電極３０９が絶縁膜３１０のコンタクト窓
を通して、対応する領域とそれぞれ接触する。第３図ｅ
）　、　（ｂ）の丸印３１１は、第４図に示す鞍部点状
の電位障壁４０１が存在する場所を示し、固有ゲート領
域３１１と呼称する。

さらに、ソースの計領域３０４〜固有ゲート領域３１１
間の抵抗ＲＳＩ、ソースのｐ＋領領域０３〜固有ゲート
領域３１１間の抵抗ＲＳ２、固有ゲート領域３０６〜ゲ
ートのｐ＋領域３０６間の抵抗ＲＧＧ４、ゲートのｐ＋
領域３０６〜ソースのｐ＋ｇ域３０３間の抵抗Ｒ６３２
％ゲートのｐ＋領域３０６〜ソースのｎ＋領域３０４間
の抵抗ＲＧ　Ｓ　Ｉ　Ｎ及び、電位障壁４０１によって
決まる変換コンダクタンス（ｒｍの間に、ＲＳ１・Ｇｍ　（１・・・・・・・・・・・・・・・・
・・・・（４）Ｒｃｓ＋＞Ｒｓ＋　　　・・・・・・・
・・・・・・・・・・・・・・（均ＲＧ１１２　＞　Ｒ
Ｃ，Ｇ２　＋　Ｒｓ　２　・・・・・・・・・・・・・
・・・・（６）が成り立つ様に、レイアウト、寸法、不
純物分布を決める。

また、ゲートの１対のｐ＋領域３０６は、電子の流れる
チャネルをはさむ様に配置し、その間隔ＷＧ　　を他の
チャネル部に比べて小さくする事により、固有ゲート領
域３１１に第４図に示す様な鞍部点状の電位障壁４０１
が確実に形成される。

以下は、チャネル部であるｎ−ウェル３０２が拡散電位
だけでピンチオフする様にし、ゲートのｐ＋領域３０６
に順方向電圧を印加して動作するエンハンスメント・モ
ードについて説８，１４　ｆ　ル。

（４）式が成立しているので、電位障壁４０１の示す大
きなＧＩｎがそのまま素子性能として利用できる。

ゲートのｐ＋領域３０６に順バイアス電圧が印加される
と、（６）式が成立しているので、ゲートのｐ　領域３
０６からｎ−ウニ／Ｉ／３ｏ２内に注入された正孔は、
“ｐ”　ｎ’−ｎ＋“ダイオードの順方向電流工□とし
て、固有ゲート領域３１１を経由してソースのｎ　領域
３０４に流入する。この時、“ｐ＋ｎ−ｎ＋□ダイオー
ドの順方向電流工。が流れる事により、固有ゲート領域
３１１の電位障壁４０１はｐ＋ｎ　ｎ＋”接合電圧で一
義的に決まる。

Ｔこれは、Ｉｏ　＝　Ｉｏ　６ＸＰ　（ｑＶ／ｋＴ）より
Ｖ＝　−Ｉｏｇ（ＩＧ／ＩＯ）　　が成立つ事で明らか
である。この結果、ドレインのｎ＋領域３０５から電位
変動が電位障壁４０１に作用する事はなくなり、ドレイ
ン電流はドレイン電圧に対して飽和特性を示す。

ここで、ゲートのｐ＋領＋１ｉ３０６からソースのｎ　
領域３０４へ流れるゲート電流Ｉ、　　は正孔電流であ
り、ソースのｎ＋領域３０４とｎ−ウェル３０２のｎ”
ｎ−接合が正孔に対する障壁となるが、ソースの１領域
３０４に隣接しているソースのｐ＋領域３０３があるた
め、チャネルのソース近傍で蓄積する正孔は全てソース
のｐ＋領域３０３に吸収される。この結果、正孔のソー
ス近傍での蓄積はなくなり、従来のｌ５Ｏ−ＩＩＴの逆
回復特性の問題は原理的に解決された。

以上の様に、本実施例によれば、ソース領域がｎ＋領領
域ｐ＋領領域ｎ　＋　ｐ＋接合て形成されることにより
、ソース領域がｎ−ウェル３ｏ２に対し多数キャリア、
少数キャリアのいずれに対してもオーミック接触を実現
できる。この結果、ソース領域近傍のチャネル内に正孔
が蓄積される事がなくなり、大電流化、高速動作が容易
に実現できる。

第５図は、横型に形成した″ＮＳ型ｌ５Ｏ−３ＥＴ”の
別の実施例で、同（＆）は上面図、同（ｂ）はチャネル
方向に沿った五−人′断面図、同（Ｃ）はチャネルと直
角な面に沿ったｃ　−ｃ’断面図を示す。

第５図において、ｐ基板５０１（Ｎ−１０〜１ｏ１７Ｃ
Ｆｎ−３）上にｎ　　’７　工／Ｌ’　５０２　（Ｎ−
１０’　２〜１ｏＣｒＩＬ）が形成され、このｎ−ウェ
ル６０２内表面にソースのｎ＋領域５０３（Ｎ＝１０”
〜１０２１０２Ｏ’）、ソースのショットキー接合領域
５０５、ドレインのｎ＋領域５０４（Ｎ＝＝１０”〜１
ｏ　の　）、ドレインノシコノトキー接合領域６０６、
ゲートのンヨソトキー接合領域５０７が形成され、ソー
ス電１ｅｓｏｓ、ドレインを極５Ｑ９．ゲート電翫５１
０が絶縁膜６１１のコンタクト窓を通して対応する領域
とそれぞれ接触する。第５図（！Ｌｌ　、　（ｂ）の丸
印６１２は第６図に示す鞍部点状の電位障壁６０１が存
在する場所を示し、固荷ゲート領域５１２と呼称する。

ここで、各電極は電極材料、微細加工材料として有効な
アモルファスＳニーＧｅ−Ｂ（以下、α−３ｉ−Ｇｅ−
Ｂと略記する。）を用いる。これは、５ＩＨａ　　Ｇｅ
Ｈ４Ｂ２Ｈ６−Ｈｅ系減圧ＣｖＤ法で作製され、０θ量
を変化させることにより仕事関数の値を４６Ｖ〜５．３
　ＢＹ　　の範囲で制御できるものである。

α−３ｉ−Ｇａ−Ｂは通常の金属に比べてφｈ〉φｎ　
（具体的にはφｈ！＝；　０，８５６”／　、φｆｉ　
Ｌ＝、０，２７ｅＶ　である。）であるので、ａ−３ｉ
−Ｇａ−Ｂとｎ−ウェル６０２とのシ目ノドキー接合ハ
、正孔に対してオーミック性接触が実現する。このこと
から、本実施例では、ゲート領域として７ヨノトキ一接
合領域６０７を形成し、またソース領域としてｎ＋領域
５０３とショットキー接合領域５０５を形成し、正孔に
対する障壁を形成しない様にしている。このプロセスに
合わせて、ドレイン領域も、ｎ領域５０４とショットキ
ー接合領域ｓｏｅとで構成している。

さらに、ソースのｎ＋領領域０３〜固有ゲートＩＩｑ域
６１２間の抵抗Ｒ５Ｉ’、ソースのショツトキー接合領
域５０５〜固有ゲート領域５１２間の抵抗Ｒ５２’、固
有ゲート領域６１２〜ゲートのシヲノトキー接合領域５
０７間の抵抗ＲＧＧ２’、ゲートのショットキー接合領
域６０７〜ソースのｎ＋領域５０３間の抵抗をＲＧ３１
’、ゲートのショットキー接合領域５０７〜ソースの７
ゴノトキ一接合領域５０５間の抵抗をＲ（ＪＳ２’、及
び電位障壁６０１によって決まる変換コンダクタンスｃ
ｍ’トノ７ｍＫ、Ｒ３Ｉ’・Ｇｍ’（１・・・・山川・
・・・川・（カＲＧＳ　Ｉ　’）　Ｒ，’、　　　　−
・・・・・・・・・・・・・・・・（８）ＲＧＳ２　＞
　ＲＧＧ２　＋　ＲＳ２・・−−−−（９）が成り立つ
様に、レイアウト、寸法、不純物分布を決める。

また、ゲートの１対のショットキー接合領域６ｏγは電
子の流れるチャネルをはさむ様に配置し、その間隔ＷＧ
を、他のチャネル部に比べて小さくする事により、固有
ゲート領域６１２内に鞍部点状の電位障壁６０１が確実
に形成される。

以下社、チャネル部であるｎ−ウェル５０２が拡散電位
だけでピンチオフする様にし、ゲートのショットキー接
合領域５０７に順方向電圧を印加して動作するエンハン
スメント・モードについて説明する。

（７）式が成立しているので、電位障壁６０１の示す大
きなＧｍ’がそのまま素子性能として利用できる。

ゲートのショットキー接合領域６ｏγに順バイアス電圧
が印加されると、（９）式が成立しているので、ゲート
のショットキー接合領域６０７からｎ−ウェル５０２内
に注入された正孔は、“（α−３ｉ−Ｇｅ−Ｂ　）ｎ−
ｎ”ダイオードの順方向電流Ｉ　Ｇ／として、固有ゲー
ト領域６１２を経由して、ソースのｎ＋領域６０３に流
入する。この時’　（ａ−Ｓｉ−Ｇａ−Ｂ　）　ｎ−ｎ
”　’ダイオードの順方向電流ＩＧが流れることにより
、固有ゲート領域５１２の電位障壁６０１は、’（ａ−
Ｓｉ−Ｇ。

−Ｂ）ｎ−ｎ＋“接合電圧で一義的に決まる。これは、
ＩＧ′＝　Ｉｏ　６Ｘｐ　（ｑ　ｊ／ｋＴ　）よりｖ　
夕に工Ｊｏｇ（Ｉｃ’／Ｉｏ　）が成立つ事から明らか
である。この結果、ドレインのｎ＋領域６０４から電位
変動が電位障壁８０１に作用する事はなくなり、ドレイ
ン電流はドレイン電圧に対して飽和特性を示す。

ここで、ゲートのショットキー接合領域６０７からソー
スのｎ＋領域５０３へ流れる電流は正孔電流であり、ソ
ースのｎ＋領域５０３とｎ−ウェル５０２のｎｎ−接合
が正孔に対する障壁となるが、ソースのｎ＋領域５０３
に隣接しているソースの７ヨソトキ一接合領域５０６が
あるため、チャネルのソース近傍で蓄積する正孔は全て
ショットキー接合領域５０５に吸収される。この結果、
正孔のソース近傍での蓄積はなくなり、従来のｌ５Ｏ−
３ＩＴの逆回復特性の問題は原理的に解決された。

以上の様に、本実施例によれば、ソース領域がｎ＋領埴
とショットキー接合領域で形成される事により、ソース
領域がｎ−ウェル５０２に対し、多数ヤヤリア、少数キ
ャリアのいずれに対してもオーミック接触を実現できる
。この結果、ソース領域近傍のチャネル内に正孔が蓄積
される事がなくなり、大電流化、高速動作が容易に実現
できる。

さらに、本実施例はショットキー接合のゲートを用いて
いるので、ＷＧを極めて小さくする事が可能になり、Ｃ
ｍ’の高い鞍部点状の電位障壁が容易に形成できる。又
、ソース領域もｎ＋領領域ショットキー接合領域で形成
しているので、プロセスの簡略化、微細化に極めて有利
である。

以上の実施例は、ｐ基板を用いたｎチャネルのＮＳ型ｌ
５Ｏ−３ＩＴについて述べたが、ｎ基板を用いたｐチャ
ネルのＮＳ型ｌ５Ｏ−３ＩＴにもこのまま適用できる。

また、基板材料として、Ｓｌの他に、ＧａＬＡ！！　。

ＩｎＳｂなどの化合物材料を用いて、より高速動作を実
現する事も可能である。

また、マルチ・チャネル構造にすれば大電流化に対する
最も有利なデバイスとなる。

さらに、縦形のＮＳ型ｌ５Ｏ−３ＩＴも容易に実現でき
、同様の効果が得られる。

発明の効果本発明は、ｌ５Ｏ−３ＩＴのソース領域に多数キャリア
、少数キャリアのいずれに対してもオーミック接触を実
現することにより、キャリアの蓄積に伴なう高周波特性
劣化がなくなり、大電流化。

高速動作に有利なデバイスとなる。

この結果、本発明のＮＳ型ｌ５Ｏ−３ＩＴは、高いＧｍ
　　、理想的な飽和特性、高速特性を備えたトランジス
タとして、ＩＣの低消１Ｒ電力化、高性能化にも最適と
なる。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は従来のｌ５Ｏ−３ＩＴの上面図
、チャネル方向のムーＡ′断面図、チャネルと直角方向
のｃ　−ｃ’断面図、１５０−５ＩＴの記号図、第２図
は従来のｌ５Ｏ−３ＩＴの電位分布図、第３図（＆）〜
（ｄ）は本発明の第１の実施例のＮＳ型ｌ５Ｏ−３ＩＴ
の上面図、チャネル方向のムーＡ′断面図、チャネル方
向のＢ　−Ｂ’断面図、チャネルと直角方向のｃ　−ｃ
’断面図、第４図は本発明の第１の実施例のＮＳ型ｌ５
Ｏ−３工’ｒの電位分布図、第６図（ａ）〜（Ｃ）は本
発明の第２の実施例のＮＳ型ｒｓｏ−５ＩＴの上面図、
チャネル方向のムーム′断面図、チャネルと直角方向の
ｃ−ｃ’断面図、第６図は本発明の第２の実施例のＮＳ
型ｌ５Ｏ−３ＩＴの電位分布図である。３０１・・・・・・ｐ形基板、３Ｑ２・・・・・・ｎ−
ウェル、３０３．３０４・・・・・・ソース領ｔｄ、　
、３０６・・・・・・ドレイン領域、３０６・・・・・
・ゲート領域、３０ア・・・・・・ソース電極、３０８
・・・・・・ドレイン電極、３０９・・・・・・ゲート
電極、４０１・・・・・・電位障壁、３１１・・・・・
・固有ゲート領域。代理人の氏名　弁理士　中　尾　敏　男　ほか１名筒１
図第４図 φ （ボテンシイルノ第５図

Claims

【特許請求の範囲】

（１）ソース領域と、ドレイン領域と、前記ソース領域
とドレイン領域間に、第１の電荷担体の通路となるチャ
ネルを形成するための高抵抗半導体領域とを備え、前記
高抵抗半導体領域内の前記ソース領域近傍の電位に不均
一な部分を設けて主動作領域において電位障壁となし、
しかも前記ソース領域から前記電位障壁までの抵抗Ｒ＿
Ｓが、前記電位障壁の変換コンダクタンスＧｍに対し、
Ｒ＿Ｓ・Ｇｍ＜１とし、かつ前記電位障壁とゲート領域
間の抵抗Ｒ＿Ｇ＿Ｇ、及び前記ゲート領域と前記ソース
領域間の抵抗Ｒ＿Ｇ＿ＳとがＲ＿Ｇ＿Ｓ＞Ｒ＿Ｇ＿Ｇ＋
Ｒ＿Ｓを満足する様に、不純物密度並びに諸寸法を選定し、前
記ソース領域と前記高抵抗半導体領域との接合が、前記
第１の電荷担体及び第２の電荷担体に対してオーミック
接触となることを特徴とする半導体装置。
（２）ソース領域が、第１導電型の不純物領域と第２導
電型の不純物領域とから構成される事を特徴とする特許
請求の範囲第１項記載の半導体装置。
（３）ソース領域が、第１導電型の不純物領域とショッ
トキー接合領域とから成る事を特徴とする特許請求の範
囲第１項記載の半導体装置。
（４）ショットキー接合領域が、アモルファスＳｉ−Ｇ
ｅ−Ｂと高抵抗半導体領域の接合で形成される事を特徴
とする特許請求の範囲第３項記載の半導体装置。