JPS6174370A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6174370A
JPS6174370A JP60206180A JP20618085A JPS6174370A JP S6174370 A JPS6174370 A JP S6174370A JP 60206180 A JP60206180 A JP 60206180A JP 20618085 A JP20618085 A JP 20618085A JP S6174370 A JPS6174370 A JP S6174370A
Authority
JP
Japan
Prior art keywords
manufacturing
layer
semiconductor
semiconductor device
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60206180A
Other languages
English (en)
Other versions
JPH0521338B2 (ja
Inventor
ヨハネス・アーノルダス・アペルス
ヘンリカス・フオデフリダス・ラフアエル・マース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS6174370A publication Critical patent/JPS6174370A/ja
Publication of JPH0521338B2 publication Critical patent/JPH0521338B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/011—Bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/103—Mask, dual function, e.g. diffusion and oxidation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/911—Differential oxidation and etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体本体上に設けられた絶縁層にあけた孔
の、少なくとも縁部に沿って相互接続パターンの少なく
とも一部分が形成され、前記の孔内で相互接続パターン
の前記の一部分によって被覆されていない半導体表面が
少なくとも部分的に露出され、相互接続パターンの前記
の一部分に絶縁材料が設けられ、この絶縁材料が次の処
理工程でマスクの一部を成すようにする半導体装置の製
造方法に関するものである。
半導体装置を設計する際、同一表面上で多数の機能を実
現しうるようにする為に集積密度を高くしたり、製造す
べき回路の表面積が小さくなる為に製造歩留りを高めた
りすることが目的とされている。特に、マイクロプロセ
ッサおよびマイクロコンピュータの発達にともなって、
動作速度を速くしたり、回路素子の寸法を小さくするこ
とに関し一層厳しい条件が課せられるようになっている
。
従って金属化パターンの細条幅や、接点孔の相対距離や
、絶縁領域の幅等のような寸法を最小にすることに関し
一層厳しい条件が課せられている。
これらの寸法は大部分使用するマスク技術により決まる
為、これらの寸法が光学的な解像度に依存しない方法、
特に自己整合技術を用いるのが好ましい。
前述した方法は雑誌“アイ・ビー・エム・テクニカル・
ディスクロージャー・プリテン、第２７巻、第２号（Ｉ
ＢＭ　Ｔｅｃｈｎｉｃａｌ　Ｄｉｓｃｌｏｓｕｒｅ　Ｂ
ｕｌｌｅｔｉｎ。
Ｖｏｌ、　２７．　　Ｎｏ、２）の第１００８および１
００９頁に記載されており、既知である。しかしこの文
献には特に酸化物を形成する正確な方法が充分に開示さ
れていない。
本発明は、半導体本体上に設けられた絶縁層にあけた孔
の、少なくとも縁部に沿って相互接続パターンの少なく
とも一部分が形成され、前記の孔内で相互接続パターン
の前記の一部分によって被覆されていない半導体表面が
少なくとも部分的に露出され、相互接続パターンの前記
の一部分に絶縁材料が設けられ、この絶縁材料が次の処
理工程でマスクの一部を成すようにする半導体装置の製
造方法において、少なくとも前記の孔の領域で半導体装
置にほぼ均一な厚さの第１半導体材料の層を被覆し、こ
の層にほぼ均一な厚さの耐酸化材料の層を被覆し、その
後前記の耐酸化材料を少なくとも前記の孔の外部で選択
的に除去し、これによって露出された第１半導体材料の
部分をこれらの厚さの一部分に亘って酸化し、その後前
記の孔内で耐酸化材料を除去し、次に第１半導体材料を
異方性腐食により除去し、前記の相互接続パターンに属
する第１半導体材料の少なくとも一部分が前記の孔の縁
部に沿って残存するようにすることを特徴とする。
オランダ国特許出願第８４０２８５９号明細書には、溝
を画成する為に同様な方法が用いられている。
この方法も前述した方法に用いて有利であるということ
を確かめた。
このようにして得たマスクを経て特に金属接点を設ける
ことができ、従ってこの金属接点は形成すべきトランジ
スタ領域の区域で半導体本体に直　−接接触する。
ここにほぼ均一な厚さの層とは段のような平坦でない部
分が下側の層に存在する区域を除いて全領域に亘ってほ
ぼ同じ厚さを有する層を意味し、このほぼ均一な厚さの
層は下側の層と同じ形状ををする。
また言葉“′孔″或いは“凹所″とは絶縁層によってす
べての側部で囲まれた当該絶縁層中の孔を必ずしも意味
するものではない。例えば半導体本体の１つの外側縁を
被覆しない絶縁層を用いることもできる。
本発明方法によれば、特に実装密度の大きな集積回路に
有利な、極めて小さな寸法のマスク孔を実現しうるとい
う事実の認識を基に本発明を成したものである。
本発明の方法により製造したマスクは例えば、自己整合
法によりエミッタ領域を設けるのに用いることができ、
この工程は所望に応じベース領域を形成する工程の後に
行うことができる。更に、もとの孔内にゲート酸化物の
薄肉層を形成し、その後このマスクを用い拡散或いはイ
オン注入により電界効果トランジスタを形成するように
することができる。この場合も、このソース或いはドレ
イン領域の接点の形成を同じマスクを用いて行うことが
できる。
図面につき本発明を説明する。
図面の寸法は実際のものに正比例するものではなく、明
瞭とする為に特に厚さ方向の寸法を誇張している。また
同じ導電型の半導体領域には一般に同一方向の斜線を付
し、対応する部分には一般に同一符号を付した。
第１〜３図は半導体装置１を製造する本発明による方法
を示す。出発材料は２〜５Ω・Ｃｍの固有抵抗を有する
ｐ導電型の基板３を有する半導体本体２とする。この基
板に既知のようにしてｎ°型埋込層４とｎ型エピタキシ
アル層５とを設けた後、回路素子の為の互いに電気的に
分離された領域を画成する。この分離はいわゆる接合分
離により行うことができるも、オランダ国特許出願第８
２０３９０３号（特開昭５９−８７８３２号）明細書に
記載されているように誘電体絶縁層６により行うのが好
ましい。
このような技術を用いた場合にほぼ平坦となる半導体本
体２の表面７をこの場合例えば酸化珪素より成る絶縁層
８で被覆し、この絶縁層に孔９をあけ、半導体表面７に
おけるエピタキシアル材料５がこの孔９内で露出するよ
うにする。
この孔９内に位置する表面７の部分上および絶縁層８の
うちこの孔に隣接する部分上に多結晶珪素より成るほぼ
均一な厚さの層１０を設ける。この層１０は例えば低圧
力での気相からの堆積により設け、これにより約０．４
μｍの厚さの多結晶珪素層で装置がほぼ均一な厚さに被
覆され、この多結晶珪素層には孔９内では、！ｆ垂直な
側壁を有する凹所１２が形成されるようにする（第１図
参照）。多結晶珪素層１０は本例ではｐ型とし、所望に
応じ後の工程で形成すべき半導体領域に対する拡散源と
して作用させることができる。
次に層１０を設けたのと同様な技術により、約０．１μ
ｍのほぼ均一な厚さの窒化珪素より成る層１１を装置上
に形成する。これにより第１図の装置が得られ、次にこ
の装置をホトラッカで完全に被覆し、その後破線１３で
示すようにこのホトラッカを平坦化処理する。
次の処理工程では、反応性イオンによる腐食処理により
ホトラッカと窒化物１１とを一緒に腐食除去する。凹所
１２の外部に位置する窒化物１１の除去後に、この凹所
内に位置する多結晶珪素１０上に窒化物が依然として残
る限りホトラッカの腐食速度を窒化物の腐食速度に比べ
速くすることができる。
凹所１２内に残存するホトラッカを湿式化学腐食により
除去した後、残存する窒化物１１が次の酸化工程におけ
る酸化から下側の多結晶珪素１０を保護する。この酸化
工程中、露出された多結晶珪素１０に酸化珪素より成る
保護層１４が設けられる。これにより第２図の装置が得
られる。
次に凹所１２内に絶縁材料より成る縁部１５を形成し、
これにより例えばトランジスタ領域を画成したり或いは
金属化接点を設けたりする為の次の処理工程に対するマ
スクを得る。この縁部１５を形成する為には、まず最初
残存する窒化物１１を例えば燐酸中での湿式化学腐食に
より除去する。次に、これにより露出された多結晶珪素
ＩＯを異方性腐食（反応性イオンによる腐食或いはプラ
ズマエツチング）により凹所１２の領域で除去し、この
個所で半導体表面７を露出させる。
次にこのようにして得た装置を酸化珪素より成るほぼ均
一の厚さの層で被覆し、この層のうち凹所１２内の縁部
１５をプラズマ中での異方性腐食処理後に残存させ、こ
の縁部１５により多結晶珪素１０を被覆する。２５Ｋｅ
Ｖのエネルギーおよび１０１４原子／ｃＩ１１２のドー
ズ量で予め硼素イオン注入を行い、ベース領域１６を形
成しておくのが好ましい。このベース領域は多結晶接続
細条１０と接触させる。順次の処理工程中アクセプタの
一部がこれらの接続細条１０から半導体本体２内に拡散
し、この半導体本体内にベース接点領域１７を形成する
。
酸化物縁部１５は、イオン注入或いは拡散によりエミッ
タ領域１８を設けたり、次に金属化工程によりエミッタ
金属化層１９を設けたりする為のマスクを凹所１２内で
形成する。これによりｎｐｎ　　）ランジスタが形成さ
れる（第３図）。この場合ｎ型エピクキシアル層５がコ
レクタとして作用し、これには例えば埋込層４と図面の
面以外に位置するコレクタ拡散接点とを経て接点が形成
されている。
本発明の方法により電界効果トランジスタをいかに製造
しうるかを第４〜６図につき説明する。　゛半導体装置
Ｉはｎ型基板３を有する半導体本体２を具え、この半導
体本体２の表面に絶縁材料（例えば酸化珪素）より成る
層を設け、この層に孔９を形成する。この孔９内で表面
７に酸化物の薄肉層２４を被覆し、この酸化物薄肉層の
一部分を以って後にゲート酸化物を構成する。この孔９
を経る拡散或いはイオン注入により゛基板３にｐ型ゲー
ト領域２５をも設ける。
装置は孔９の領域でｐ型子結晶珪素１０と窒化物１１と
のほぼ均一な厚さの二重層（第４図）によって被覆し、
この場合もその後窒化物１１にホトラッカを被覆し、平
坦化および腐食除去処理を行い、この場合も凹所１２内
に窒化物を保持し、この窒化物により、熱酸化による層
１４の形成中凹所１２の領域において装置を酸化から保
護する。
この場合も第２および３図につき説明したのき同様に凹
所１２内で窒化物を除去し、半導体表面７が露出される
まで多結晶珪素ｌＯとゲート酸化物２４の一部分とを異
方性腐食により除去する。孔の縁部に沿って多結晶珪素
１０の垂直部分が依然として存在し、これらの垂直部分
はゲート酸化物２４によりその下側のチャネル領域２５
から分離されている。
次に、はぼ均一な厚さの酸化珪素層により装置を被覆し
、異方性腐食処理後にこの酸化珪素層の縁部１５を残存
させ、これらの縁部により多結晶珪素ＩＯを被覆し、こ
れらの縁部が酸化物１４と相俟って次の処理工程に対す
るマスクを形成するようにする。次にこのマスクを用い
て例えば燐を拡散或いはイオン注入することによりソー
ス領域２６を形成し、更に同じマスクを経てソース接点
２７を形成する。このように形成したトランジスタにお
いては、基板３がドレイン領域として作用し、例えばこ
の基板３の下側面に金属化層２８により接点を形成する
。
このようにして形成したＭＯＳ　　）ランジスタには、
横方向で見てほぼ均質で極めて短かい（く１μｍ）チャ
ネルのチャネルドーピングが得られるという利点がある
。更に、ゲート電極とドレイン領域との間のキャパシタ
ンスが殆ど無視しうるちのとなる。
本発明は上述した実施例に限定されるものではなく種々
に変更しうろこと勿論である。例えば、第６図のＭＯＳ
）ランジスクは、前記の金属化層２８の代わりに表面７
にドレイン接点を設けることにより集積回路に適用しう
るようにすることができる。
また図示の実施例において、導電型をすべて逆にするこ
とができ、また使用した半導体材料に対してはＡ、Ｉｌ
ｌ　ＢＶ型の材料のような他の材料を選択することがで
きる。
また製造処理においても種々の変形が可能である。
【図面の簡単な説明】
第１〜３図は、本発明による方法によりベース−エミッ
タ容量を極めて小さくしたバイポーラトランジスタの製
造方法の順次の工程を示す断面図、第４〜６図は、本発
明による電界効果トランジスタの製造方法の順次の工程
を示す断面図である。 １・・・半導体装置　　　　２・・・半導体本体　“３
・・・基板　　　　　　　４・・・ｎ＋埋込層５・・・
ｎ型エピタキシアル層 ６・・・誘電体絶縁層 ７・・・２の表面（半導体表面） 訃・・絶縁層　　　　　　９・・・孔 １０・・・多結晶珪素層（接続細条） １１・−・窒化珪素層　　　　１２・・・凹所１４・・
・保護層°１５・・・絶縁材料縁部１６・・・ベース領
域　　　　１７・・・ベース接点領域１８・・・エミッ
タ領域　　　１９・・・エミッタ金属化層２４・・・酸
化物薄肉Ｎ（ゲート酸化物）２５・・・ｐ型ゲート領域
（チャネル領域）２６・・・ソース’ｌ　　　　　２７
・・・ソース接点２８・・・金属化層 特許出願人　　エヌ・ベー・フィリップス・フルーイラ
ンペンファブリケン

Claims (1)

  1. 【特許請求の範囲】 １、半導体本体上に設けられた絶縁層にあけた 孔の、少なくとも縁部に沿って相互接続パターンの少な
    くとも一部分が形成され、前記の孔内で相互接続パター
    ンの前記の一部分によって被覆されていない半導体表面
    が少なくとも部分的に露出され、相互接続パターンの前
    記の一部分に絶縁材料が設けられ、この絶縁材料が次の
    処理工程でマスクの一部を成すようにする半導体装置の
    製造方法において、少なくとも前記の孔の領域で半導体
    装置にほぼ均一な厚さの第１半導体材料の層を被覆し、
    この層にほぼ均一な厚さの耐酸化材料の層を被覆し、そ
    の後前記の耐酸化材料を少なくとも前記の孔の外部で選
    択的に除去し、これによって露出された第１半導体材料
    の部分をこれらの厚さの一部分に亘って酸化し、その後
    前記の孔内で耐酸化材料を除去し、次に第１半導体材料
    を異方性腐食により除去し、前記の相互接続パターンに
    属する第１半導体材料の少なくとも一部分が前記の孔の
    縁部に沿って残存するようにすることを特徴とする半導
    体装置の製造方法。 ２、バイポーラトランジスタを製造する特許請求の範囲
    第１項に記載の半導体装置の製造方法において、ベース
    のドーピングとエミッタのドーピングとの双方を前記の
    マスクを経て行うことを特徴とする半導体装置の製造方
    法。 ３、電界効果トランジスタを製造する特許請求の範囲第
    １項に記載の半導体装置の製造方法において、前記の孔
    内の半導体表面に予めフィールド酸化物の薄肉層を設け
    ておくことを特徴とする半導体装置の製造方法。 ４、特許請求の範囲第３項に記載の半導体装置の製造方
    法において、ソース領域のドーピングを前記のマスクを
    経て行うことを特徴とする半導体装置の製造方法。 ５、特許請求の範囲第２項又は第４項に記載の半導体装
    置の製造方法において、前記のマスクを同時に接点マス
    クとしても作用させることを特徴とする半導体装置の製
    造方法。 ６、特許請求の範囲第１〜５項のいずれか１つに記載の
    半導体装置の製造方法において、形成すべき層をプラズ
    マ成分と接触させることにより前記の異方性腐食処理を
    行うことを特徴とする半導体装置の製造方法。
JP60206180A 1984-09-18 1985-09-18 半導体装置の製造方法 Granted JPS6174370A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8402856 1984-09-18
NL8402856A NL8402856A (nl) 1984-09-18 1984-09-18 Werkwijze voor het vervaardigen van een halfgeleiderinrichting.

Publications (2)

Publication Number Publication Date
JPS6174370A true JPS6174370A (ja) 1986-04-16
JPH0521338B2 JPH0521338B2 (ja) 1993-03-24

Family

ID=19844483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60206180A Granted JPS6174370A (ja) 1984-09-18 1985-09-18 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US4689872A (ja)
EP (1) EP0180256B1 (ja)
JP (1) JPS6174370A (ja)
CA (1) CA1243131A (ja)
DE (1) DE3574525D1 (ja)
NL (1) NL8402856A (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4722908A (en) * 1986-08-28 1988-02-02 Fairchild Semiconductor Corporation Fabrication of a bipolar transistor with a polysilicon ribbon
GB8621535D0 (en) * 1986-09-08 1986-10-15 British Telecomm Bipolar fabrication process
GB8621536D0 (en) * 1986-09-08 1986-10-15 British Telecomm Bipolar fabrication process
US4837176A (en) * 1987-01-30 1989-06-06 Motorola Inc. Integrated circuit structures having polycrystalline electrode contacts and process
US5067002A (en) * 1987-01-30 1991-11-19 Motorola, Inc. Integrated circuit structures having polycrystalline electrode contacts
GB2204992A (en) * 1987-05-05 1988-11-23 British Telecomm Bipolar transistor
US4772566A (en) * 1987-07-01 1988-09-20 Motorola Inc. Single tub transistor means and method
US5132765A (en) * 1989-09-11 1992-07-21 Blouse Jeffrey L Narrow base transistor and method of fabricating same
US5008207A (en) * 1989-09-11 1991-04-16 International Business Machines Corporation Method of fabricating a narrow base transistor
GB2236901A (en) * 1989-09-20 1991-04-17 Philips Nv A method of manufacturing a semiconductor device
NL9100062A (nl) * 1991-01-14 1992-08-03 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
US5171705A (en) * 1991-11-22 1992-12-15 Supertex, Inc. Self-aligned structure and process for DMOS transistor
US5414283A (en) * 1993-11-19 1995-05-09 Ois Optical Imaging Systems, Inc. TFT with reduced parasitic capacitance
US6110798A (en) 1996-01-05 2000-08-29 Micron Technology, Inc. Method of fabricating an isolation structure on a semiconductor substrate
US6465865B1 (en) * 1996-01-05 2002-10-15 Micron Technology, Inc. Isolated structure and method of fabricating such a structure on a substrate
US6656845B2 (en) * 2002-02-15 2003-12-02 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming semiconductor substrate with convex shaped active region
US6784076B2 (en) * 2002-04-08 2004-08-31 Micron Technology, Inc. Process for making a silicon-on-insulator ledge by implanting ions from silicon source

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3886569A (en) * 1970-01-22 1975-05-27 Ibm Simultaneous double diffusion into a semiconductor substrate
US4074304A (en) * 1974-10-04 1978-02-14 Nippon Electric Company, Ltd. Semiconductor device having a miniature junction area and process for fabricating same
US4127931A (en) * 1974-10-04 1978-12-05 Nippon Electric Co., Ltd. Semiconductor device
JPS5293278A (en) * 1976-01-30 1977-08-05 Matsushita Electronics Corp Manufacture for mos type semiconductor intergrated circuit
US4506437A (en) * 1978-05-26 1985-03-26 Rockwell International Corporation Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4305760A (en) * 1978-12-22 1981-12-15 Ncr Corporation Polysilicon-to-substrate contact processing
US4285117A (en) * 1979-09-06 1981-08-25 Teletype Corporation Method of manufacturing a device in a silicon wafer
FR2508704B1 (fr) * 1981-06-26 1985-06-07 Thomson Csf Procede de fabrication de transistors bipolaires integres de tres petites dimensions
JPS5946105B2 (ja) * 1981-10-27 1984-11-10 日本電信電話株式会社 バイポ−ラ型トランジスタ装置及びその製法
NL8105920A (nl) * 1981-12-31 1983-07-18 Philips Nv Halfgeleiderinrichting en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
US4507171A (en) * 1982-08-06 1985-03-26 International Business Machines Corporation Method for contacting a narrow width PN junction region
US4545114A (en) * 1982-09-30 1985-10-08 Fujitsu Limited Method of producing semiconductor device
JPS5975661A (ja) * 1982-10-22 1984-04-28 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0180256A1 (en) 1986-05-07
JPH0521338B2 (ja) 1993-03-24
NL8402856A (nl) 1986-04-16
US4689872A (en) 1987-09-01
DE3574525D1 (de) 1990-01-04
CA1243131A (en) 1988-10-11
EP0180256B1 (en) 1989-11-29

Similar Documents

Publication Publication Date Title
EP0039411B1 (en) Process for fabricating an integrated pnp and npn transistor structure
US4378630A (en) Process for fabricating a high performance PNP and NPN structure
JP3157357B2 (ja) 半導体装置
JPS6174370A (ja) 半導体装置の製造方法
JPH07120795B2 (ja) 半導体デバイスの製作方法
JP2003347420A (ja) 半導体装置及びその製造方法
US6436798B2 (en) MOSFET device
US5677210A (en) Method of producing a fully planarized concave transistor
JP2587444B2 (ja) Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法
KR100424241B1 (ko) 비휘발성 반도체 기억 장치의 제조 방법
JP2976842B2 (ja) 半導体記憶装置の製造方法
JPS62179764A (ja) 壁スペ−サを有するバイポ−ラ半導体装置の製造方法
US5574306A (en) Lateral bipolar transistor and FET
JP2861856B2 (ja) 半導体装置の製造方法
JP2000514241A (ja) 自己整合されたコンタクトおよびフィールド絶縁物を伴ったトランジスタおよび該トランジスタのための製造プロセス
JPS60241261A (ja) 半導体装置およびその製造方法
JP2001217396A (ja) 半導体素子の製造方法
JP3137044B2 (ja) 半導体装置及びその製造方法
US6239478B1 (en) Semiconductor structure for a MOS transistor
JP2734434B2 (ja) 半導体装置およびその製造方法
JP3207561B2 (ja) 半導体集積回路およびその製造方法
JP2709200B2 (ja) 半導体装置の製造方法
JPH06244415A (ja) 半導体装置およびその製造方法
US5594268A (en) Method of manufacturing high performance bipolar transistors in a BICMOS process
JP2003297944A (ja) 半導体装置及び半導体装置の製造方法