JPS6170633A - 文字・カ−ソル発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はオンロスコープなどのブラウン管面上に被測定
信号の波形とともに表示する記号を含む文字およびカー
ソルを発生する文字・カーソル発生回路に関する。

オシロスコープの多チャンネル化、多機能化および高精
度化にともない、信号波形のみならず測定柴件なども文
字などによりブラウン管面上に表示するようになってい
るが、さらに精密測定をする場合には、被測定信号の任
意の個所にカーソルを移動せしめて使用することが望ま
れる。本発明は、とくにこのような高機能のオシロスコ
ープに用いて効果のちる文字・カーソル発生回路に関す
る。

〔従来の技術〕

従来の技術について、第１６図により説明する。

第１６図は、ブラウン管面上において表示された（　　
信号波形の途中で波形の表示を一定期間中断し、その一
定期間中に多くのドツトで構成された１文字（図中の２
）を表示し、再び波形を表示しその表示を中断し、つぎ
の１文字（図中のＯ）を表示し、また波形を表示すると
いうようにして、第１６図に示すように文字と波形をブ
ラウン管（以下、ＣＲＴという。）上に表示していた（
参考文献：たとえば　岩通技報　Ｖｏｌ、１７．　Ｎｏ
、４．　３頁〜４頁。

１９７９年１月１５日発行、発行所　岩崎通信機株式会
社）。

〔発明が解決しようとする問題点〕

従来の技術では、ＣＲＴ上で第１６図に示すように波形
表示を一定期間中断してその間に１文字を表示し、再び
波形を表示するように動作していたために、１文字を表
示するごとに波形にブランクができて、ＣＲＴ上でこれ
が目立ってみえる。このブランクの期間をＣＲＴ上で左
右にジッタせしめても、このブランクは、なお認識され
、観測上不都合である。

カーソルの表示をする場合も、上述の文字蚊示の場合と
同様に信号波形の短くはない一定期間、中断して行うだ
めに同僚に不都合を生じていた。

このような文字・カーソル発生回路を具備したオシロス
コープは高級機であり、このような問題点を有するので
は、製品価値を減殺せしめる結果となる。

本発明ｔｒｉ、この問題点を解決せんとするものである
。

〔問題点を解決するための手段〕

従来技術のごとく、波形上の１つのブランクを使って１
文字あるいはカーソルの一定の線分を表示するのではな
く、本発明では、１つのブランク時間を短時間なものと
し、この間に１文字あるいはカーソルを構成する多数の
ドツトのうちの１ドツトを表示すること＼した。

このように、１ドツトごとに文字を表示する（カーソル
は表示せず）文字発生回路は、本出願人が昭和５９年９
月１０日に出、ａした、特許願「文字発生回路」により
実現することが可能であるが、これに一部の回路を付加
することによってカーソル表示をも可能としたものであ
る。

〔作　用〕

カーソルを構成している多くのドツトをいくつかの複数
個の単位に分けて、これを１文字と同様に取り扱うこと
によって、文字およびカーソルを表示可能とした。

さらに、この１ドツト単位で表示する短時間のブランク
を、波形上において、表示すべき全ての文字式やカーソ
ルとは関係なく１フレーム（総水すべき全ての文字およ
びカーソルを１回表示する期間）中に分散せしめた。文
字・カーソル発生回路内のクロックは、オシロスコープ
の波形なトドは全く関係のない周期で、しかも適度のジ
ッタをもつものを用い、１フレーム中にドツトが均一に
ゆきわたるように動作せしめている。このようにして、
波形上のブランクを認識し難くした。

〔実施例〕

本発明の一実施例である回路構成図を第１図に示し、こ
れによって全体の動作を説明する。

１は各構成要素の動作の基準となるクロック信号などを
発生するクロック発生回路、２はクロック信号を計数し
、他の構成要素に制御信号−や各種のアドレスを送出す
るカウンタ・コントコール部、３は各種のデータや信号
を他の構成要素に送出するマイクロプロセツサなどを含
むＣＰＵ回路、４はキャラクタＲＯＭ４０、スペース検
出回路４４、ビデオＲＡＭ４７　、スイッチ４８および
４９を含むメモリ部、５はカウンタ・コントロール部２
からの列アドレスおよび行アドレスと、キャラクタＲＯ
Ｍ４０からの横、縦アドレスを受けてアナログ信号であ
るキャラクタＸ信号およびキャラクタＹ信号を発生する
Ｄ／Ａ変換部、８は、ＣＰＵ回路３からのＣＰＵデータ
によってカーソルデータ　（位ｌホ情報）を与えられ、
カーソルＸ信号およびカーソルＸ信号を発生し、このカ
ーソルＸ信号およびカーソルＸ信号とキャラクタＸ信号
およびＹ信号とをカウンタ・コントロール部２からのス
イッチコントロールにより切換えてカーソル／キャラク
タＸ信号およびカーノル／キャラクタＹ信号を出力する
カーソルデータ及カーノル／文字切換回路であり、６は
１、　　　　ＣＲＴ６４、スイッチ６１〜６３を含み、
カーソル／キャラクタＸ信号、カーソル／キャラクタＹ
信号およびクロック発生回路１からのキャラクタＺ信号
を各スイッチ６１〜６３のＢ側に受け、オンロスコープ
の被測定信号波形に関する図示されていｉい回路からの
Ｘ、　Ｙ、　Ｚ軸信号を各スイッチ６１〜６３のＡ側に
受けて、切換え表示するオンロスコープ部（信号観測部
）であり、７は、操作パネルなどからの測定条件などを
ＣＰＵ回路３に加えるためのインタフェース（以下、Ｉ
ｌｏという。）である０ ＣＰＵ回路３より、フレーム起動信号を発生し、カウン
タコントロール部２に加える。このフレーム起動信号は
、たとえば電源投入時に１回出さ几るのみで、その後は
第１図に示した回路全体が自走（自励）状態で動作する
。

クロック発生回路１で発生する信号のうち、ビデオクロ
ックによりカウンタ・コントロール部２に含まれたビデ
オカウンタを順次更新していさ、ビデオＲＡＭアドレス
を発生し、Ｂ１１１ｉＩにあるスイッチ４８を通してビ
デオＲＡＭ４７のあらかじめＣＰＵ回路３から書込まれ
た記憶内容である文字・カーソルデータを読出し、Ｂ側
にりるスイッチ４９を通してキャラクタＲＯＭ４０とス
ペース検出回路４４に送出する。１つの文字は、たとえ
ば、横および縦のそれぞれが５×７個のドツトにより構
成されている。文字と文字の間隔は横に１ドツト縦に３
ドツトからなっているため、この文字と間隔とを含める
と、横が６ドツト縦が１０ドツトとなっている。そのた
めに、カーソルも文字と同様に取り扱われ、横カーソル
は６ドツトを１単位としてまた縦カーノルは１０ドツト
を１単位として取り扱われる。

こメで、ドツトに関するデータ　（ドツトデータ）は、
カウンタ・コントロール部２からキャラクタＲＯＭ４０
へのキャラクタＲＯＭアドレスにより送出される。キャ
ラクタＲＯＭ４０は、文字・カーソルデータとしてこの
文字・カーソルを構成するドツトの横、ｈ−よひ縦のア
ドレスをそれぞれ３ピントおよび４ビツトの信号でＤ／
Ａ変換器５に送出する。

１単位分のデータがキャラクタＲＯＭ４０から送出され
ると、その最後を示すターミネータがキャラクタＲＯＭ
４０からクロック発生回路１に送出される。クロック発
生回路１ではターミネータを受けると、ビデオクロック
を１個発生させ、カウンタ・コントロール部２において
ビデオＲＡＭアドレスを１つ更新し、スイッチ４８を通
してビデオＲＡＭ４７のアドレスを１つ更新せしめ、っ
さの文字・カーソルの処理に移行する。

クロック発生回路１においては、ビデオクロックに起動
されてキャラクタクロックを発生し、カウンタ・コント
ロール部２に送出されてキャラクタＲＯＭアドレスを更
新していく。

ビデオＲＡＭ４７から送出される文字・カーノルデータ
が空白を示すスペースコードの場合には、スペース検出
回路４４がこれを検出して、スペース検出信号をクロッ
ク発生回路１に送出する。このクロック発生回路１は、
スペース検出信号によってビデオクロックを１個発生し
、ビデオＲＡＭアドレスを１つ更新し、スイッチ４８を
通してビデオＲＡＭ４７のアドレスを１つ更新して、っ
きの文字の処理に移行するが、続いてスペース検出信号
がある場合には、その間ビデオクロックを出し続ける。

カウンタ・コントロール部２からは表示すべき文字・カ
ーソルのＣＲＴ上のＸ座標（列アドレス）およびｙ＝標
（行アドレス）を特定する列アドレスおよび行アドレス
をＤ／Ａ変換部５に送出し、Ｄ／Ａ変侠都５では、文字
・カーソルを構成する各ドツトの横、縦アドレスとこの
列２行アドレスを加算しアナログ信号として、キャラク
タＸ信号、キャラクタＸ信号をカーソルデータ＆カーソ
ル／文字切換回路８に印加する。

カーノルデータ＆カーンル／文字切換回路８では、カウ
ンタ・コントロール部２からのスイッチコントロールに
よりスイッチを切換えて文字を表示すべき期間（（おい
ては、キャラクタＸ、　Ｙ信号はそのま＼、それぞれ出
力される。横カーソルを表示すべき期間は、キャラクタ
Ｘ信号はそのま一カーソルデータ＆カーソル／文字切換
回路８の出１　力となり、横カーソルのＹ座標は、ＣＰ
Ｕ回路３から送られるＣＰＵデータをＤ／Ａ変侠したも
のが出力される。同様にして、縦カーソルを表示すべき
期間はキャラクタＸ信号はそのま＼出力され、縦カーソ
ルのＸ座標は、ＣＰＵ回路３かも送られるＣＰＵデータ
をＤ／Ａ変侠したものが出力される。このようにして文
字・カーソルに関するＸ、　Ｙ信号としてカーソルデー
タ＆カーソル／文字切換回路８から送出され、オシロス
コープ部６のＢ側にめるスイッチ６１．６２を通してＣ
ＲＴ６４のＸ軸、Ｙ軸に印加される。

一方、文字・カーソルを構成する１ドツトごとにキャラ
クタイネーブルがクロック発生回路１から送出され、ス
イッチ６１〜６３をＡからＢに切換え、カーソル／キャ
ラクタＸ、　Ｙ信号がＣＲＴ６４のＸ、　Ｙ軸に印加さ
れると、クロック発生回路１でキャラクタイネーブルと
同期して発生したキャラクタＺ信号をスイッチ６３を通
してＣＲＴ６４のＺ軸に印加し、文字・カーソルを構成
する各ドツトを−輝かせる。スイッチ６１〜６３がキャ
ラクタイネーブルによってＡ側にある場合には、ＣＲＴ
６４には観測中の信号波形が表示される。

したがって、文字・カーソルの表示は文字・カーソルを
構成する１ドツトごとに、スイッチ６１〜６３がＡから
Ｂ　Ｋ切換えられて文字・カーソルを表示し、ふたたび
Ａに切換えられて信号波形を描く動作をくり返す。

以上の動作中において、ビデオＲＡＭ４７への文字デー
タの書込みは、任意の期間に、ＣＰＵ回路３によってビ
デオＲＡＭ書込信号を発生し、クロック発生回路１およ
びスイッチ４８．４９に加えてＡ側にし、ＣＰＵ回路３
からのＣＰＵアドレスとＣＰＵデータによって行う。

文字・カーソルを１列ＣＲＴ６４に表示し終ると、カウ
ンタ・コントロール部２はクロックマスクを発生し、一
定期間、ビデオクロックおよびキャラクタクロックの発
生を停止し、その後、つぎの列の表示のための処理が開
始される。

以上が、本発明の詳細な説明であるが、本発明の主要部
についてさらに具体例によって説明する。

ＣＲＴ６４における文字の表示例を第２図に示し説明す
る。すなわち１文字が横５ドツト、縦７ドツトで１１４
成されており、黒丸がＣＲＴ６４の管面上において輝点
として表示されるのである。白丸は文字と文字の間隔で
ある空白（スペース）を示し、横に１ドツト縦に３ドツ
ト配されている。各文字の左肩コーナの小さな丸印が各
文字（（ついての横および縦の座標の原点（０，０）と
なる。

キャラクタＲＯＭ４０の内容について、第３図により説
明する。（ａ）はキャラクタＲＯＭ４０全体を表し、そ
のうちの一部に、たとえば、文字Ａに関するエリアが（
ｂ）に示すように含まれる。文字Ａを表すエリアのアド
レスは１００００１０　　である。キャラクタＲＯＭ４
０から文字Ａをｄ出すためには、コずビデオＲＡＭ４７
からこの文字Ａを表すエリアのアドレス１００００１０
　をキャラクタＲＯＭ４０に印加する必要がある。

文字Ａのエリアには、第３図（ｂ月Ｃ示すように文字Ａ
を構成するドツトＡＯ−Ａ１５のデータが格納されてい
る。このドソ１−ＡＯ−Ａ１５は第３図（Ｃ）に示す黒
丸のようになっており、たとえば、ＡＯは座標が（２，
０）でるり、Ａ１５は（４，６）である。

これらの座標は、各ドツトデータとしてキャラクタＲＯ
Ｍ４０に格納されている。

つぎに、キャラクタＲＯＭ４０に格納された内容の一例
につき、第４図により説明する。これは文’ｆｆ−Ａ　
Ｋついて表しており、キャラクタＲＯＭ４ｏへの入力に
は、ビデオＲＡＭ４７からの入力と、カウンタ・コント
ロール部２に含まれるキャラクタカウンタ２４からキャ
ラクタＲＯＭアドレスとして加えられるデータがある。

この人力データに対してキャラクタＲＯＭ４０の出方が
得られ、この出力データは、１ビツトからなるターミネ
ータ、３ビツトからなる横アドレス、４ビツトからなる
縦アドレスからなっている。この人力データと出力デー
タの関係は各ドツトごとに対応している。

ビｆ、ｔＲＡＭ４７からは、Ａを構成する各ドツトの番
号ＡＯ〜Ａ１５において、文字Ａを表すコード１０００
０１０がキャラクタＲＯＭ４０に加えられてい乙。キャ
ラクタカウンタ２４がらのキャラクタ、　　　　ＲＯＭ
アドレスはたとえば、ドラｌ−ＡＯの場合は０を表す。

ｏｏｏｏが、ドラ）ＡＩの場合はｌを表す００００１　
、　　トンｔ−Ａ２　（７）場合は２を表す０００１０
　Ｓ以下同様（（シてＡ１５の場合は１５を表す０１１
１１となっている。これらの入力があるとキャラクタＲ
ＯＭ４０はそれぞれ各ドツトの横アドレスおよび縦アド
レスとターミネータを出力する。

トン）　ＡＯの場合、その座標（２，０）に対応して横
アドレスは２を表す０１０を、妓アドレスはＯを表す０
０００を出力する。ドラ）Ａｌの場合、その座標　（１
，１）に対応して横アドレスは１を表す００１を、縦ア
ドレスは１を表す０００１を出力する。ドツトＡ２の場
合、その座標（０，２）に対応し７て横アドレスはＯを
表す０００を、縦アドレスば２を表す００１０を出力す
る。以下同様にして、ドラ）Ａ１５の場合、その座標（
４，６）に対応して横アドレスは４を表す１００を、縦
アドレスは６を表す０１１０を出力する。ドツトＡ１５
を出力すると、それまで０であったターミネータは１を
出力しクロック発生回路１に送る。

以上は文字について説明したが、つぎにカーソルについ
て説明する。

第５図はＣＲＴ６４の管面上の表示を説明するための図
である。（ａ）には、被測定信号の波形と、上方Ｋ　Ｉ
ｄ−ｆ　ノ１ｊｔｌｌ　定条件ｆ　６　ル５０ｍＶ／Ｄ
　ＩＶ、　２　ｎ　Ｓ／Ｄ　ＩＶが表示され、信号波形
の任意個所に合せて第１横。

縦カーソルおよび第２横、縦カーソルが表示されている
。横カーソルは６ドツトを１単位として、まだ縦カーソ
ルは１０ドツトを１単位として取り扱われるが、第５図
（ｂ）はＣＲＴ６４の管面は慣方向に３２単位分を縦方
向に１６単位分を有することを示しており、横カーソル
は３２単位分１９２ドツト分を心安とし、縦カーソルは
１６単位分１６０ドツトを心安とすることを示している
。管面全体を文字で埋めるとするならば３２Ｘ１６文字
表示できる。

第６図（ａ）は第２図に対応するカーソルの表示例を示
す図で、１文字が５×７ドツトからなり、それにスペー
スが横に１ドツト縦に３ドツト入るところから、横力−
ノルは６ドツトを１単位とし、縦カーソルは−１−Ｏド
ツトを１単位としている。図中の白抜きの丸が各カーソ
ルの１単位の座標原点をなし、第２図における文字の座
標原点に対応するものである。第６図（ｂ）は第３図（
ｃ）に対応するもので、横、縦カーソルそれぞれの１単
位分を示している。キャラクタＲＯＭ４０の横、縦カー
ノルのエリアには横カーソル１単位をｍ　ｔｙＸするド
ツトＸ。

〜Ｘ５のデータおよび縦カーソル１単位を構成するドラ
）ＹＯ〜Ｙ９のデータが格納されている（第３図（ａ）
　、　（ｂ）を参照）。たとえばＸＯはＩｎｋが（０゜
０）でＸ５は（Ｓ、Ｏ）　　である。同様にして、縦カ
ーソルについてみると、ＹＯは座標が（０，０）　　で
ＹＯは（０，９）である。これらの座標は、各ドツトデ
ータとしてキャラクタＲＯＭ４０に格納されている。

つぎに、キャラクタＲＯＭ４０に格納された内容、の−
例につき第４図に対応する第７図により説明する。これ
は実線の横カーソル（ＸＯ〜Ｘ５）および縦カーソル（
ＹＯ〜Ｙ９）を示すものである。ビデオＲＡＭ４７から
は実線の横、縦カーノルを示すデータがキャラクタＲＯ
Ｍ４０に印加され、キャラクタカウンタ２４からはドツ
ト番号を示すキャラクタＲＯＭアドレスがキャラクタＲ
ＯＭ４０に印ンＪ口される。これに対して、キャラクタ
ＲＯへ１１４０の出力は横アドレス縦アドレスに示すよ
うになり、これがＤ／Ａ変侠部５に印加される。そして
各カーソルの１巣立分のデータを出力し終ると、それま
で０であつ７そターミネータは１となって、これがクロ
ック発生回路１に送出される。

以上のカーソルは実線の場合について説明したが、第６
図および第７図における説明から、点線や一点鎖線など
任意のカーソルをキャラクタＲＯＭ４０　に格納できる
ことは明らかであろう。

つきに、カウンタ會コントロール部２がらの出力である
ビデオＲＡＭアドレスと、それを印加されたビデオＲＡ
Ｍ４７の出力との関係を紀８図により説明する。

ビデオＲＡＭアドレスは０〜６０７まであり、０〜５１
１　（５１２単位分）は文字データに、５１２〜５２７
（１６単位分）は第１縦カーソルに、５２８〜５４３１
　　（１６単位分）は第２縦カーソルに、５４４〜５７
５（３２単位分）は第１横カーソルに、５７６〜６０７
（３２単位分）は第２横カーソルにそれぞれアドレスの
割付がなされている。ビデオＲＡＭアドレスは便宜上１
０進で図中に記された数値に対応する２進コードで構成
されており、これが印加されることによって文字やカー
ソルなど種々のキャラクタをめられすコードをビデオＲ
ＡＭ４７は出力する。

こ＼で、第８図においては第１横、縦カーソルは実線の
場合を示し、第２横、縦カーソルは点、腺の場合を示し
ている。このカーソルを表すビデオＲＡＭアドレス中に
スペースコードを挿入するならばカーソルの任意の個所
を１スペースコードに対して１単位分すなわち、横カー
ソルの場合は６トツト、縦カーソルの場合は１０ドツト
分を空白にすることができる。

クロック発生回路１の動作 つぎに、クロック発生回路１の動作につき、第９図およ
び第１０図により説明する。

クロック発生回路１は第９図に示すように、ビデオクロ
ック発生回路１１．キャラクタクロック発生回路１２お
よびキャラクタイネーブルとキャラクタ２信号を発生す
るキャラクタイネーブル／２信号発生回路１３からなっ
ている。

第１０図は第９図に示す回路の動作を説明するブこめの
波形図で、／、ａ）において、クロックマスクがＨレベ
ルでは、ビデオクロック発生回路１１およびキャラクタ
クロック発生回路１２はリセットされており、ビデオク
ロック、キャラクタクロックおよびキャラクタクロック
にもとついて発生するキャラクタイネーブル七キャラク
タ２信号の発生はない。

クロックマスクがＬレベルになるとビデオクロック発生
回路１１はクロックマスクの立下りで（ｂ）に示すよう
にビデオクロック０を発生し、カウンタ・コントロール
部２を介してビデオＲＡ　Ｍアドレスを送出して、ビデ
オＲＡＭ４７の先頭アドレスの文字・カーノルデータ（
たとえば、第４図に示す文字Ａを表す１００００１０　
）　を読出す。キャラクタクロック発生回路１２は、（
ｂ）に示すピデオクａノ５、りＯの立下りてキャラクタ
クロック発生回路１２から（Ｃ）（で示すキャラクタク
ロック０〜１６を自励的に発生し、カウンタ・コントロ
ール部２を介してキャラクタＲＯＭアドレス（第４図ま
たは第７図の「キャラクタカウンタ２４から」の欄のデ
、−タ）を送出して、キャラクタＲＯＭ４０がら１文字
・カーソル分のドツト情報（第４図または第７図の「キ
ャラクタＲＯＭ４０の出力」の４７のデータ）を発生さ
せる。

キャラクタイネーブル／２信号発生回路１３は、このキ
ャラクタクロックの立上りに同期して、一定期間（たと
えば１．５μｓ）のＨレベルをもつ（ｆ）　４て示すキ
ャラクタイネーブルを発生する。（ｃ）に示すキャラク
タクロック１６が発生すると、１文字の終りを示すター
ミネータがキャラクタＲＯＭ４０がら出力され、ビデオ
クロック発生回路１１は（ｂ）に示すビデオクロックｌ
を発生し、ビデオクロック１のＩ（レベルは（Ｃ）に示
すキャラクタクごツク１６のＨレベルをＬレベルにする
。（ｂ）に示すビデオクロック１のＨ期間（たとえば、
３００ｎＳ　）　７ｊ・、ｆｆるとその立下りで再びキ
ャラクタクロック０〜１ｏを発生せしめる。すなわち（
ｂ）においてビデオクロック０および１は、それぞれた
とえば文字Ａおよび１をあられし、（Ｃ）のキャラクタ
クロックＯ〜１６およびつぎの０〜１０はそれぞれ文字
Ａおよび１のドツト番号を表すものである。（ｄ）に示
すターミネータが発生した場合には、（ｆ）に示すキャ
ラクタイネーブルは発生しない。

（ｇ）に示すキャラクタＺ信号は、（ｆ）に示すキャラ
クタイネーブルのＨレベルよりも若干短い期間Ｌレベル
を示す。これはキャラクタイネーブルがスイッチ６１〜
６３を切換えて安定な状態になってから文字・カーソル
を構成するドツトをキャラクタＺ信号のＬレベルの期間
輝かせるためであり、これによりスイッチ６１〜６３の
好ましくないトランジェントが表示されてしまうのを防
止している。

また、キャラクタイネーブル／Ｚ信号発生回路１３にビ
デオＲＡＭ臀込信号が印加されているのは、ビデオＲＡ
Ｍ４７にＣＰＵ回路３からＡ側になったスイッチ４８．
４９　　を通して、ＣＰＵアドレスおよびＣＰＵデータ
により書込み中は、キャラクタＺ信号に無用な輝点が生
ずるのを防止するためである。

文字・カーソルデータと同様に、ビデオＲＡＭ４７にス
ペースが書込まれていると、そのアドレスを読み出した
と、きには、スペース検出回路４４はスペース検出信号
をクロック発生回路１に送出し、第１０図（ｅ）に示す
スペース検出信号がＨレベルにある間は（ｂ）に示すビ
デオクロック２〜３０を発生させ、カウンタ・コントロ
ール部２がビデオＲＡＭ４７へ送出するビデオＲＡＭア
ドレスをスキップさせていく。一方、このスペース検出
信号が１（レベルにある期間は、キャラクタクロック発
生回路１２は第１０図（ｃ）に示すキャラクタクロック
の発生を停止している。同時にこの期間は、（ｆ）に示
すキャラクタイネーブルはＬレベル（ディスエイプルの
状態）を保ち、（ｇ）に示すキャラクタＺ信号はＨレベ
ルを維持し、ＣＲＴ６４に輝点は生じない。

スペース検出信号がＬレベルになると、（ｂ）に示すビ
デオクロック３１の立下りで（Ｃ）に示すキャラクタク
ロックＯ〜１４を発生せしめる。このときのビデオクロ
ック３１はたとえば文字２を表し、キャラクタクロック
Ｏ〜１４は文字２０ドツト番号を表す。このようにして
キャラクタクロック１４が【ｄ）に示すターミネータを
発生させると、−列分（３２文字分、たソし、ビデオク
ロック２〜３０はスキソゲ）の文字データの読み出しが
終了し、（ａ）に示すクロックマスクはＨレベルに移行
し１フレームを終了する。このＨレベルを一尾期間経過
するとクロックマスクの立下りでビデオクロックを蚤生
して前述の動作が繰り返される。以上の動作は文字の場
舒についてなされたが、カーソルの場合であっても、同
様に処理されることは明らかであろう。

前述の動作において、キャラクタクロック発生回路１２
の発生周波数がＣＲＴ６４に表示される文字数やカーノ
ルに対応して変化するように、ＣＰＵ回路３がＣＰＵデ
ータをキャラクタクロック発生回路１２に与え、１フレ
ームの期間がはソ一定（約２０ｍ５）になるようにして
いる。このＣＰＵデータによってクロック発生周波数を
可変できるクロック冗生回路は、本出願人が昭和５９年
８月２３日て出；・ホした、実用新案登録順「可変クロ
ック発生回路」により実現することができる。

これは第１５図に示すようにＤ／Ａ変侠器１１０゜トラ
ンジスタ１１１．１１２、ＡＮＤ１１３、単安定マルチ
バイブレータ１１４、抵抗１２１．１２２、コンデンサ
１３２からなっている。こ＼で、Ｄ／Ａ変換器１１０は
ディジタルデータによって電流（Ｉ１）を発生する電流
発生手段をなし、この電流（工１）に応じて、トランジ
スタ１１１．１１２および抵抗１２１，１２２が電流（
工２）を設定する電流設定手段をなし、単安定マルチバ
イブレータ１１４．コンデンサ１３２およびＡＮＤゲー
ト１１３は設定された電流（Ｉ２）によって出力パルス
の幅を決定されるマルチノくイブレータ手段をなしてい
る。スタート信号１４１により自１肋状態となってクロ
ックを出力し、ディンタルデータによってパルスの幅を
可変するものである。）この回路は適度のジッタを有し
ている。

カウンタ・コントロール部２の動作 つぎに、カウンタ・コントロール部２の動作について、
第１１図および第１２図により説明する。

カウンタ・コントロール部２は、第１１図に示すように
ビデオＲＡＭアドレスを出力するヒ゛デオカウンタ２０
１、列アドレスを出力するたとえｉＩ′ｆ３２進カウン
タからなる列カウンタ２０２、行アドレス□　を出力す
るたとえば１６進カウンタからなる行カウ／り２０３、
キャラクタＲＯ＞ｉアドレスを出力するキャラクタカウ
ンタ２０４、パルス発生回路２０５゜２０６、ＯＲゲー
ト２０７〜２０９、列・行カウ／り出力処理は号、列・
行カウンタ終了信号およびカーノル終了信号を発生する
列・行カウ／り出力処理回路２１１、スイッチコントロ
ールＸｉ、　Ｘ２．　Ｙｌ、およびＹ２を発生するスイ
ソチコ／トロール信号発生回路２１２、ビデオクロック
と列カウンタ終了信号とを切換えて行カウンタ２０３に
印加するための切戻えスイッチ２１３およびカーソルイ
ネーブル信号ｔａ生するフリツプフロツプ２１４からな
っている。

電源投入時などにおいて、ＣＰＵ回路３から送られてく
るフレーム起動信号と、文字・カーソルのすべてを書き
終えたときビデオカウンタ２０１が発１　生する第１２
図（ｆ）に示すビデオカウンタ終了信号の立上り（／ｃ
より発生するパルス（パルス発生回路２０５の出力）と
でＯＲゲート２０７によって出力されるフレーム信号（
ａ）により、カウンタ・コントロール部全体をリセット
する。

第１秩カーノル、第２縦カーノル（第１２図／ｂ）にお
いてそれぞれＶｌ、　Ｖ２　で表示）、第１偵カーソル
、第２横カーソル（同図（ｂ）においてぞれそれＨｌ、
Ｈ２で表示）、続いて文字の順に表示する場合について
第１２図は示してい７Ｓ。

カーソルを表示している間は、切換スイッチ２１３はＡ
側に切換えられており、行２列カウンタ２ｏ２゜２０３
はビデオクロックを計数する。行カウンタ２０３は１、
ビデオクロツタを１６１向（１６単位分第５図（ｂ）参
照）を受取ると　（第１０図〈ｂ）に示すビデオクロッ
ク０〜１５）、行カウンタ終了信号を発生して、第１２
図（ｂ）にＬレベルで示す左から２番目の列・行カウン
タ終了信号を発生する。この間第１０図（ｃ）に示すキ
ャラクタクロック（第１縦カーソルの場合は１０ｊ［７
のキャラクタクロックすなわち０〜９を必要とする。）
およびビデオクロックを発生するのにＮ（。

て、キャラクタカウンタ２０４およびビデオカウンタ２
０１がカウントし、キャラクタＲＯＭアドレスおよびビ
デオＲＡＭアドレスを送出する。この列・行カウンタ終
了は号の立上りで、第１２図（ｃ）に示すつきのクロッ
クマスクを発生し、第２縦カーソルを発生する。

第２妓カーノルも第１縦力−ンルと同様に、ビデオクロ
ックを１６個受けるど行カウンタ２０３および列カウン
タ２０２はともに行カウンタ終了信号および列カウンタ
終了信号を発生し、これによって、列・行カウンタ出力
処理回路２１１から第１２図ｆｂ）に示す左から３誓目
の列・行カウンタ終了信号を発生し、パルス発生回路２
０６は（ｃ）に示すクロックマスクを発生して第１横カ
ーソルの発生に入る。

第１横カーソルの発生においては第１０図（ｂ）に示す
ビデオクロックを３２個発生しく３２単位分、第５（凶
（ｂ）参照）、３２進カウンタでめる列カウンタ２０２
は列カウンタ終了信号を出す。このビデオクロックの各
１周期の間に第１０図（ｃ）に示すキャラクタクロック
（第１横カーノルの場合は１単位が６ドノトであるから
７１固のキャラクタクロックすなわちＯ〜６を必要とす
る。）を発生する。

列カウンタ終了信号によって第１２図（ｂ）に示す左か
ら４番目の列・行カウ／り終了１百号を発生し、（Ｃ）
に示すクロックマスク金発生し第２横カーノルの発生に
入り、第１横カーソルと同様にビデオクロックを３２個
受けると列カウンタ２０２は列カウンタ終了信号を発生
し、＜ｂ）に示す列・行カウンタ終了信号、（Ｃ）に示
すクロックマスクを発生してつぎの文字表示に入る。こ
のとき（ｅ）に示すカーノル終了信号が列・行カウンタ
出力処理回路２１１から出される。

こ＼でビデオＲＡＭ４７についてみるなら（げ、第８図
に示すビデオＲＡＭアドレス（２進）の最上位ビットに
は、第１２図（ｄ）に示すカーソルイネーブル信号が接
続されており、カーノルイネーブル信号は第１２図（ａ
）に示すフレーム信号によりＨレベルとなり、第１２図
（ｅ）に示すカーソル終了１百号によりＬレベルとなる
。つまり、カーノル終了信号は第８図に示すビデオＲＡ
Ｍアドレスの最上位ビットは１となり、ビデオカウンタ
２０１のアドレスがＯ〜９５　（第１２図（ｅ）にカッ
コで表示）のときビデオＲＡＭアドレスは５１２〜６０
７となって、第８図に示すようンζビデオＲＡＭ４７を
通してキャラクタＲＯＭ４０から第１．第２縦カーソル
および第１．第２横カーソルを読み出すことになる。カ
ーノルイネーブル情゛号（ｄ）がＬレベルの期間中は、
第８図に示すビデオＲＡＭアドレスの最上位ビットは０
であり、ビデオカウンタ２０１のアドレスがＯ〜５１１
のときビデオＲＡＭアドレスは、やはりＯ〜５１１とな
って、第８図に示すようにビデオＲＡＭ４７を逃してキ
ャラクタＲＯＭ４０から文字データを読み出す。

カーソルおよび文字の表示が終ると、ビデオカウンタ２
０１は第１２図（ｆ）に示すビデオカウンタ終了信号を
発止して、パルス発生回路２０５を通してＯＲゲート２
０７によって（ａ）に示すフレーム信号を発生する。

列・行カウンタ出力処理回路２１１は列・行カウンタ出
力処理信号をスイッチコントロール信号発生回路２１２
に送出し、スイッチコントロール信号発生回路２１２は
、第１２図（ｇ）　（ｈ）　（１）　（ｊ）に示す後述
するスイッチを制御するためのスイッチコントロールＸ
１．　Ｘ２．　Ｙｌ、　Ｙ２を発生する。

以上の動作中において、列カウンタ２０２はビデオクロ
ックをカウントすることにより列アドレスを出力し、行
カウンタは切換えスイッチ２１３によりビデオクロック
（カーソル表示期間中）をカウントすることにより、ま
たは列カウンタ終了信号（文字表示期間中）をカウント
することにより、行アドレスを出力する。この列１行ア
ドレスはそれぞれ、文字・カーソルの座標原点（Ｍ２図
、第６図（ａ）参照）の位置を示すものである。

Ｄ／Ａ変換部５の動作 Ｄ／Ａ変換部５は、各文字・カーノルの座標原点の位置
を指示する列アドレスおよび行アドレスと、文字・カー
ソルを構成するドツトの横アドレスおよび縦アドレスと
を入力されて、アナログ信号であるキャラクタＸ信号お
よびキャラクタＸ信号を出力するものである。

このＤ／Ａ変換部５の具体的−例を第１３図（ａ）に、
他の一例を（ｂ）に示す。

（ａ）において列アドレスおよび行アドレスはＤ／Ａ変
換器５０１および５０４に印加され、それぞれのアナロ
グ出力はアナログ加算器５１１および５１２の一方の入
力に印加され、横、縦アドレスはＤ／Ａ変換器５０３．
５０２　　に印加され、それぞれのアナログ出力はアナ
ログ７ＪＯ算器５１１および５１２の他方の入力に印加
されて、キャラクタＸ信号およびキャラクタＸ信号を得
ている。

（ｂ）においては、列アドレスおよび行アドレスはそれ
ぞれあらかじめ定められた係数ＮｃおよびＮＲの印加さ
れた乗算器５２１および５２２にそれぞれ印加され、そ
れぞれの出力はディジタル加昇器５３１および５３４の
それぞれ一方の入力となり、それぞれの他方の入力には
横アドレスおよび縦アドレスがそれぞれ入力されて、加
算器５３１，５３４のそれぞれＤ出力はそれぞれＤ／Ａ
変換器５０５および５０６でアナログ信号に変換されて
キャラクタＸ１百号およびキャラクタＸ信号となる。

カーノルデータ表カーソル／ 文字切換回路８の動作 カーソルデータ及カーソル／文字切換回路８　（以下、
切快回路８と略す）は、第１４図に示すように構成され
ており、ＣＰＵ回路３からのカーソルの位置に関するＣ
ＰＵデータを受けてインタフェイスであるＩ１０ポート
８０１〜８０４を通してＤ／Ａ変換器８１１〜８１４で
Ｄ／Ａ変換し、各Ｄ／Ａ変侠器８１１〜８１４の出力と
キャラクタＸ信号信号とを、スイッチコントロール信号
発生回路２１２からのスイッチコントロールによって、
スイッチ８２１〜８２４で選択的に切換えて、カーノル
／キャラクタＸ、Ｙ信号を出力する。

各ス、イツチ８２１〜８２４ばそれぞれ、第１２図（ｇ
）（ｈ）　（ｉ）　（ｊ）に示されたスイッチコントロ
ールＸ１．Ｘ２゜Ｙｌ、Ｙ２　によってコントロールさ
れ、第１２図中にＡ、Ｂで示されているように各スイッ
チ８２１〜８２４はそれぞれＡ　（Ｉ’ｌｌｌまたはＢ
側に切換えられる。

第１恢カーンルを表示すべき期間は、第１２図から、ス
イッチ８２１はＡ側、スイッチ８２２はＡ　ｇｌＨ、ス
イッチ８２３はＡ側、スイッチ８２４はＢ　（１１１に
あるため、キャラクタＸ信号はそのま５出力され、第よ
りＤ／Ａ変侯してこれをカーソル／キャラクタＸ信号と
する。この第１縦カーノルを表示中はカーソル／キャラ
クタＸ信号は一定議圧を維持し、力はＢ側、スイッチ８
２２ばＡ側、スイッチ８２３はＡ側、スイッチ８２４は
Ｂ側にあり、キャラクタＸ信号）１ぞのｌＸ出力され、
ＣＰＵデータはＩ１０ポート８０２、　Ｄ／Ａ変換器８
１２によりＤ／Ａ変換されてカーソル／キャラクタＸ信
号となる。

第１横カーソルを表示すべき期間は、スイッチ８２１は
Ａ側、スイッチ８２２はＢ側、スイッチ８２３ばＡ側、
スイッチ８２４はＡ側にあり、キャラクタＸ信号はその
まＸ出力され、ＣＰＵデータはＩ１０ポート８０３．Ｄ
／Ａ変換器８１３によりｌ）／Ａ変換されてカーノル／
キャラクタＸ信号となる。

１　　第２横カーソルを表示すべき期間は、スイッチ８
２１はＡ側、スイッチ８２２はＢ側、スイッチ８２３、
はＢ側、スイッチ８２４はＡ側にあり、キャラクタＸ信
号１ｉそのまＸ出力され、ＣＰＵデータはＩ１０ボート
８０４．　Ｄ／Ａ変換器８１４によりＤ／Ａ変換されて
カーソル／キャラクタＸ信号となる。

文字を表示すべき期間は、スイッチ８２１はＡ　（Ｉｌ
ｌ　％スイッチ８２２はＢ側、スイッチ８２３はＡ　ｉ
ｌｌ！ＩＩ、スイッチ８２４はＢ側にあり、キャラクタ
Ｘ、　Ｙ信号はそのまＸ出力される。

以上の説明は横、縦カーソルがそれぞれ２本の場合を説
明したが、さら（Ｃ多くのカーノルを表示できることは
明らかであろう。

〔発明の効果〕

以上の説明から明らかなごとく、従来技術では、オシロ
スコープなどの信号観測装置において、測定条件などの
文字やカーソルを表示する場合に、従来は被観測信号の
表示を一定期間中断して、そのブランクに１文字を表示
し再び信号の表示をすることをくり返していたＸめに、
そのブランク期間が大きく、観測の際に支障となってい
たが、本発明によれば、表示すべき文学やカーソルを構
成するドツトごとに、被観測信号の表示全体にばら撒い
た短期間のブランクにおいて表示すること＼し、このブ
ランクもジッタをもつものであるため（で、観測上ブラ
ンクが認識されないものとなり、オンロスコープなどの
信号観測装置の製品価値を著るしく向丘せしめるもので
あって、その効果は極めて太さい。

【図面の簡単な説明】

第１図（は本発明の一実施例を示す回路構成図、第２図
、第３図、第５図、第６図は本発明による文字・カーソ
ルの表示レリ、第４図、第７図はキャラクタＲＯＭ４０
７）止明図、第８図はビデオＲＡＭ４７の説明図、第９
図、第１０図はクロック発生回路１の回路構成図および
波形図、第１１図、第１２図はカウンターコノトロール
部２の回路構成：Ａおよび波形図、第１３図はＤ／Ａ変
換部５の回路！＃　ｈＬ　ｉＮ　、第１４図はカーソル
データ源カーソル／文字切換回路８の回路構成図、第１
５図はキャラクタクロック発生回路１２の具体例を示す
回路図第１６図は従来技術を説明するための図である。 １・・・クロック発生回路、２・カウンタ・コントロー
ル部、３　・ＣＰＵ回路、４・・メモリ部、５・・Ｄ／
Ａ変換部、６・・・オンロスコープ部、７・・・■１０
．８・・カーソルデータ源カーソル／文字切換回路、１
１・・・ビデオクロック発生回路、１２・・・キャラク
タクロック発生回路、１３・・キャラクタイネーブル／
Ｚ信号発生回路、１１ｏ・・Ｄ／Ａ変換器、１１１，１
１２・・・トランジスタ、１１３・・・アンドゲート、
１１４・・・単安定マルチバイブレーク、２０１・・・
ビデオカウンタ、２ｏ２・・タリ刀つンタ、２０３・・
・行カウンタ、２ｏ４・・・キャラクタカウンタ、２０
５、２０６−・・パルス発生回路、２０７〜２ｏ９０Ｒ
ケート、２１１　　列・行カウンタ出力処理回路、２１
２・・・スイッチコントロール信号発生回路、２１３・
・・切換スイッチ、２１４・・・フリップフロップ、５
０１〜５０６・・・Ｄ／Ａ変換器、５１１．５１２・・
・アナログ加算器、５２１，５２２・・・ディジタル乗
算器、５３１、５３４・・・ディジタル加−厚器、８０
１〜８０４・・・Ｉ１０ポート、８１１〜８１４・・・
Ｄ／Ａ変換器、８２１〜８２４・・スイッチ。

Claims (9)

【特許請求の範囲】
1. （１）文字・カーソルデータのためのビデオクロックと
   、文字・カーソルを構成するドットのためのキャラクタ
   クロックと、文字・カーソルを構成するドットを輝点と
   するためのキャラクタＺ信号と、前記輝点の表示と被観
   測信号の表示とを交互に切換えるための信号であるキャ
   ラクタイネーブルとを発生するクロック発生手段と、 前記ビデオクロックと前記キャラクタクロックとを受け
   て、表示すべき文字・カーソルを指示する信号であるビ
   デオＲＡＭアドレスと、表示すべき文字・キャラクタを
   構成するドットを指示する信号であるキャラクタＲＯＭ
   アドレスと、表示すべき文字・カーソルの位置を指示す
   る信号である列アドレスおよび行アドレスと、カーソル
   と文字を切換えるためのスイッチをコントロールするた
   めのスイッチコントロールを出力するカウンタ・コント
   ロール手段と、 前記ビデオＲＡＭアドレスと前記キャラクタＲＯＭアド
   レスとを受けて表示すべき文字・カーソルを構成するド
   ットの横アドレスおよび縦アドレスを出力するメモリ手
   段と、 前記列アドレス、前記行アドレス、前記横アドレスおよ
   び前記縦アドレスを受けて、表示すべき各ドットの位置
   を特定するアナログ信号であるキャラクタＸ信号とキャ
   ラクタＹ信号とを出力するＤ／Ａ変換手段と、 前記キャラクタＸ信号と前記キャラクタＹ信号と、カー
   ソルの位置に関するデータにもとづき発生した一定電圧
   とを前記スイッチコントロールにより切換えて、カーソ
   ル／キャラクタＸ信号とカーソル／キャラクタＹ信号と
   を発生する切換手段と、 前記カーソル／キャラクタＸ信号と、前記カーソル／キ
   ャラクタＹ信号と、前記キャラクタＺ信号および前記キ
   ャラクタイネーブルとを受けて、被観測信号と文字・カ
   ーソルとを表示する信号観測手段と、 前記クロック発生手段と前記メモリ手段と前記切換手段
   とにデータを送出するＣＰＵ手段とを含むことを特徴と
   する文字・カーソル発生回路。
2. （２）前記クロック発生手段が、前記ビデオクロックを
   発生するビデオクロック発生回路と、前記ＣＰＵ手段か
   らのデータにもとづきキャラクタクロックを発生するキ
   ャラクタクロック発生回路と、前記キャラクタイネーブ
   ルおよび前記キャラクタＺ信号を発生するキャラクタイ
   ネーブル／Ｚ信号発生回路とを含む特許請求の範囲第１
   項記載の文字・カーソル発生回路。
3. （３）前記カウンタ・コントロール手段が、カーソルイ
   ネーブル信号を含むビデオＲＡＭアドレスを発生するビ
   デオカウンタ手段と、前記列アドレスを発生する列カウ
   ンタ手段と前記行アドレスを発生する行カウンタ手段と
   、キャラクタＲＯＭアドレスを発生するキャラクタカウ
   ンタ手段と、前記スイッチコントロールを発生するスイ
   ッチコントロール信号発生手段とを含む特許請求の範囲
   第１項記載の文字・カーソル発生回路。
4. （４）前記メモリ手段が、前記ＣＰＵ手段からのデータ
   を記憶し、前記ビデオＲＡＭアドレスにより表示すべき
   文字・カーソルデータを出力するビデオＲＡＭと、前記
   ビデオＲＡＭの出力である文字・カーソルデータと前記
   キャラクタＲＯＭアドレスとを受けて前記横アドレスお
   よび縦アドレスを出力するキャラクタＲＯＭとを含む特
   許請求の範囲第１項記載の文字・カーソル発生回路。
5. （５）前記Ｄ／Ａ変換手段が、前記列アドレスと前記横
   アドレスのそれぞれをアナログ信号に変換するＤ／Ａ変
   換器と、前記列アドレスと前記横アドレスのそれぞれの
   アナログ信号を加算してキャラクタＸ信号を出力するア
   ナログ加算器と、前記行アドレスと前記縦アドレスのそ
   れぞれをアナログ信号に変換するＤ／Ａ変換器と、前記
   行アドレスと前記縦アドレスのそれぞれのアナログ信号
   を加算してキャラクタＹ信号を出力するアナログ加算器
   とを含む特許請求の範囲第１項記載の文字・カーソル発
   生回路。
6. （６）前記Ｄ／Ａ変換手段が、前記列アドレスとあらか
   じめ定められた係数とを乗算した結果と前記横アドレス
   とを加算するディジタル加算器と、このディジタル加算
   器の出力をアナログ信号に変換してキャラクタＸ信号を
   出力するＤ／Ａ変換器と、前記行アドレスとあらかじめ
   定められた係数とを乗算した結果と前記縦アドレスとを
   加算するディジタル加算器と、このディジタル加算器の
   出力をアナログ信号に変換してキャラクタＹ信号を出力
   するＤ／Ａ変換器とを含む特許請求の範囲第１項記載の
   文字・カーソル発生回路。
7. （７）前記切換手段が前記ＣＰＵ手段からのデータにも
   とづき表示すべきカーソルの位置を特定するための一定
   電圧を発生するＤ／Ａ変換器と、この一定電圧と前記キ
   ャラクタＸ信号および前記キャラクタＹ信号とを、前記
   スイッチコントロールにより切換えるスイッチとを含む
   特許請求の範囲第１項記載の文字・カーソル発生回路。
8. （８）前記信号観測手段が、前記カーソル／キャラクタ
   Ｘ信号、前記カーソル／キャラクタＹ信号、前記キャラ
   クタＺ信号と被観測信号のＸ軸信号、Ｙ軸信号、Ｚ軸信
   号とを前記キャラクタイネーブルによつて交互に切換え
   るスイッチと、このスイッチを介して信号が印加される
   ブラウン管とを含む特許請求の範囲第１項記載の文字・
   カーソル発生回路。
9. （９）前記キャラクタクロック発生回路が、前記ＣＰＵ
   手段からのデータによつて電流を発生するＤ／Ａ変換器
   からなる電流発生手段と、前記電流に応じて電流を設定
   する電流設定手段と、前記電流設定手段によつて設定さ
   れた電流によつて出力パルスの幅を決定されるマルチバ
   イブレータ手段とからなり、前記ＣＰＵ手段からのデー
   タに対応して前記出力パルスの幅を可変することによつ
   て周期を可変するものである特許請求の範囲第２項記載
   の文字・カーソル発生回路。