JPH02310586A - 表示コントローラ - Google Patents
表示コントローラInfo
- Publication number
- JPH02310586A JPH02310586A JP1133722A JP13372289A JPH02310586A JP H02310586 A JPH02310586 A JP H02310586A JP 1133722 A JP1133722 A JP 1133722A JP 13372289 A JP13372289 A JP 13372289A JP H02310586 A JPH02310586 A JP H02310586A
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- shift register
- selector
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 1
- 102220023217 rs387907538 Human genes 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/391—Resolution modifying circuits, e.g. variable screen formats
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は表示ライン数の異なるディスプレイに表示デー
タを表示する場合に用いられる表示コントローラに関す
る。
タを表示する場合に用いられる表示コントローラに関す
る。
「従来の技術」
最近のパーソナルコンビ二一夕において、文字あるいは
図形等の表示データを表示するディスプレイには、ＣＲ
Ｔディスプレイ、プラズマディスプレイおよび液晶パネ
ル等がある。
図形等の表示データを表示するディスプレイには、ＣＲ
Ｔディスプレイ、プラズマディスプレイおよび液晶パネ
ル等がある。
しかし、これらのディスプレイは、その表示ライン数が
異なるので、ある表示ライン数を持ったディスプレイに
表示することを目的として作成された表示データを表示
ライン数の異なる他のディスプレイに表示する場合には
、以下に示す方法がとられている。
異なるので、ある表示ライン数を持ったディスプレイに
表示することを目的として作成された表示データを表示
ライン数の異なる他のディスプレイに表示する場合には
、以下に示す方法がとられている。
（１）元のディスプレイの表示データをそのまま他のデ
ィスプレイの一部に表示して余白部分にデータ等の一部
データを表示する。
ィスプレイの一部に表示して余白部分にデータ等の一部
データを表示する。
（２）元のディスプレイの同一の表示ラインの表示デー
タを他のディスプレイの複数の表示ラインに続けて表示
する、即ち、表示データを単純に複数倍に引き伸ばして
表示する。尚、この引き伸ばしの倍率は予め決められた
値に設定されている。
タを他のディスプレイの複数の表示ラインに続けて表示
する、即ち、表示データを単純に複数倍に引き伸ばして
表示する。尚、この引き伸ばしの倍率は予め決められた
値に設定されている。
「発明が解決しようとする課題」
ところで、上述した文字あるいは図形等の表示データは
、対象とする各ディスプレイのアスペクト比を考慮して
作成されている。ところが、上述した（１）の方法の場
合には、表示データがディスプレイのアスペクト比に無
関係に表示されるため、非常に見にくくなったり、図形
の縦横比が変わってしまうという欠点があった。例えば
、２００ラインのディスプレイ用に作成された長方形は
、４００ラインのディスプレイに表示されると、その縦
の長さが半分になり、縦横比が変わってしまう。
、対象とする各ディスプレイのアスペクト比を考慮して
作成されている。ところが、上述した（１）の方法の場
合には、表示データがディスプレイのアスペクト比に無
関係に表示されるため、非常に見にくくなったり、図形
の縦横比が変わってしまうという欠点があった。例えば
、２００ラインのディスプレイ用に作成された長方形は
、４００ラインのディスプレイに表示されると、その縦
の長さが半分になり、縦横比が変わってしまう。
また、最近では、表示ライン数が異なるディスプレイの
種類が多数あり、上述した（２）の方法の場合のように
倍率が固定されていると、これらのディスプレイすべて
に対応しきれないという欠点があった。
種類が多数あり、上述した（２）の方法の場合のように
倍率が固定されていると、これらのディスプレイすべて
に対応しきれないという欠点があった。
本発明は上述した事情に鑑みてなされたもので、表示ラ
イン数の異なる各種のディスプレイにアスペクト比を損
なうことな（、表示データを表示することができる表示
コントローラを提供することを目的としている。
イン数の異なる各種のディスプレイにアスペクト比を損
なうことな（、表示データを表示することができる表示
コントローラを提供することを目的としている。
「課題を解決するための手段」
本発明は、表示ライン数の小なる第１のディスプレイを
対象として作成され、ビデオメモリに記憶された表示デ
ータを表示ライン数の大なる第２のディスプレイに引き
伸ばして表示するために、ビデオメモリのラスタアドレ
スを生成する表示コントローラにおいて、第２のディス
プレイの表示ライン数と第１のディスプレイの表示ライ
ン数との比である引き伸ばし倍率に応じた変換データが
フレームクロックによってロードされ、ラインクロック
ニヨって変換データが１ビットずつシフトされるシフト
レジスタと、シフトレジスタの出力データの上位４ビッ
トが入力され、引き伸ばし倍率に応じた選択設定データ
に応じてシフトレジスタの出力データの上位４ビットか
ら１つのデータが選択されて出力されると共に、その出
力データカ変換データの最下位ビットとしてシフトレジ
スタに入力されるセレクタと、ラインクロツタをクロッ
クとして入力し、セレクタの出力データによってカウン
トアツプをイネーブルする８ビットのラスタアドレスを
出力するラスタカウンタとを具備することを特徴として
いる。
対象として作成され、ビデオメモリに記憶された表示デ
ータを表示ライン数の大なる第２のディスプレイに引き
伸ばして表示するために、ビデオメモリのラスタアドレ
スを生成する表示コントローラにおいて、第２のディス
プレイの表示ライン数と第１のディスプレイの表示ライ
ン数との比である引き伸ばし倍率に応じた変換データが
フレームクロックによってロードされ、ラインクロック
ニヨって変換データが１ビットずつシフトされるシフト
レジスタと、シフトレジスタの出力データの上位４ビッ
トが入力され、引き伸ばし倍率に応じた選択設定データ
に応じてシフトレジスタの出力データの上位４ビットか
ら１つのデータが選択されて出力されると共に、その出
力データカ変換データの最下位ビットとしてシフトレジ
スタに入力されるセレクタと、ラインクロツタをクロッ
クとして入力し、セレクタの出力データによってカウン
トアツプをイネーブルする８ビットのラスタアドレスを
出力するラスタカウンタとを具備することを特徴として
いる。
「作用」
本発明によれば、ビデオメモリに記憶された表示データ
を第２のディスプレイに引き伸ばして表示するためには
、まず、変換データをシフトレジスタにフレームクロッ
クによってロードする。これにより、ラインクロックに
よって変換データが１ビットずつシフトされ、シフトレ
ジスタから出力される。そして、セレクタにシフトレジ
スタの出力データの上位４ビットが入力され、これらの
データの内、選択設定データに応じた１つのデータが選
択されてセレクタから出力されると共に、その出力デー
タが変換データの最下位ビットとしてシフトレジスタに
入力される。これにより、ラスタカウンタは、セレクタ
の出力データによってカウントアツプがイネーブルされ
て引き伸ばし倍率に応じた８ピツトのラスタアドレスを
出力する。
を第２のディスプレイに引き伸ばして表示するためには
、まず、変換データをシフトレジスタにフレームクロッ
クによってロードする。これにより、ラインクロックに
よって変換データが１ビットずつシフトされ、シフトレ
ジスタから出力される。そして、セレクタにシフトレジ
スタの出力データの上位４ビットが入力され、これらの
データの内、選択設定データに応じた１つのデータが選
択されてセレクタから出力されると共に、その出力デー
タが変換データの最下位ビットとしてシフトレジスタに
入力される。これにより、ラスタカウンタは、セレクタ
の出力データによってカウントアツプがイネーブルされ
て引き伸ばし倍率に応じた８ピツトのラスタアドレスを
出力する。
「実施例」
まず、本発明の一実施例を説明する前に、上述した課題
を解決するための基本的な考え方について説明する。今
、対象とするディスプレイの表示ライン数を２００．３
５０．４００および４８０ラインとする。また、表示ラ
イン数が多いディスプレイを対象としたプログラムを表
示ライン数の少ないディスプレイに表示する、即ち、表
示を縮小する装置については、本発明では取り扱わない
ものとする。従って、ある表示データが対象としている
ディスプレイの表示ライン数をＬ０ラインとし、その表
示データが表示される他のディスプレイの表示ライン数
をＬ１ラインとすると、これらの組合せは第３図の左端
の２列に示すようになる。また、引き伸ばし倍率ｔ、
、／ ｔ、 ｏは第３図の左端から３列目になる。この
引き伸ばし倍率かられかるように、８ラインを一組とし
、所定の表示ラインを２回表示することにより、表示を
拡大することができる。例えば、Ｌ、＝２００．Ｌ、＝
３５０の場合は、引き伸ばし倍率が７／４倍であるので
、８つの表示ラインの内、６つの表示ラインをそれぞれ
２回表示することにより、合計１４う、インとなり、表
示が７／４倍に拡大されることになる。これにより、他
のディスプレイの全画面に表示データが表示される。即
ち、他のディスプレイのアスペクト比を損なうことな（
、表示データを表示することができる。第３図の右端の
列は引き伸ばし後の表示ライン数Ｌｌ、を示している。
を解決するための基本的な考え方について説明する。今
、対象とするディスプレイの表示ライン数を２００．３
５０．４００および４８０ラインとする。また、表示ラ
イン数が多いディスプレイを対象としたプログラムを表
示ライン数の少ないディスプレイに表示する、即ち、表
示を縮小する装置については、本発明では取り扱わない
ものとする。従って、ある表示データが対象としている
ディスプレイの表示ライン数をＬ０ラインとし、その表
示データが表示される他のディスプレイの表示ライン数
をＬ１ラインとすると、これらの組合せは第３図の左端
の２列に示すようになる。また、引き伸ばし倍率ｔ、
、／ ｔ、 ｏは第３図の左端から３列目になる。この
引き伸ばし倍率かられかるように、８ラインを一組とし
、所定の表示ラインを２回表示することにより、表示を
拡大することができる。例えば、Ｌ、＝２００．Ｌ、＝
３５０の場合は、引き伸ばし倍率が７／４倍であるので
、８つの表示ラインの内、６つの表示ラインをそれぞれ
２回表示することにより、合計１４う、インとなり、表
示が７／４倍に拡大されることになる。これにより、他
のディスプレイの全画面に表示データが表示される。即
ち、他のディスプレイのアスペクト比を損なうことな（
、表示データを表示することができる。第３図の右端の
列は引き伸ばし後の表示ライン数Ｌｌ、を示している。
尚、第３図かられかるように、Ｌ、＝２００゜Ｌｌ＝４
８０の場合およびＬａ＝３５０．Ｌ、＝４８０の場合は
、引き伸ばし倍率を近似しているので、引き伸ばし後の
表示ライン数が少なく、一部の表示ラインが余ってしま
う。この場合には、余った部分にはデータ等の一部デー
タを表示する。
８０の場合およびＬａ＝３５０．Ｌ、＝４８０の場合は
、引き伸ばし倍率を近似しているので、引き伸ばし後の
表示ライン数が少なく、一部の表示ラインが余ってしま
う。この場合には、余った部分にはデータ等の一部デー
タを表示する。
以下、図面を参照して本発明の一実施例について説明す
る。第２図は本発明の一実施例による表示コントローラ
を適用したパーソナルコンピュータの要部の構成を示す
ブロック図であり、この図において、ｌは装置各部を制
御するｃｐｕ （中央処理装置）、２はＣＰＵＩにおい
て用いられる表示コントローラに対する入出力に関する
基本プログラム等が記憶されたＲＯＭ、３はＣＰＵイン
ターフェイスおよびレジスタ等から構成されたシステム
コントローラ、４は表示データが記憶されたビデオメモ
リ（ＶＲＡＭ） 、５はＣＲＴディスプレイ、プラズマ
ディスプレイおよび液晶パネル等のディスプレイである
。
る。第２図は本発明の一実施例による表示コントローラ
を適用したパーソナルコンピュータの要部の構成を示す
ブロック図であり、この図において、ｌは装置各部を制
御するｃｐｕ （中央処理装置）、２はＣＰＵＩにおい
て用いられる表示コントローラに対する入出力に関する
基本プログラム等が記憶されたＲＯＭ、３はＣＰＵイン
ターフェイスおよびレジスタ等から構成されたシステム
コントローラ、４は表示データが記憶されたビデオメモ
リ（ＶＲＡＭ） 、５はＣＲＴディスプレイ、プラズマ
ディスプレイおよび液晶パネル等のディスプレイである
。
また、６は表示コントローラであり、ＶＲＡＭ４の表示
アドレスの生成およびディスプレイ５に供給するライン
クロックＬＣＫおよびフレームクロックＦＣＫの発生等
を行う。ここで、第１図に表示コントローラ６の要部の
構成のブロック図を示す。第１図において、７は変換デ
ータレジスタであり、ＣＰＵＩから転送される表示引き
伸ばし倍率に応じた８ビットの変換データＤＤ、〜ＤＤ
。
アドレスの生成およびディスプレイ５に供給するライン
クロックＬＣＫおよびフレームクロックＦＣＫの発生等
を行う。ここで、第１図に表示コントローラ６の要部の
構成のブロック図を示す。第１図において、７は変換デ
ータレジスタであり、ＣＰＵＩから転送される表示引き
伸ばし倍率に応じた８ビットの変換データＤＤ、〜ＤＤ
。
が設定される。８はフレームクロックＦＣＫによって変
換データＤＤ、〜ＤＤ、がロードされ、ラインクロック
ＬＣＫによって変換データＤＤ０〜ＤＤ。
換データＤＤ、〜ＤＤ、がロードされ、ラインクロック
ＬＣＫによって変換データＤＤ０〜ＤＤ。
がｌビットずつシフトされるシフトレジスタである。
さらに、９はセレクタであり、シフトレジスタ８から出
力されるデータの上位４ビットＱ４〜Ｑ７が入力され、
これらのデータから選択設定データＤｓ０およびＤｓ、
に応じて１つのデータが選択されて出力されると共に、
その出力データＹが変換データの最下位ビットＤＤ、と
じてシフトレジスタ８に入力される。尚、第４図にセレ
クタ９の論理図を示す。
力されるデータの上位４ビットＱ４〜Ｑ７が入力され、
これらのデータから選択設定データＤｓ０およびＤｓ、
に応じて１つのデータが選択されて出力されると共に、
その出力データＹが変換データの最下位ビットＤＤ、と
じてシフトレジスタ８に入力される。尚、第４図にセレ
クタ９の論理図を示す。
加尤で、１０はコントロールレジスタであり、ＣＰＵ１
から転送される２ビットのコントロールデータＣＤ、お
よびＣＤ、が設定され、その出力データによってセレク
タ９の選択設定データＤｓ０およびＤｓ、が設定される
。
から転送される２ビットのコントロールデータＣＤ、お
よびＣＤ、が設定され、その出力データによってセレク
タ９の選択設定データＤｓ０およびＤｓ、が設定される
。
さらに、１１はラスタカウンタであり、ラインクロック
ＬＣＫをクロックとして入力し、データＹによってカウ
ントアツプがイネーブルされて８ピツトのラスタアドレ
スＲＡ ｏ ’＝ ＲＡ−を出力する。
ＬＣＫをクロックとして入力し、データＹによってカウ
ントアツプがイネーブルされて８ピツトのラスタアドレ
スＲＡ ｏ ’＝ ＲＡ−を出力する。
また、第２図において、１２はＶＲＡＭ４からディスプ
レイ５の画面走査に同期して表示データが順次読み込ま
れるグラフィックコントローラ、１３は表示コントロー
ラ６に基準信号を供給すると共に、グラフィックコント
ローラ１２およびＶＲＡＭ４を制御するシーケンサ、１
４はグラフィックコントローラ１２から供給される表示
データをビデオデータに変換してディスプレイ５に表示
するビデオコントローラである。
レイ５の画面走査に同期して表示データが順次読み込ま
れるグラフィックコントローラ、１３は表示コントロー
ラ６に基準信号を供給すると共に、グラフィックコント
ローラ１２およびＶＲＡＭ４を制御するシーケンサ、１
４はグラフィックコントローラ１２から供給される表示
データをビデオデータに変換してディスプレイ５に表示
するビデオコントローラである。
さらに、上述した表示ライン敗Ｌ０、表示ライン数Ｌ１
、引き伸ばし倍率り、／Ｌ、、その引き伸ばし倍率り、
／Ｌ、に対応した変換データＤＤ０〜ＤＤ、、コントロ
ールデータＣＤ ｏおよびＣＤ、並びに引き伸ばし後の
表示ライン数Ｌ ’ １それぞれの関係を第３図に示す
。
、引き伸ばし倍率り、／Ｌ、、その引き伸ばし倍率り、
／Ｌ、に対応した変換データＤＤ０〜ＤＤ、、コントロ
ールデータＣＤ ｏおよびＣＤ、並びに引き伸ばし後の
表示ライン数Ｌ ’ １それぞれの関係を第３図に示す
。
このような構成において、例えば、Ｌ１１＝２００、Ｌ
、＝３５０の場合には、第３図より、引き伸ばし倍率り
、／Ｌ、は７／４であり、その引き伸ばし倍率Ｌｌ／Ｌ
０に対応した変換データＤＤ、〜Ｄ Ｄ 、は［＊１０
１０１０１０１］、コントロールデータＣＤ、およびＣ
Ｄ、は［ｌＯ］、引き伸ばし後の表示ライン数Ｌ ｌ、
は３５０ラインとなる。
、＝３５０の場合には、第３図より、引き伸ばし倍率り
、／Ｌ、は７／４であり、その引き伸ばし倍率Ｌｌ／Ｌ
０に対応した変換データＤＤ、〜Ｄ Ｄ 、は［＊１０
１０１０１０１］、コントロールデータＣＤ、およびＣ
Ｄ、は［ｌＯ］、引き伸ばし後の表示ライン数Ｌ ｌ、
は３５０ラインとなる。
従って、ＣＩ’Ｕ１は、変換データＤＤ、〜ＤＤ。
［＊ １０ ｔｏ １０１０１１並びにコントロールデ
ータＣＤ ｏおよびＣＤ、［ｌＯ］をシステムコントロ
ーラ３を介して表示コントローラ６内の変換データレジ
スタ７およびコントロールレジスタＩＯに転送する。こ
れにより、変換データＤＤ、〜ＤＤ？が変換データレジ
スタフに設定され、フントロールデータＣＤ、ｔｉｊよ
びＣＤｌがコントロールレジスタ１０に設定される。次
に、フレームクロックＦＣＫによって変換データＤＤ、
〜ＤＤ、がシフトレジスタ８にロードされ、ラインクロ
ックＬＣＫによって１ビットずつシフトされて出力デー
タＱ、〜Ｑ、として出力される。
ータＣＤ ｏおよびＣＤ、［ｌＯ］をシステムコントロ
ーラ３を介して表示コントローラ６内の変換データレジ
スタ７およびコントロールレジスタＩＯに転送する。こ
れにより、変換データＤＤ、〜ＤＤ？が変換データレジ
スタフに設定され、フントロールデータＣＤ、ｔｉｊよ
びＣＤｌがコントロールレジスタ１０に設定される。次
に、フレームクロックＦＣＫによって変換データＤＤ、
〜ＤＤ、がシフトレジスタ８にロードされ、ラインクロ
ックＬＣＫによって１ビットずつシフトされて出力デー
タＱ、〜Ｑ、として出力される。
一方、コントロールレジスタ１０の出力データによって
セレクタ９の選択設定データＤｓ０およびＤｓ、が［１
０コに設定される。従って、データＱ４〜Ｑ７がセレク
タ９に入力されると、第４図の論理図より、これらのデ
ータの内、データＱ６が選択されて出力データＹとして
出力されると共に、その出力データＹが変換データの最
下位ビ。
セレクタ９の選択設定データＤｓ０およびＤｓ、が［１
０コに設定される。従って、データＱ４〜Ｑ７がセレク
タ９に入力されると、第４図の論理図より、これらのデ
ータの内、データＱ６が選択されて出力データＹとして
出力されると共に、その出力データＹが変換データの最
下位ビ。
トＤＤ、とじてシフトレジスタ８に入力される。
これにより、セレクタ９の出力データは、［１０ｔｏｔ
ｏｌＦの値が繰り返される。そして、第５図に示すよう
に、ラスタカウンタ１１は、データＹによってイネーブ
ルされてカウントアツプし、ラスタアドレスＲＡ ｏ〜
ＲＡ、を出力する。これにより、表示コントローラ６は
、このラスタアドレスＲＡ、〜ＲＡ、と、別に生成した
メモリアドレスおよびリフレッシュアドレスとを組み合
わせて表示アドレスを生成し、システムコントローラ３
を介してＶＲＡＭ４に転送する。従って、グラフィック
コントローラ１２は、上述した表示アドレスに応じてＶ
ＲＡＭ４から表示データを順次読み込み、ビデオコント
ローラ１４に供給する。これにより、ビデオコントロー
ラ１４が引き伸ばし倍率に応じて引き伸ばされた表示デ
ータをディスプレイ５に表示する。
ｏｌＦの値が繰り返される。そして、第５図に示すよう
に、ラスタカウンタ１１は、データＹによってイネーブ
ルされてカウントアツプし、ラスタアドレスＲＡ ｏ〜
ＲＡ、を出力する。これにより、表示コントローラ６は
、このラスタアドレスＲＡ、〜ＲＡ、と、別に生成した
メモリアドレスおよびリフレッシュアドレスとを組み合
わせて表示アドレスを生成し、システムコントローラ３
を介してＶＲＡＭ４に転送する。従って、グラフィック
コントローラ１２は、上述した表示アドレスに応じてＶ
ＲＡＭ４から表示データを順次読み込み、ビデオコント
ローラ１４に供給する。これにより、ビデオコントロー
ラ１４が引き伸ばし倍率に応じて引き伸ばされた表示デ
ータをディスプレイ５に表示する。
「発明の効果」
以上説明したように、本発明によれば、表示ライン数の
異なる各種のディスプレイにアスペクト比を損なうこと
なく、表示データを表示することができるという効果が
ある。
異なる各種のディスプレイにアスペクト比を損なうこと
なく、表示データを表示することができるという効果が
ある。
第１図は本発明の一実施例による表示コントローラの要
部の構成を示すブロック図、第２図は第１図の表示コン
トローラを適用したパーソナルコンピュータの要部の構
成を示すブロック図、第３図は元のディスプレイの表示
ライン数、他のディスプレイの表示ライン数、引き伸ば
し倍率、変換データ、コントロールデータおよび引き伸
ばし後の表示ライン数の関係を示す図、第４図はセレク
タ９の論理図、第５図は第１図の回路の各部から出力さ
れる信号の波形図である。 ６・・・・・・表示コントローラ、７・・・・・・変換
データレジスタ、８・・・・・・シフトレジスタ、９・
・・・・・セレクタ、１０・・・・・・コントロールレ
ジスタ、１１・・・・・・ラスタカウンタ。
部の構成を示すブロック図、第２図は第１図の表示コン
トローラを適用したパーソナルコンピュータの要部の構
成を示すブロック図、第３図は元のディスプレイの表示
ライン数、他のディスプレイの表示ライン数、引き伸ば
し倍率、変換データ、コントロールデータおよび引き伸
ばし後の表示ライン数の関係を示す図、第４図はセレク
タ９の論理図、第５図は第１図の回路の各部から出力さ
れる信号の波形図である。 ６・・・・・・表示コントローラ、７・・・・・・変換
データレジスタ、８・・・・・・シフトレジスタ、９・
・・・・・セレクタ、１０・・・・・・コントロールレ
ジスタ、１１・・・・・・ラスタカウンタ。
Claims (1)
- 表示ライン数の小なる第１のディスプレイを対象として
作成され、ビデオメモリに記憶された表示データを表示
ライン数の大なる第２のディスプレイに引き伸ばして表
示するために、前記ビデオメモリのラスタアドレスを生
成する表示コントローラにおいて、前記第２のディスプ
レイの表示ライン数と前記第１のディスプレイの表示ラ
イン数との比である引き伸ばし倍率に応じた変換データ
がフレームクロックによってロードされ、ラインクロッ
クによって前記変換データが１ビットずつシフトされる
シフトレジスタと、前記シフトレジスタの出力データの
上位４ビットが入力され、前記引き伸ばし倍率に応じた
選択設定データに応じて前記シフトレジスタの出力デー
タの上位４ビットから１つのデータが選択されて出力さ
れると共に、その出力データが前記変換データの最下位
ビットとして前記シフトレジスタに入力されるセレクタ
と、前記ラインクロックをクロックとして入力し、前記
セレクタの出力データによつてカウントアップをイネー
ブルする８ビットのラスタアドレスを出力するラスタカ
ウンタとを具備することを特徴とする表示コントローラ
。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1133722A JP2797435B2 (ja) | 1989-05-26 | 1989-05-26 | 表示コントローラ |
| US07/528,098 US5122789A (en) | 1989-05-26 | 1990-05-24 | Video display controller for enlarging visual images depending upon display unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1133722A JP2797435B2 (ja) | 1989-05-26 | 1989-05-26 | 表示コントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02310586A true JPH02310586A (ja) | 1990-12-26 |
| JP2797435B2 JP2797435B2 (ja) | 1998-09-17 |
Family
ID=15111384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1133722A Expired - Fee Related JP2797435B2 (ja) | 1989-05-26 | 1989-05-26 | 表示コントローラ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5122789A (ja) |
| JP (1) | JP2797435B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03123386A (ja) * | 1989-10-06 | 1991-05-27 | Canon Inc | 表示装置及び表示方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0529965A3 (en) * | 1991-08-23 | 1993-12-08 | Levien Raphael L | High speed screening of images |
| JPH05273945A (ja) * | 1992-03-27 | 1993-10-22 | Nec Corp | 情報処理装置 |
| WO1993020513A1 (en) * | 1992-04-07 | 1993-10-14 | Chips And Technologies, Inc. | Method and apparatus for performing run length tagging for increased bandwidth in dynamic data repetitive memory systems |
| KR950011810B1 (ko) * | 1993-12-18 | 1995-10-10 | 삼성전자주식회사 | 인쇄 전 처리회로 |
| TW376495B (en) * | 1994-05-17 | 1999-12-11 | Sega Enterprises Kk | Method and device for outputting image |
| US6115020A (en) * | 1996-03-29 | 2000-09-05 | Fujitsu Limited | Liquid crystal display device and display method of the same |
| US5940085A (en) * | 1996-12-24 | 1999-08-17 | Chips & Technologies, Inc. | Register controlled text image stretching |
| US5739867A (en) * | 1997-02-24 | 1998-04-14 | Paradise Electronics, Inc. | Method and apparatus for upscaling an image in both horizontal and vertical directions |
| US5903283A (en) * | 1997-08-27 | 1999-05-11 | Chips & Technologies, Inc. | Video memory controller with dynamic bus arbitration |
| JP2002149152A (ja) * | 2000-11-10 | 2002-05-24 | Fujitsu Ltd | 画像表示制御装置 |
| US20020140818A1 (en) * | 2001-04-02 | 2002-10-03 | Pelco | System and method for generating raster video test patterns |
| US7071992B2 (en) * | 2002-03-04 | 2006-07-04 | Macronix International Co., Ltd. | Methods and apparatus for bridging different video formats |
| US11158976B2 (en) * | 2018-12-27 | 2021-10-26 | Khaled M. Shahriar | Apparatus and method for protecting an electrical connection from the environment |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4439762A (en) * | 1981-12-28 | 1984-03-27 | Beckman Instruments, Inc. | Graphics memory expansion system |
| JP2570344B2 (ja) * | 1987-12-09 | 1997-01-08 | 三菱電機株式会社 | 画像表示装置 |
-
1989
- 1989-05-26 JP JP1133722A patent/JP2797435B2/ja not_active Expired - Fee Related
-
1990
- 1990-05-24 US US07/528,098 patent/US5122789A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03123386A (ja) * | 1989-10-06 | 1991-05-27 | Canon Inc | 表示装置及び表示方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5122789A (en) | 1992-06-16 |
| JP2797435B2 (ja) | 1998-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5266941A (en) | Apparatus and method for controlling storage of display information in a computer system | |
| JPH02310586A (ja) | 表示コントローラ | |
| JPS61159686A (ja) | 画像表示装置 | |
| US5539428A (en) | Video font cache | |
| US5504855A (en) | Method and apparatus for providing fast multi-color storage in a frame buffer | |
| US5559533A (en) | Virtual memory hardware cusor and method | |
| JPH03196188A (ja) | 情報処理装置の表示方式 | |
| KR100340621B1 (ko) | 윈도우잉동작용으로설계된프레임버퍼시스템의다중블록모드동작 | |
| US5828355A (en) | General purpose liquid crystal display controller | |
| US5559532A (en) | Method and apparatus for parallel pixel hardware cursor | |
| EP0228745A2 (en) | Raster scan video controller provided with an update cache, update cache for use in such video controller, and CRT display station comprising such controller | |
| JPH07234773A (ja) | 表示制御装置 | |
| KR920005607B1 (ko) | 문자 표시 장치 | |
| JPH0290194A (ja) | 表示装置 | |
| JPS5835592A (ja) | 表示画面分割装置 | |
| JP2557880B2 (ja) | カ−ソル制御装置 | |
| KR890006572Y1 (ko) | 카운터를 이용한 문자 발생장치 | |
| KR100204807B1 (ko) | 피아이에스 기능을 가지는 그래픽 콘트롤 장치 | |
| JPS648337B2 (ja) | ||
| JPS62153893A (ja) | 文字図形表示装置 | |
| KR830000266B1 (ko) | 표시제어 장치 | |
| JPH0418048Y2 (ja) | ||
| JPH0311396A (ja) | 文字表示システム | |
| JPH06149206A (ja) | 画面分割表示制御装置 | |
| JPH0251198B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |