JPH03123386A - 表示装置及び表示方法 - Google Patents
表示装置及び表示方法Info
- Publication number
- JPH03123386A JPH03123386A JP1261297A JP26129789A JPH03123386A JP H03123386 A JPH03123386 A JP H03123386A JP 1261297 A JP1261297 A JP 1261297A JP 26129789 A JP26129789 A JP 26129789A JP H03123386 A JPH03123386 A JP H03123386A
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- display device
- image data
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 25
- 239000004973 liquid crystal related substance Substances 0.000 claims description 16
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 claims description 14
- 239000003086 colorant Substances 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 12
- 238000012546 transfer Methods 0.000 description 11
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000000470 constituent Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
- G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
- G09G3/364—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals with use of subpixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
- G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0232—Special driving of display border areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0464—Positioning
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2074—Display of intermediate tones using sub-pixels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal Display Device Control (AREA)
- Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Compounds Of Unknown Constitution (AREA)
- Preparation Of Compounds By Using Micro-Organisms (AREA)
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal (AREA)
- Image Generation (AREA)
- Vehicle Body Suspensions (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
- Led Device Packages (AREA)
- Forging (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、表示装置に関し、詳しくは例えば強誘電性液
晶表示素子等、電界に対して双安定性(メモリー性)を
有する2値化表示素子を用しAた表示装置に適用して好
適な、画像情報の出力回路に関するものである。
晶表示素子等、電界に対して双安定性(メモリー性)を
有する2値化表示素子を用しAた表示装置に適用して好
適な、画像情報の出力回路に関するものである。
(従来の技術〕
最近、パーソナル・コンピュータやワークステーション
などのデイスプレィは、大画面、高解像度化が急速に進
んでおり、従来からのものも含め多くの表示モードが存
在する。一般的によく用いられるIBM(登録商標)社
のパーソナル・コンピュータのグラフィックス環境を例
にとれば、CGA(Color GraphicAd
apter)、EGA (EnhancedGraph
ic Adapter)、VGA (Video
Graphic Adapter)など10数種
類におよぶ表示モードがあり、それぞれ解像度や表示可
能な色の数が異なる。
などのデイスプレィは、大画面、高解像度化が急速に進
んでおり、従来からのものも含め多くの表示モードが存
在する。一般的によく用いられるIBM(登録商標)社
のパーソナル・コンピュータのグラフィックス環境を例
にとれば、CGA(Color GraphicAd
apter)、EGA (EnhancedGraph
ic Adapter)、VGA (Video
Graphic Adapter)など10数種
類におよぶ表示モードがあり、それぞれ解像度や表示可
能な色の数が異なる。
第10図は、その−賢夫である。
(1)表示色について
第10図から判るように、各表示モードによって1ピク
セル当りの構成ビット数(ビット/ビクセル)が異なり
、画像メモリ(VRAM)中の格納フォーマットも異な
っている。当然、1ビクセル当りの構成ビット数が多い
モードの方が、多色表示が可能である。
セル当りの構成ビット数(ビット/ビクセル)が異なり
、画像メモリ(VRAM)中の格納フォーマットも異な
っている。当然、1ビクセル当りの構成ビット数が多い
モードの方が、多色表示が可能である。
ここで、IBM社のパーソナル・コンピュータのグラフ
ィックス環境において最も多色表示が可能な、表示モー
ド13 (h)(VGA)を−例に挙げると、そのカラ
ー情報の出力フローは以下の通りである。まず、VRA
MのあるアドレスがアクセスされるとVRAM中の画像
データ(ビット/ピクセル:モード13(h)時)は、
予め色情報が格納されているカラーパレット内のカラー
レジスタを選択するためのアドレスとして働く。VGA
の場合、カラーパレットは18ビツト(R,G、Bの各
6ビツト)のカラーレジスタを256本持っており、こ
のカラーレジスタに色情報が格納されている。VRAM
からの画像データによって256木の中から1つのカラ
ーレジスタが選択されると、R,G、Bの各6ビツト構
成のカラーデータが読み出され、同じカラーパレット内
にあるD−Aコンバータへと導かれる。R2O,B各1
つずつ設けられているD−Aコンバータは、6ビツトの
カラーデータをアナログ信号に変換して、デイスプレィ
(CRT)に送る。
ィックス環境において最も多色表示が可能な、表示モー
ド13 (h)(VGA)を−例に挙げると、そのカラ
ー情報の出力フローは以下の通りである。まず、VRA
MのあるアドレスがアクセスされるとVRAM中の画像
データ(ビット/ピクセル:モード13(h)時)は、
予め色情報が格納されているカラーパレット内のカラー
レジスタを選択するためのアドレスとして働く。VGA
の場合、カラーパレットは18ビツト(R,G、Bの各
6ビツト)のカラーレジスタを256本持っており、こ
のカラーレジスタに色情報が格納されている。VRAM
からの画像データによって256木の中から1つのカラ
ーレジスタが選択されると、R,G、Bの各6ビツト構
成のカラーデータが読み出され、同じカラーパレット内
にあるD−Aコンバータへと導かれる。R2O,B各1
つずつ設けられているD−Aコンバータは、6ビツトの
カラーデータをアナログ信号に変換して、デイスプレィ
(CRT)に送る。
この様なカラー情報の出力方式(カラーパレット中アナ
ログ出力)は、VRAMのデータ量の割に多色表示が実
現できる点や、カラーレジスタのデータを書き換えるこ
とで、VRAM中のデータを書き換えなくても表示画面
上の色を変化させることができる点、またデイスプレィ
との接続本数を少なくできる点などの利点があり、現在
の主にパーソナル・コンピュータにおける標準的な手法
となっている。
ログ出力)は、VRAMのデータ量の割に多色表示が実
現できる点や、カラーレジスタのデータを書き換えるこ
とで、VRAM中のデータを書き換えなくても表示画面
上の色を変化させることができる点、またデイスプレィ
との接続本数を少なくできる点などの利点があり、現在
の主にパーソナル・コンピュータにおける標準的な手法
となっている。
(2)解像度について
第10図において、解像度に関しても各表示モード毎に
異なり、例えば、モードD (h)の場合は、320x
200ピクセル(絵素)、モード12(h)+7)場合
は、640x480ピクセルである。この様な、多種類
の表示モードすべてを1つのデイスプレィ(CRT)で
サポートすることは従来より比較的困難とされており、
表示可能な表示モードを規定(制限)しているものが一
般的である。また、“マルチスキャン”や“マルチシン
ク”と呼ばれる一部の自動追尾型のCRT等では、比較
的広範囲の表示モードをサポートするために、各表示モ
ードに応じて電子ビームの走査周波数を切り替えるとい
う手法をとっている。このため表示情報の少ない(解像
度の低い)表示モードで表示を行うと、文字や数字が歯
抜けて表示されるものも多い。
異なり、例えば、モードD (h)の場合は、320x
200ピクセル(絵素)、モード12(h)+7)場合
は、640x480ピクセルである。この様な、多種類
の表示モードすべてを1つのデイスプレィ(CRT)で
サポートすることは従来より比較的困難とされており、
表示可能な表示モードを規定(制限)しているものが一
般的である。また、“マルチスキャン”や“マルチシン
ク”と呼ばれる一部の自動追尾型のCRT等では、比較
的広範囲の表示モードをサポートするために、各表示モ
ードに応じて電子ビームの走査周波数を切り替えるとい
う手法をとっている。このため表示情報の少ない(解像
度の低い)表示モードで表示を行うと、文字や数字が歯
抜けて表示されるものも多い。
〔発明が解決しようとしている問題点〕前記の様な、表
示色及び解像度が異なる各種表示モードを強誘電性液晶
等のメモリー性を有する液晶を用いた表示装置に適用し
て表示する場合、CRT等に表示する場合と異なり、以
下の様なことを考慮しなければならない。
示色及び解像度が異なる各種表示モードを強誘電性液晶
等のメモリー性を有する液晶を用いた表示装置に適用し
て表示する場合、CRT等に表示する場合と異なり、以
下の様なことを考慮しなければならない。
(1)表示色に関して
強誘電性液晶表示装置などに代表される2値化表示素子
を用いた表示装置の場合、CRT等の様に1ビクセル(
絵素)内でアナログ的に(深さ方向で)階調を表現する
こと、即ち3次元的に階調表示をすることが難しい。2
値化表示素子で階調表示を行わせる場合、深さ方向の階
調(゛カラー)データを横方向(広がり方向)に展開す
る処理を行い、2次元的に表示(面積階調)させるのが
−般的である。したがって、表示色が異なる各種表示モ
ードを強誘電性液晶表示装置等で表示させる場合、表示
モードに応じて、本来CRT用の深さ方向の階調(カラ
ー)データを実際の表示装置の絵素の配置にしたがって
横方向(広がり方向)の階調データに変換しなければな
らない。
を用いた表示装置の場合、CRT等の様に1ビクセル(
絵素)内でアナログ的に(深さ方向で)階調を表現する
こと、即ち3次元的に階調表示をすることが難しい。2
値化表示素子で階調表示を行わせる場合、深さ方向の階
調(゛カラー)データを横方向(広がり方向)に展開す
る処理を行い、2次元的に表示(面積階調)させるのが
−般的である。したがって、表示色が異なる各種表示モ
ードを強誘電性液晶表示装置等で表示させる場合、表示
モードに応じて、本来CRT用の深さ方向の階調(カラ
ー)データを実際の表示装置の絵素の配置にしたがって
横方向(広がり方向)の階調データに変換しなければな
らない。
(2)解像度に関して
高解像度(1000xlOOO絵素以上)の強誘電性液
晶表示装置等の表示装置に対して、従来よりCRT等で
用いられている各種表示モードでの表示を行おうとする
と、液晶表示装置の有効絵素数(解像度)にくらべてC
R7表示モードの解像度が低い(表示情報が少ない)た
め、液晶表示装置側に全絵素(絵素が余る)が発生する
。このような場合、液晶表示装置側で縦・横の電極を複
数本束ねて同時駆動することで、拡大表示を行うことも
できる。例えば、1280x1024絵素の強誘電性液
晶表示装置において、そ−ドD(h)(320X200
絵素)の画面を表示させる場合等(1)倍〜4倍までの
拡大表示が実現できる。この様な拡大表示を取り入れて
も、液晶表示装置の有効絵素数(解像度)と表示モード
の解像度との関係によりては、有効表示領域の外部に全
画素が生ずる。
晶表示装置等の表示装置に対して、従来よりCRT等で
用いられている各種表示モードでの表示を行おうとする
と、液晶表示装置の有効絵素数(解像度)にくらべてC
R7表示モードの解像度が低い(表示情報が少ない)た
め、液晶表示装置側に全絵素(絵素が余る)が発生する
。このような場合、液晶表示装置側で縦・横の電極を複
数本束ねて同時駆動することで、拡大表示を行うことも
できる。例えば、1280x1024絵素の強誘電性液
晶表示装置において、そ−ドD(h)(320X200
絵素)の画面を表示させる場合等(1)倍〜4倍までの
拡大表示が実現できる。この様な拡大表示を取り入れて
も、液晶表示装置の有効絵素数(解像度)と表示モード
の解像度との関係によりては、有効表示領域の外部に全
画素が生ずる。
したがって、この有効表示領域外の全絵素の部分(ボー
ダ一部)に対して、しかるべき処理を施す必要がある。
ダ一部)に対して、しかるべき処理を施す必要がある。
CRTで低解像度の表示モードを表示する場合は、電子
ビームの走査周波数を下げて蛍光面を間引き走査するこ
とによって、ビームがあたらない部分は黒色(暗)に保
たれる。しかしながら、強誘電性液晶表示装置の場合は
、画像データの入力がないとその絵素の状態が保証され
ない(明又は暗、onまたはoff)。このため、全絵
素の部分にもデータを人力し、駆動制御してやることが
必要である。
ビームの走査周波数を下げて蛍光面を間引き走査するこ
とによって、ビームがあたらない部分は黒色(暗)に保
たれる。しかしながら、強誘電性液晶表示装置の場合は
、画像データの入力がないとその絵素の状態が保証され
ない(明又は暗、onまたはoff)。このため、全絵
素の部分にもデータを人力し、駆動制御してやることが
必要である。
本発明は、従来からのCRTなどで用いられている画像
情報出力回路では実現で籾ない上記問題点を除去すべく
なされたもので、その目的は、従来からのCRTなどで
用いられてきた各種表示モードでの画面を、強誘電性液
晶表示装置などの2値化表示素子を用いた表示装置上に
破綻なく表示するための画像情報出力回路を実現するこ
とにある。
情報出力回路では実現で籾ない上記問題点を除去すべく
なされたもので、その目的は、従来からのCRTなどで
用いられてきた各種表示モードでの画面を、強誘電性液
晶表示装置などの2値化表示素子を用いた表示装置上に
破綻なく表示するための画像情報出力回路を実現するこ
とにある。
〔問題点を解決するための手段(及び作用)〕双安定性
(メモリー性)を有する強誘電性液晶等を用いた表示装
置において、画像メモリから読みだされる画像データを
1画素データ毎に次段に導く第一のマルチプレクサ、第
一のマルチプレクサから出力されるデータに基づき、画
素データを出力するパレットRAM、さらにパレットR
AMからの画素データを表示装置に転送するための出力
フォーマットに変換する第二のマルチプレクサを有し、
本体CPUからの表示モード要求に応じて、画像データ
の変換処理及び有効表示領域外(枠部)の処理を行うこ
とにより、多種多様な表示モードに適応できる表示装置
の画像情報出力回路を実現したものである。
(メモリー性)を有する強誘電性液晶等を用いた表示装
置において、画像メモリから読みだされる画像データを
1画素データ毎に次段に導く第一のマルチプレクサ、第
一のマルチプレクサから出力されるデータに基づき、画
素データを出力するパレットRAM、さらにパレットR
AMからの画素データを表示装置に転送するための出力
フォーマットに変換する第二のマルチプレクサを有し、
本体CPUからの表示モード要求に応じて、画像データ
の変換処理及び有効表示領域外(枠部)の処理を行うこ
とにより、多種多様な表示モードに適応できる表示装置
の画像情報出力回路を実現したものである。
第2図は、画像情報の併給源であるパーソナル・コンピ
ュータなどの本体装置側に設けられたグラフィックス・
コントローラと強誘電性液晶表示装置との全体構成図で
ある。本発明による画像情報出力回路は、第2図におけ
るグラフィックス・コントローラ内に設けられている。
ュータなどの本体装置側に設けられたグラフィックス・
コントローラと強誘電性液晶表示装置との全体構成図で
ある。本発明による画像情報出力回路は、第2図におけ
るグラフィックス・コントローラ内に設けられている。
表示パネルは、走査電8i1024本、情報電極256
0本をマトリクス上に配し、配向処理を施した2枚のガ
ラス板の中に強誂電性液晶を封入したもので、走査線は
走査電極駆動回路、情報線は情報電極駆動回路にそれぞ
れ接続されている。また、1絵素(ビクセル)は第2図
の表示パネル中O内に示す様に3:2の面積比に分割さ
れた2ビツト/ビクセル構成をとっており、1絵素当9
4レベルの階調表示が可能である。
0本をマトリクス上に配し、配向処理を施した2枚のガ
ラス板の中に強誂電性液晶を封入したもので、走査線は
走査電極駆動回路、情報線は情報電極駆動回路にそれぞ
れ接続されている。また、1絵素(ビクセル)は第2図
の表示パネル中O内に示す様に3:2の面積比に分割さ
れた2ビツト/ビクセル構成をとっており、1絵素当9
4レベルの階調表示が可能である。
デイスプレィ・コントローラは、本発明による画像情報
出力回路からの表示情報を受は取り、走査電極駆動回路
及び情報電極駆動回路を制御する。
出力回路からの表示情報を受は取り、走査電極駆動回路
及び情報電極駆動回路を制御する。
グラフィックス・コントローラは、表示機能全般を司る
CPtJ (中央演算処理装置、以下GCPU)とVR
AM (画像情報格納用メモリ)、及び本発明による画
像情報出力回路であるデイスプレィインターフェイスか
ら構成されており、ホストCPUと表示装置との間の表
示情報の管理や通信全般を制御している。
CPtJ (中央演算処理装置、以下GCPU)とVR
AM (画像情報格納用メモリ)、及び本発明による画
像情報出力回路であるデイスプレィインターフェイスか
ら構成されており、ホストCPUと表示装置との間の表
示情報の管理や通信全般を制御している。
第1図は、本発明によるデイスプレィインターフェイス
の構成図である。本回路は、VRAMからの画像データ
を面積階調データに変換する階調変換部1、有効表示領
域外のデータを決めるためのボーダーレジスタ2、走査
線アドレス発生部3、液晶表示装置に画像データを転送
するための出力フォーマットに変換するためのデータセ
レクタ4、から構成されている。以下、図面にしたがっ
て、その動作を説明する。
の構成図である。本回路は、VRAMからの画像データ
を面積階調データに変換する階調変換部1、有効表示領
域外のデータを決めるためのボーダーレジスタ2、走査
線アドレス発生部3、液晶表示装置に画像データを転送
するための出力フォーマットに変換するためのデータセ
レクタ4、から構成されている。以下、図面にしたがっ
て、その動作を説明する。
(1)階調変換部
VRAM5に格納されている画像データは、前述のIB
M社グラフィックス環境下の表示モードを例にとれば、
モード3(h)のとき4ビツト/ビクセル、モード13
(h)のときは8ビツト/ピクセルというように表示モ
ード毎に1ビクセル(絵素)当りの構成ビット数が異な
る。本実施例では、VRAM5内に格納されている画像
データはVRAM5への1回の読みだし操作(アクセス
)で常に2バイト(16ビツト)出力されるように構成
されている。このため、VRAM5への1回のアクセス
で出力される絵素の数は、表示モードによって異なり、
例えばモード3(h)の場合は4絵素分、モード13(
h)の場合は2絵素分が1回のアクセスで出力される。
M社グラフィックス環境下の表示モードを例にとれば、
モード3(h)のとき4ビツト/ビクセル、モード13
(h)のときは8ビツト/ピクセルというように表示モ
ード毎に1ビクセル(絵素)当りの構成ビット数が異な
る。本実施例では、VRAM5内に格納されている画像
データはVRAM5への1回の読みだし操作(アクセス
)で常に2バイト(16ビツト)出力されるように構成
されている。このため、VRAM5への1回のアクセス
で出力される絵素の数は、表示モードによって異なり、
例えばモード3(h)の場合は4絵素分、モード13(
h)の場合は2絵素分が1回のアクセスで出力される。
後述するパレットRAM12は、1絵素車位で階調変換
を行うことから、VRAM5から読みだされた画像デー
タを1絵素単位でパレットRAM12に導かなければな
らない。
を行うことから、VRAM5から読みだされた画像デー
タを1絵素単位でパレットRAM12に導かなければな
らない。
このために設けられたのがビクセル・マルチプレクサ1
1である。第3図は、ビクセル・マルチプレクサ11の
画像データ変換フォーマットを示しており、これら変換
モードの切り替えはGCPU6からの命令で行われる(
第2図)。例えば、表示モード3(h)のとき、VRA
Mからは1回のアクセスで4絵素分(4ビツト/ビクセ
ル)の画像データが出力されるから、ビクセル・マルチ
プレクサ11は変換モードBで動作させることになる。
1である。第3図は、ビクセル・マルチプレクサ11の
画像データ変換フォーマットを示しており、これら変換
モードの切り替えはGCPU6からの命令で行われる(
第2図)。例えば、表示モード3(h)のとき、VRA
Mからは1回のアクセスで4絵素分(4ビツト/ビクセ
ル)の画像データが出力されるから、ビクセル・マルチ
プレクサ11は変換モードBで動作させることになる。
この変換モードBの場合、ビクセル・マルチプレクサ1
1はVRAM5から出力される4絵素分のデータを含む
VSDO〜15から、第一の位相でVSDO〜3及びV
SD4〜7の2絵素分のデータを抽出し、それぞれQO
〜3、Q8〜11としてパレットRAM12、パレット
RAM13に導く。次に、第二の位相で今度はvSD8
〜11、VSDI 2〜15(7)2絵素分のデータを
、・それぞれQO〜3、Q8〜11としてパレットRA
M12、パレットRAM13に導く。この様に、マルチ
・プレクサ11は2回の位相に分けて画像データをパレ
ットRAM部12.13に導く、また第3図において、
変換モードA及びCは、それぞれVRAM内の画像デー
タ・フォーマットが8ビツト/ビクセル及び2ビツト/
ピクセルの場合の変換モードであり、前記4ビツト/ビ
クセルの場合と同様に、画像データが1絵素単位でパレ
ットRAM12に導かれるように構成されている。
1はVRAM5から出力される4絵素分のデータを含む
VSDO〜15から、第一の位相でVSDO〜3及びV
SD4〜7の2絵素分のデータを抽出し、それぞれQO
〜3、Q8〜11としてパレットRAM12、パレット
RAM13に導く。次に、第二の位相で今度はvSD8
〜11、VSDI 2〜15(7)2絵素分のデータを
、・それぞれQO〜3、Q8〜11としてパレットRA
M12、パレットRAM13に導く。この様に、マルチ
・プレクサ11は2回の位相に分けて画像データをパレ
ットRAM部12.13に導く、また第3図において、
変換モードA及びCは、それぞれVRAM内の画像デー
タ・フォーマットが8ビツト/ビクセル及び2ビツト/
ピクセルの場合の変換モードであり、前記4ビツト/ビ
クセルの場合と同様に、画像データが1絵素単位でパレ
ットRAM12に導かれるように構成されている。
パレットRAM12及び13は、VRAM5からの絵素
データ(色情報)をそれぞれ1絵素阜位で、実際の表示
パネルの絵素のON10 F Fデータに変換する部分
である。本発明によろく深さ方向の色情報〉からく横方
向の階調情報〉(面積階調)への変換は、ここで実現さ
れる。第1図の実施例では、パレットRAMが2つ並列
に設けられているが、これはパレットRAMでの画像デ
ータ変換速度が、要求される表示装置への転送速度に比
べて遅いことに対処するためのものであり、パレットR
AMの処理速度が十分速ければ1つで全く問題ない。逆
に、VRAM5の読み出し速度やマルチプレクサ11及
び14の動作速度が十分速いケースでは、それに応じて
パレットRAMの数を増やせばそれだけ変換系としての
処理速度を上げることも可能である。
データ(色情報)をそれぞれ1絵素阜位で、実際の表示
パネルの絵素のON10 F Fデータに変換する部分
である。本発明によろく深さ方向の色情報〉からく横方
向の階調情報〉(面積階調)への変換は、ここで実現さ
れる。第1図の実施例では、パレットRAMが2つ並列
に設けられているが、これはパレットRAMでの画像デ
ータ変換速度が、要求される表示装置への転送速度に比
べて遅いことに対処するためのものであり、パレットR
AMの処理速度が十分速ければ1つで全く問題ない。逆
に、VRAM5の読み出し速度やマルチプレクサ11及
び14の動作速度が十分速いケースでは、それに応じて
パレットRAMの数を増やせばそれだけ変換系としての
処理速度を上げることも可能である。
パレットRAM12及び13は、それぞれパレットレジ
スタと呼ばれる8ビツト長のレジスタ×256木で構成
されており、予めGCPU6によって絵素の色情報に応
じた階調情報(絵素のON10 F Fデータ)が書き
込まれる。尚、本実施例では、パレットRAM12と1
3には同じ階調情報が書き込まれるように構成されてい
る。また、各パレットRAMへの書き込み操作及び読み
出し操作は、任意のタイミングで行うことができるが、
通常は一水平走査期間毎もしくは一垂直走査期間毎に必
要に応じて行う。
スタと呼ばれる8ビツト長のレジスタ×256木で構成
されており、予めGCPU6によって絵素の色情報に応
じた階調情報(絵素のON10 F Fデータ)が書き
込まれる。尚、本実施例では、パレットRAM12と1
3には同じ階調情報が書き込まれるように構成されてい
る。また、各パレットRAMへの書き込み操作及び読み
出し操作は、任意のタイミングで行うことができるが、
通常は一水平走査期間毎もしくは一垂直走査期間毎に必
要に応じて行う。
第4図は、パレットRAM内パレットレジスタの階調デ
ータ(絵素のON10 F Fデータ)と実際の表示パ
ネルの絵素配置との関係を示している。第4図において
、(C)が本実施例で用いた表示パネルの最小絵素単位
である。前述のように、1絵素は面積比3:2で分割さ
れており各々独立に駆動されることにより、4レベルの
階調表示を実現している。また、(b)及び(a)は、
拡大表示モードでの1絵素の取り扱いを示している。そ
れぞれ、4絵素、16絵素分をとりまとめて1絵素とし
て扱うことにより、2倍、4倍の拡大表示を行うととも
に、表示できる階調数も8レベル、16レベルと増加す
る。第4図に示すように、パレットレジスタの階調デー
タは、そのまま表示パネル上の各絵素のON10 F
Fデータと1:1で対応している。
ータ(絵素のON10 F Fデータ)と実際の表示パ
ネルの絵素配置との関係を示している。第4図において
、(C)が本実施例で用いた表示パネルの最小絵素単位
である。前述のように、1絵素は面積比3:2で分割さ
れており各々独立に駆動されることにより、4レベルの
階調表示を実現している。また、(b)及び(a)は、
拡大表示モードでの1絵素の取り扱いを示している。そ
れぞれ、4絵素、16絵素分をとりまとめて1絵素とし
て扱うことにより、2倍、4倍の拡大表示を行うととも
に、表示できる階調数も8レベル、16レベルと増加す
る。第4図に示すように、パレットレジスタの階調デー
タは、そのまま表示パネル上の各絵素のON10 F
Fデータと1:1で対応している。
第5図に示すようにVRAM5からの絵素データ(色情
報)は、パレットRAMのパレットレジスタを選択する
ためのアドレスとして働く。例えば、VRAM5からの
絵素データ(色情報)が4ビツト/ビクセルの場合、1
6木のパレットレジスタの中から1本を選択する。また
、絵素データが8ビツト/ピクセル及び2ビツト/ビク
セルの場合は、それぞれ256本、4木のパレットレジ
スタの中から1本を選択する。あるパレットレジスタが
選択されると、その中に格納されている階調データPL
O〜7、PHO〜7が出力され、次段のビクセル・マル
チプレクサ14へと導かれる。
報)は、パレットRAMのパレットレジスタを選択する
ためのアドレスとして働く。例えば、VRAM5からの
絵素データ(色情報)が4ビツト/ビクセルの場合、1
6木のパレットレジスタの中から1本を選択する。また
、絵素データが8ビツト/ピクセル及び2ビツト/ビク
セルの場合は、それぞれ256本、4木のパレットレジ
スタの中から1本を選択する。あるパレットレジスタが
選択されると、その中に格納されている階調データPL
O〜7、PHO〜7が出力され、次段のビクセル・マル
チプレクサ14へと導かれる。
ビクセル・マルチプレクサ14は、パレットRAMから
出力される絵素のON10 F Fデータ(最大8ビツ
トのデータ)を表示パネルの拡大表示モード(eX、l
x、2x、4x)に応じて表示可能なビット数に変換す
る処理を行う。第6図は、ビクセル・マルチプレクサ1
4の変換モードを示している。例えば、表示パネルで2
倍(2×)拡大表示を行う場合、変換モードBが選択さ
れる。このとき、1絵素当りの取り得る階調データ数は
4ビツトであるから、パレットRAM12及び13から
出力される8ビツトデータPLO〜7、PHO〜7の内
、それぞれ下位4ビツト(PLO〜3、PHO〜3)の
みが抽出され、PIXO〜7として出力される。また、
変換モードA及びCは、それぞれ4倍(4x)、等倍(
1×)時の変換フォーマットを示している。
出力される絵素のON10 F Fデータ(最大8ビツ
トのデータ)を表示パネルの拡大表示モード(eX、l
x、2x、4x)に応じて表示可能なビット数に変換す
る処理を行う。第6図は、ビクセル・マルチプレクサ1
4の変換モードを示している。例えば、表示パネルで2
倍(2×)拡大表示を行う場合、変換モードBが選択さ
れる。このとき、1絵素当りの取り得る階調データ数は
4ビツトであるから、パレットRAM12及び13から
出力される8ビツトデータPLO〜7、PHO〜7の内
、それぞれ下位4ビツト(PLO〜3、PHO〜3)の
みが抽出され、PIXO〜7として出力される。また、
変換モードA及びCは、それぞれ4倍(4x)、等倍(
1×)時の変換フォーマットを示している。
以上説明したように、VRAME内の絵素データ(色情
報)は、2つのマルチプレクサ11及び14とパレット
RAMによって、表示パネル上の階調データへと変換さ
れる。
報)は、2つのマルチプレクサ11及び14とパレット
RAMによって、表示パネル上の階調データへと変換さ
れる。
(2)ボーダーレジスタ部
前述のように、液晶表示装置の有効絵素数〉表示モード
の解像度の場合、有効表示領域外の全絵素(ボーダ一部
)になんらかのパターンを表示させなければならない。
の解像度の場合、有効表示領域外の全絵素(ボーダ一部
)になんらかのパターンを表示させなければならない。
このボーダ一部に出力するデータを格納するために設け
られたのが、ボーダーレジスタ2である。第7図は、ボ
ーダーレジスタの構成を示している。本実施例では、ボ
ーダーレジスタは基本的には8ビツト長のレジスタ1木
からなり、各ビットがそれぞれボーダーデータBDO〜
7(第7図)に対応している。また、ボーダーレジスタ
2は、いわゆるダブルバッファの構成になっており、G
CPU6からは任意のタイミングで書き換えができる。
られたのが、ボーダーレジスタ2である。第7図は、ボ
ーダーレジスタの構成を示している。本実施例では、ボ
ーダーレジスタは基本的には8ビツト長のレジスタ1木
からなり、各ビットがそれぞれボーダーデータBDO〜
7(第7図)に対応している。また、ボーダーレジスタ
2は、いわゆるダブルバッファの構成になっており、G
CPU6からは任意のタイミングで書き換えができる。
実際のボーダーデータは、水平同期信号もしくは垂直同
期信号のタイミングでボーダーレジスタ出力段にセット
される。このボーダーレジスタ2に設定されたデータを
送出するタイミングを制御するのは水平及び垂直のブラ
ンク信号(HBlank。
期信号のタイミングでボーダーレジスタ出力段にセット
される。このボーダーレジスタ2に設定されたデータを
送出するタイミングを制御するのは水平及び垂直のブラ
ンク信号(HBlank。
VBlank)である。基本的には第8図に示すよう、
に、それぞれのブランク信号のいずれかがLOレベル(
ブランク期間内)にある時にボーダーデータが出力され
、それ以外の期間では有効表示領域内の画像データが出
力される。詳しくは、後述データセレクタの動作で説明
する。
に、それぞれのブランク信号のいずれかがLOレベル(
ブランク期間内)にある時にボーダーデータが出力され
、それ以外の期間では有効表示領域内の画像データが出
力される。詳しくは、後述データセレクタの動作で説明
する。
(3)走査線アドレスデータ発生部
表示パネルの走査線アドレスデータAO〜15を発生さ
せるために設けられたのが、走査線アドレス発生部3で
ある。走査線アドレス発生部3は、液晶表示装置側のデ
イスプレィ・コントローラより入力される水平同期信号
Hsyncをクロックとする12ビツトのバイナリカウ
ンタ(走査線4096木まで選択可能)である。木カウ
ンタは、GCPU6からカウント値(走査線アドレスデ
ータ)を任意のタイミングでプリセットすることができ
る。さらに、カウントアツプの幅(何ろ 木飛び越し走査を行うか)も設定することがでピ4〒(
4)液晶表示装置への出力部 強訪電性液晶表示装置への画像データ転送フォーマット
は、すでに本出願人らが、特願昭61−212184号
、あるいは特願昭63−285141号などに於て、メ
モリー性を有する表示素子において高解像度表示を実現
するために通信方法に関して提案している。これら提案
によれば、画像データの転送に関して、書換えの必要の
走査線に対してその走査線アドレス情報と画像情報とを
同一伝送線上をシリアルに時分割転送する方式をとって
いる。
せるために設けられたのが、走査線アドレス発生部3で
ある。走査線アドレス発生部3は、液晶表示装置側のデ
イスプレィ・コントローラより入力される水平同期信号
Hsyncをクロックとする12ビツトのバイナリカウ
ンタ(走査線4096木まで選択可能)である。木カウ
ンタは、GCPU6からカウント値(走査線アドレスデ
ータ)を任意のタイミングでプリセットすることができ
る。さらに、カウントアツプの幅(何ろ 木飛び越し走査を行うか)も設定することがでピ4〒(
4)液晶表示装置への出力部 強訪電性液晶表示装置への画像データ転送フォーマット
は、すでに本出願人らが、特願昭61−212184号
、あるいは特願昭63−285141号などに於て、メ
モリー性を有する表示素子において高解像度表示を実現
するために通信方法に関して提案している。これら提案
によれば、画像データの転送に関して、書換えの必要の
走査線に対してその走査線アドレス情報と画像情報とを
同一伝送線上をシリアルに時分割転送する方式をとって
いる。
これら転送フォーマットを実現するために設けられたの
が、データセレクタ4である。データセレクタ4は、G
CPU6からのタイミング制御信号に基づき、階調変換
済みの画像データPDO〜7、ボーダーデータBDO〜
7、走査線アドレスデータAO〜15の3種類のデータ
を時分割で切り替えて表示装置に送る。第9図は、前記
提案に準拠した形での本発明による画像情報出力回路で
あるデイスプレィインターフェイスからの転送フォーマ
ットの一例である。第9図において、水平ブランキング
信号HB1ankがLOレベル(ブランク期間内)の期
間において、水平同期信号Hsyncが入力されると、
データセレクタ4はGCPU6からのタイミング制御に
より、まず走査線アドレスデータAO〜15を2サイク
ル(4クロツク(CLK))で出力する。次に、HBl
ankがHiレベルになるまでの間ボーダーレジスタ2
からのボーダーデータBDO〜7を通信線PIXO〜7
にのせ続ける。HBlankがHiレベルになったら(
ブランク期間終了)、階調変換済みの有効表示領域内の
画像データPD0〜7を通信線PIXO〜7にのせる。
が、データセレクタ4である。データセレクタ4は、G
CPU6からのタイミング制御信号に基づき、階調変換
済みの画像データPDO〜7、ボーダーデータBDO〜
7、走査線アドレスデータAO〜15の3種類のデータ
を時分割で切り替えて表示装置に送る。第9図は、前記
提案に準拠した形での本発明による画像情報出力回路で
あるデイスプレィインターフェイスからの転送フォーマ
ットの一例である。第9図において、水平ブランキング
信号HB1ankがLOレベル(ブランク期間内)の期
間において、水平同期信号Hsyncが入力されると、
データセレクタ4はGCPU6からのタイミング制御に
より、まず走査線アドレスデータAO〜15を2サイク
ル(4クロツク(CLK))で出力する。次に、HBl
ankがHiレベルになるまでの間ボーダーレジスタ2
からのボーダーデータBDO〜7を通信線PIXO〜7
にのせ続ける。HBlankがHiレベルになったら(
ブランク期間終了)、階調変換済みの有効表示領域内の
画像データPD0〜7を通信線PIXO〜7にのせる。
第9図では、有効表示領域内の画像データとして128
0画素(640絵素)分の情報を転送すると、GCPU
6は再びHBlankをLoレベルにする。
0画素(640絵素)分の情報を転送すると、GCPU
6は再びHBlankをLoレベルにする。
HBlankがLOレベルになったことで、データセレ
クタ14は再びボーダーデータBDO〜7を通信線PI
XO〜7にのせ、全絵素分のデータ(1280絵素)の
転送を終了する。
クタ14は再びボーダーデータBDO〜7を通信線PI
XO〜7にのせ、全絵素分のデータ(1280絵素)の
転送を終了する。
尚、第9図は、水平走査方向の転送タイミングに関して
記しであるが、データセレクタ4は、垂直走査方向に関
しても同様に垂直ブランキング信号を使フてボーダーエ
リアと有効表示領域と区別し、出力データを切り替えて
いる。
記しであるが、データセレクタ4は、垂直走査方向に関
しても同様に垂直ブランキング信号を使フてボーダーエ
リアと有効表示領域と区別し、出力データを切り替えて
いる。
さらに、HBlank及びVBlankのタイミングを
制御することにより、有効表示領域を画面上の任意の位
置に表示することも可能である。
制御することにより、有効表示領域を画面上の任意の位
置に表示することも可能である。
以上説明した様に、双安定性(メモリー性)を有する強
訪電性液晶等を用いた表示装置において、画像メモリか
ら読みだされる画像データを1画素分毎に次段に導く第
一のマルチプレクサ、第一のマルチプレクサから出力さ
れるデータに基づき、予め定められた画素のON10
F Fデータを出力するパレットRAM、さらにパレッ
トRAMからのデータを表示装置に転送するための出力
フォーマットに変換する第二のマルチプレクサを有する
画像情報出力回路を設け、本体CPUからの表示モード
要求に応じて、画像データの変換処理及び有効表示領域
外(枠部)の処理を行うことにより、従来からのCRT
などで用いられてきた各種表示モードでの画面を、強誘
電性液晶表示装置などの2値化表示素子を用いた表示装
置上に破綻なく表示することが可能となる。
訪電性液晶等を用いた表示装置において、画像メモリか
ら読みだされる画像データを1画素分毎に次段に導く第
一のマルチプレクサ、第一のマルチプレクサから出力さ
れるデータに基づき、予め定められた画素のON10
F Fデータを出力するパレットRAM、さらにパレッ
トRAMからのデータを表示装置に転送するための出力
フォーマットに変換する第二のマルチプレクサを有する
画像情報出力回路を設け、本体CPUからの表示モード
要求に応じて、画像データの変換処理及び有効表示領域
外(枠部)の処理を行うことにより、従来からのCRT
などで用いられてきた各種表示モードでの画面を、強誘
電性液晶表示装置などの2値化表示素子を用いた表示装
置上に破綻なく表示することが可能となる。
第1図は、本発明による画像情報出力回路の構成図。
第2図は、本発明による画像情報出力回路を含むグラフ
ィックスコントローラと強誘電性液晶表示パネルユニッ
トとの全体構成図。 第3図は、ビクセル・マルチプレクサ11のデータ変換
フォーマットを示す図。 第4図は、パレットRAM内のパレットレジスタの階調
データと実際の表示パネルの絵素配置との関係を示す図
。 第5図は、VRAMからの画像データとパレットレジス
タのアドレスとの関係を示す図。 第6図は、ピクセル・セレクタ14のデータ変換フォー
マットを示す図。 第7図は、ボーダーレジスタの構成及びボーダーデータ
と表示パターンの一例を示す図。 第8図は、表示画面上のボーダ一部の位置と水平及び垂
直のブランキング信号との関係を示す図。 第9図は、本発明による画像情報出力回路からの転送フ
ォーマットの一例を示す図。 第10図は、IBM社のパーソナル・コンピュータにお
ける表示モードを示す図。 1・・・階調変換部 11・・・マルチプレクサ 13・・・パレットRAM 14・・・マルチプレクサ 12・・・パレットRAM ビ2tル・マルチ2隻7丈 n 吏f奥f己−ド (1) (bン とり仁)b・マルチ7°し7丈I4 灸湊 仁−ド (HLI IH尺) (VLI) (VL) HorizonteLI Left Hoi+zontal 尺:1ht Vertrrcal LIrrer i’erDi(:if LOWer
ィックスコントローラと強誘電性液晶表示パネルユニッ
トとの全体構成図。 第3図は、ビクセル・マルチプレクサ11のデータ変換
フォーマットを示す図。 第4図は、パレットRAM内のパレットレジスタの階調
データと実際の表示パネルの絵素配置との関係を示す図
。 第5図は、VRAMからの画像データとパレットレジス
タのアドレスとの関係を示す図。 第6図は、ピクセル・セレクタ14のデータ変換フォー
マットを示す図。 第7図は、ボーダーレジスタの構成及びボーダーデータ
と表示パターンの一例を示す図。 第8図は、表示画面上のボーダ一部の位置と水平及び垂
直のブランキング信号との関係を示す図。 第9図は、本発明による画像情報出力回路からの転送フ
ォーマットの一例を示す図。 第10図は、IBM社のパーソナル・コンピュータにお
ける表示モードを示す図。 1・・・階調変換部 11・・・マルチプレクサ 13・・・パレットRAM 14・・・マルチプレクサ 12・・・パレットRAM ビ2tル・マルチ2隻7丈 n 吏f奥f己−ド (1) (bン とり仁)b・マルチ7°し7丈I4 灸湊 仁−ド (HLI IH尺) (VLI) (VL) HorizonteLI Left Hoi+zontal 尺:1ht Vertrrcal LIrrer i’erDi(:if LOWer
Claims (12)
- (1)メモリー性を有する液晶を使用した表示パネルを
用い、画素数、表示色、最小画素単位等が異なる複数表
示モードの画像データを表示可能な表示装置において、 画像データを記憶する記憶手段と、 前記記憶手段に記憶された画像データを画素データ毎に
出力する画素データ出力手段と、前記画素データ出力手
段により出力された画素データを前記表示パネルに表示
する2値データに変換する変換手段と、 前記変換手段により変換された2値データを前記表示モ
ードに対応した表示データに変換して出力する表示デー
タ出力手段と、 前記表示データ出力手段により出力された画像データを
前記表示パネルに表示する表示制御手段とを有する表示
装置。 - (2)前記画素データ出力手段は、マルチプレクサであ
ることを特徴とする請求項1記載の表示装置。 - (3)前記変換手段は、2値データを記憶したRAM(
ランダムアクセスメモリー)であることを特徴とする請
求項1記載の表示装置。 - (4)前記変換手段は、2値データを記憶した複数のR
AM(ランダムアクセスメモリー)により構成されてい
ることを特徴とする請求項1記載の表示装置。 - (5)前記表示パネルに表示された画像データの有効表
示領域外に、所望の枠画像データを表示する枠表示手段
を有することを特徴とする請求項1記載の表示装置。 - (6)前記枠表示手段は、有効表示領域外の枠画像デー
タを有効表示領域に表示する画像データの水平及び垂直
ブランキング期間内に出力して表示することを特徴とす
る請求項5記載の表示装置。 - (7)前記表示データ出力手段は、マルチプレクサであ
ることを特徴とする請求項1記載の表示装置。 - (8)前記メモリー性を有する液晶は強誘電性液晶であ
ることを特徴とする請求項1記載の表示装置。 - (9)メモリー性を有する液晶を使用した表示パネルを
用いた表示装置において、前記表示パネルの画像データ
を表示する有効表示領域の外に、枠画像データを表示す
る枠表示手段を有し、 当該枠表示手段は、画像データの水平及び垂直ブランキ
ング期間内に枠画像データを出力して表示することを特
徴とする表示装置。 - (10)前記メモリー性を有する液晶は強誘電性液晶で
あることを特徴とする請求項9記載の表示装置。 - (11)前記枠表示手段は、前記有効表示領域外の枠画
像データの設定を、画像データの1水平走査期間内又は
1垂直表示期間内に行うことを特徴とする請求項9記載
の表示装置。 - (12)前記枠表示手段は、前記有効表示領域外に表示
する枠画像データを記憶する記憶手段を更に有すること
を特徴とする請求項9記載の表示装置。
Priority Applications (12)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1261297A JP2877381B2 (ja) | 1989-10-06 | 1989-10-06 | 表示装置及び表示方法 |
DE69024448T DE69024448T2 (de) | 1989-10-06 | 1990-10-04 | Anzeigegerät |
AT90310846T ATE132287T1 (de) | 1989-10-06 | 1990-10-04 | Anzeigegerät |
DK90310846.2T DK0421772T3 (da) | 1989-10-06 | 1990-10-04 | Displayudstyr |
ES90310846T ES2081942T3 (es) | 1989-10-06 | 1990-10-04 | Aparato de visualizacion. |
EP90310846A EP0421772B1 (en) | 1989-10-06 | 1990-10-04 | Display apparatus |
AU63858/90A AU638754B2 (en) | 1989-10-06 | 1990-10-05 | Display apparatus |
CA002027043A CA2027043C (en) | 1989-10-06 | 1990-10-05 | Display apparatus |
KR1019900015904A KR940002237B1 (ko) | 1989-10-06 | 1990-10-06 | 표시장치 |
KR1019930024475A KR940002345B1 (ko) | 1989-10-06 | 1993-11-17 | 표시장치 |
US08/312,154 US6124842A (en) | 1989-10-06 | 1994-09-23 | Display apparatus |
GR960400330T GR3018924T3 (en) | 1989-10-06 | 1996-02-07 | Display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1261297A JP2877381B2 (ja) | 1989-10-06 | 1989-10-06 | 表示装置及び表示方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09085094A Division JP3126681B2 (ja) | 1997-04-03 | 1997-04-03 | 表示装置、表示制御装置及び表示制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03123386A true JPH03123386A (ja) | 1991-05-27 |
JP2877381B2 JP2877381B2 (ja) | 1999-03-31 |
Family
ID=17359841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1261297A Expired - Fee Related JP2877381B2 (ja) | 1989-10-06 | 1989-10-06 | 表示装置及び表示方法 |
Country Status (10)
Country | Link |
---|---|
EP (1) | EP0421772B1 (ja) |
JP (1) | JP2877381B2 (ja) |
KR (2) | KR940002237B1 (ja) |
AT (1) | ATE132287T1 (ja) |
AU (1) | AU638754B2 (ja) |
CA (1) | CA2027043C (ja) |
DE (1) | DE69024448T2 (ja) |
DK (1) | DK0421772T3 (ja) |
ES (1) | ES2081942T3 (ja) |
GR (1) | GR3018924T3 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7688303B2 (en) | 1997-01-30 | 2010-03-30 | Renesas Technology Corp. | Liquid crystal display controller and liquid crystal display device |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3126360B2 (ja) * | 1989-09-01 | 2001-01-22 | キヤノン株式会社 | 表示システム及びその表示制御方法 |
JPH0455890A (ja) * | 1990-06-25 | 1992-02-24 | Canon Inc | 画像データ制御装置及び表示システム |
US5420603A (en) * | 1991-02-20 | 1995-05-30 | Canon Kabushiki Kaisha | Display apparatus |
JP3143493B2 (ja) * | 1991-06-21 | 2001-03-07 | キヤノン株式会社 | 表示制御装置 |
EP0606993B1 (en) * | 1993-01-11 | 2002-07-24 | Canon Kabushiki Kaisha | Colour gamut clipping |
AU674037B2 (en) * | 1993-01-11 | 1996-12-05 | Canon Kabushiki Kaisha | Colour gamut clipping |
AU679320B2 (en) * | 1994-03-11 | 1997-06-26 | Canon Kabushiki Kaisha | Computer display system controller |
ES2114812B1 (es) * | 1996-03-25 | 1999-02-16 | Desarrollos Electronicos Proym | Aparato para facilitar informaciones preprogramadas. |
JPH09325741A (ja) | 1996-05-31 | 1997-12-16 | Sony Corp | 画像表示システム |
WO1998010405A1 (en) * | 1996-09-03 | 1998-03-12 | United Technologies Automotive, Inc. | Method of controlling display image shading depending on image resolution |
US5758135A (en) * | 1996-09-24 | 1998-05-26 | Seiko Epson Corporation | System and method for fast clocking a digital display in a multiple concurrent display system |
JP2982722B2 (ja) * | 1996-12-04 | 1999-11-29 | 日本電気株式会社 | 映像表示装置 |
GB0000715D0 (en) * | 2000-01-14 | 2000-03-08 | Micropix Technologies Limited | A liquid crystal display |
JP4161574B2 (ja) * | 2000-05-24 | 2008-10-08 | 株式会社日立製作所 | カラー/白黒切換可能携帯端末及び表示装置 |
CN111175562A (zh) * | 2019-12-31 | 2020-05-19 | 常州瑞莱博自动化科技有限公司 | 双稳态液晶电流指示器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5731268A (en) * | 1980-07-31 | 1982-02-19 | Matsushita Electric Ind Co Ltd | Frame signal generator |
JPS6151554U (ja) * | 1984-09-05 | 1986-04-07 | ||
JPS61258288A (ja) * | 1985-05-13 | 1986-11-15 | キヤノン株式会社 | 表示制御装置 |
JPH02310586A (ja) * | 1989-05-26 | 1990-12-26 | Yamaha Corp | 表示コントローラ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6167024A (ja) * | 1984-09-10 | 1986-04-07 | Canon Inc | 液晶素子の駆動法 |
JPS61213896A (ja) * | 1985-03-19 | 1986-09-22 | 株式会社 アスキ− | デイスプレイコントロ−ラ |
JPS6334593A (ja) * | 1986-07-30 | 1988-02-15 | ホシデン株式会社 | 多階調表示方法 |
DE3852148T2 (de) * | 1987-06-19 | 1995-04-06 | Toshiba Kawasaki Kk | Anzeigemodusumschaltsystem für ein Plasmaanzeigegerät. |
-
1989
- 1989-10-06 JP JP1261297A patent/JP2877381B2/ja not_active Expired - Fee Related
-
1990
- 1990-10-04 AT AT90310846T patent/ATE132287T1/de not_active IP Right Cessation
- 1990-10-04 DK DK90310846.2T patent/DK0421772T3/da active
- 1990-10-04 ES ES90310846T patent/ES2081942T3/es not_active Expired - Lifetime
- 1990-10-04 DE DE69024448T patent/DE69024448T2/de not_active Expired - Fee Related
- 1990-10-04 EP EP90310846A patent/EP0421772B1/en not_active Expired - Lifetime
- 1990-10-05 AU AU63858/90A patent/AU638754B2/en not_active Ceased
- 1990-10-05 CA CA002027043A patent/CA2027043C/en not_active Expired - Lifetime
- 1990-10-06 KR KR1019900015904A patent/KR940002237B1/ko not_active IP Right Cessation
-
1993
- 1993-11-17 KR KR1019930024475A patent/KR940002345B1/ko not_active IP Right Cessation
-
1996
- 1996-02-07 GR GR960400330T patent/GR3018924T3/el unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5731268A (en) * | 1980-07-31 | 1982-02-19 | Matsushita Electric Ind Co Ltd | Frame signal generator |
JPS6151554U (ja) * | 1984-09-05 | 1986-04-07 | ||
JPS61258288A (ja) * | 1985-05-13 | 1986-11-15 | キヤノン株式会社 | 表示制御装置 |
JPH02310586A (ja) * | 1989-05-26 | 1990-12-26 | Yamaha Corp | 表示コントローラ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7688303B2 (en) | 1997-01-30 | 2010-03-30 | Renesas Technology Corp. | Liquid crystal display controller and liquid crystal display device |
Also Published As
Publication number | Publication date |
---|---|
ATE132287T1 (de) | 1996-01-15 |
JP2877381B2 (ja) | 1999-03-31 |
AU6385890A (en) | 1991-04-11 |
EP0421772A2 (en) | 1991-04-10 |
EP0421772A3 (en) | 1992-11-19 |
KR940002345B1 (ko) | 1994-03-23 |
AU638754B2 (en) | 1993-07-08 |
CA2027043C (en) | 1995-02-14 |
EP0421772B1 (en) | 1995-12-27 |
KR940002237B1 (ko) | 1994-03-19 |
DE69024448D1 (de) | 1996-02-08 |
CA2027043A1 (en) | 1991-04-07 |
KR910008602A (ko) | 1991-05-31 |
GR3018924T3 (en) | 1996-05-31 |
DE69024448T2 (de) | 1996-05-23 |
ES2081942T3 (es) | 1996-03-16 |
DK0421772T3 (da) | 1996-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5699076A (en) | Display control method and apparatus for performing high-quality display free from noise lines | |
KR960003962B1 (ko) | 스캐닝 프레임 또는 복수의 도트 각각의 그레이 스케일 디스플레이 제어용 칼라 패널 디스플레이 제어 장치 | |
AU652370B2 (en) | Multiple buffer computer display controller apparatus | |
EP0540294B1 (en) | Display control device and display apparatus with display control device | |
US5712651A (en) | Apparatus for performing a full-color emulation on the TFT display device | |
KR940006350B1 (ko) | 화상데이타 제어장치 및 표시시스템 | |
JPH03123386A (ja) | 表示装置及び表示方法 | |
KR920000355B1 (ko) | 디스플레이 패널 구동장치 | |
JP3796654B2 (ja) | 表示装置 | |
US6124842A (en) | Display apparatus | |
WO1998002773A1 (fr) | Dispositif d'affichage | |
JP3126681B2 (ja) | 表示装置、表示制御装置及び表示制御方法 | |
JP3018329B2 (ja) | 表示システムおよび液晶表示装置 | |
CA2010744C (en) | Display control apparatus for reproducing color image on crt display device and matrix type display device | |
JPH08179740A (ja) | 画像データ伝送方法および画像表示装置 | |
JP3468667B2 (ja) | 表示制御装置および表示装置 | |
JPS587999B2 (ja) | 表示装置 | |
JPH0469908B2 (ja) | ||
JPH06161409A (ja) | ルックアップテーブルメモリ書換え方法およびルックアップテーブルメモリを持つディスプレイ装置 | |
JPH0588651A (ja) | メモリ制御方法 | |
JP2004163832A (ja) | 画像転送装置 | |
JPH0588661A (ja) | 画像表示システム | |
JPH0443271B2 (ja) | ||
JP2000098955A (ja) | マトリクス表示ディスプレイの表示方法及びその表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090122 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |