JPS6161583B2 - - Google Patents

Description

【発明の詳細な説明】

〔発明の背景〕 本発明はデイジタル・データ通信システム、テ
レプロセシング・ネツトワークに関し、更に具体
的には通常のメツセージを含むデータ・ストリー
ムへ監視用メツセージを挿入するメツセージ挿入
装置に関する。 ここで使用される「監視用メツセージ」とは、
広く通信システム中の機器の動作を監視もしくは
制御するために使用される情報を意味する。この
ような情報は、通信機器が正しく動作している場
合でも誤動作している場合でも、通常のデータ処
理のために使用される情報とは異つたものであ
る。通常、監視用メツセージは、遠隔装置から中
央ステーシヨンへ送られる診断情報や、それに応
答して中央ステーシヨンから遠隔装置へ送られる
指令を含む。 ここで「デイジタル」とは、個別的パルスの形
式で送られる情報を示すために使用され、それは
コード化２進データ及びデイジタル化されたアナ
ログ信号を含む。 監視用メツセージを処理するため、特別のモデ
ル又は別個の通信チヤネルを設けることはコスト
を高め望ましくないことが知られている。監視用
メツセージは、それが不在である場合に通常のメ
ツセージ通信量を処理するのに必要な装置よりも
費用のかからない、又大きな周波数帯域を必要と
しない装置によつて通信されることが望ましい。
これを達成する１つの方法は、時分割多重化を使
用することであるが、その場合、通信チヤネルが
使用される時間は、通常のメツセージが送られる
時間間隔と、監視用メツセージのためにのみ使用
される他の時間間隔とに分割される。通常のメツ
セージが時間の100％を使用することはまれであ
るので、通常のメツセージ伝送に中断が生じる
時、常に監視用メツセージが挿入されてよい。こ
の方法は、通信チヤネルの帯域幅を拡張せず、監
視用メツセージを挿入することによつて通常の通
信方式を複雑にすることもない。 これまでに提案された時分割多重化の形態にお
いては、伝送されるべき監視用メツセージがあろ
うとなかろうと、規則的に発生する時間スライス
又はデイジツト・スペースが監視用メツセージの
デイジツトのために排他的に確保された。予め定
つた時間スライスを監視メツセージへ割当てるこ
の方法は、伝送されるべき監視データが少なかつ
たり全然なかつたりした時には無駄であるし、伝
送されるべき監視データが多い時には不十分とな
る。使用されている機器のコストを最少にするよ
う、時間を経済的に使用するのが望ましい。監視
用メツセージは予測できない時間にランダムに発
生し、規則的時間に起るとは限らないので、その
ようなメツセージに対して規則的に生じる時間間
隔を確保するのは無駄である。何故ならば、その
ような時間間隔は有用な目的のために利用されな
いからである。更に、通常、監視用メツセージに
チヤネルを即時に先使用されることも必要でな
い。多くの場合、監視用データは通常のメツセー
ジの流れに必然的に生じるギヤツプを待機するこ
とができる。 〔本発明の要約〕 本発明の目的は、これまで述べたような要望の
全てを満足させて監視用メツセージを通常のメツ
セージのストリーム中に挿入することである。 上記の目的は、通常のメツセージ伝送の間に遊
び時間又はギヤツプが生じること、このギヤツプ
はランダムの生じ頻度も多くないが、監視メツセ
ージを伝送するのに利用できること、その利用は
通常のメツセージ・スループツトを減少したり干
渉したりしないで可能であること等に注目して実
現された本発明の監視メツセージ挿入装置によつ
て達成される。本発明を適用した伝送システム
は、データ端末装置（DTE）及びデータ伝送用
装置（DCE）（ここではモデムとも呼ばれる）間
の新規なインターフエイスを与える。この伝送シ
ステムでは、DTEからなされた通常のメツセー
ジ伝送中のギヤツプが検出され、監視装置に対し
て利用可能とされる。監視装置は、DCEを介し
て、中央ステーシヨン又は他の端末へ伝送される
ことを待機している監視用メツセージを送ること
ができる。送出された監視用メツセージは、受信
側の適宜の検出手段により検出されて利用され
る。 通常のメツセージ伝送中に生じるギヤツプは、
本発明が実施される特定の環境に従つて、便宜な
方法で検出されてよい。例えば、もし同期デー
タ・リング制御（SDLC）が通常のメツセージ伝
送に使用されているのであれば、通常のメツセー
ジ間に生じるギヤツプは「フラグ」と呼ばれる８
ビツトの識別文字を送ることによつて知られる。
この「フラグ」は「フラグ」でもなければ「遊
び」文字でもない８ビツト・パターン又はバイト
に続いている。その場合、フラグは通常のメツセ
ージの終りを示し、次の通常のメツセージが始ま
る前に、監視用メツセージを挿入するのに十分な
時間が存在するものと仮定される。もつとも、そ
の時に監視用メツセージが伝送を待機しているこ
とを前提とする。通常、この仮定は正しく、監視
用メツセージの挿入は通常のメツセージの後続フ
ラグが送られてしまつた後に直ちに開始される。
もし上記の仮定が正しくなければ、監視用メツセ
ージが依然として進行中である間（フラグでもな
ければ遊び文字でもない文字が後に続いたフラグ
によつて知られる）、新しい通常のメツセージが
開始される。次いで本発明のシステムは、直ちに
不完全な監視用メツセージをフラグの如き識別終
了シーケンスで終了させ、よつて顕著な遅れなし
に通常のメツセージ伝送を再開することができ
る。 これまでの簡単な説明から分るように、本発明
は通常のメツセージ伝送中にランダムに生じる遊
び時間中に伝送のために保持され、監視用メツセ
ージの導入は、通常のメツセージの伝送に必要な
時間を顕著に引延すことはなく、又通常のメツセ
ージ伝送を妨害することもないという概念に立脚
している。これは先行技術の時分割多重化方式と
比較して進歩している。即ち、先行技術の方式に
よれば、規則的に起らない監視メツセージの伝送
のために、かなりの時間が規則的に確保された。
このような時間は、通常のメツセージ伝送のため
に使用されてしかるべきものである。 〔実施例の説明〕 本発明は、本明細書において、同期データ・リ
ンク制御（SDLC）を使用するデータ通信システ
ム中で実施されるものとして説明される。しか
し、本発明はSDLCシステムに限られるものでは
なく、２進同期通信（BSC）システムの如き他の
デイジタル通信システムにも適用可能であること
に注意されたい。 SDLC原理を使用したシステムにおいて、通常
のメツセージ形式は次のようである。 Ｆ Ａ Ｃ Ｄ FCS Ｆ ここでＦ＝フラグ＝01111110 Ａ＝アドレス・バイト Ｃ＝制御バイト Ｄ＝データ・フイールド FCS＝フレーム・チエツク・シーケンス 上に示したように、通常のSDLCメツセージは
フラグ（Ｆ）と共に始まり、他のフラグでもつて
終る。各々のフラグＦは８ビツト・バイトであ
り、それは最初に０、続いて６個の連続した１、
そし最後の０より成つている。メツセージの最初
のフラグの次にアドレス・バイト（Ａ）及び制御
バイト（Ｃ）が続き、その次にデータ・フイール
ド（Ｄ）が来る。データ・フイールドは固定した
長さではないが、典型的には100ビツトを含む。
フレーム・チエツク・シーケンス（FCS）は16
ビツト（２バイト）を含む。ここで注意すべき
は、メツセージのデータ・フイールドがゼロの長
さであつても、先頭及び後続のフラグの間には４
個のバイト（Ａバイト、Ｃバイト、２個のFCS
バイト）が存在することである。故に、通常の
SDLCメツセージにおいては、フラグ間の最小の
分離は４バイト（32ビツト）によつてなされる。
それより少ない数のビツトによつて分離された２
個のフラグは通常のメツセージとは違つた、恐ら
くは監視用メツセージとして容易に認識すること
ができる。 通常のSDLCメツセージの間のギヤツプは、ビ
ツト・ストリング01111110によつて表わされるフ
ラグＦ又は８個の１ビツ11111111より成るストリ
ングによつて表わされる遊び文字Ｌによつて充填
されてよい。その選択は、送信端末がチヤネルを
保持しようとしているか、ネツトワータ中の他の
端末へチヤネルを解放しようとしているかに従つ
て任意になされてよい。 通常の（普通）メツセージと監視用メツセージ
が混合して共通の線又はチヤネル上を転送される
通信システムにおいて、監視用メツセージは普通
メツセージとは十分識別可能な形式を持つていな
ければならない。それによつて、監視用メツセー
ジは普通メツセージから容易に検出され、普通メ
ツセージ受信装置に先立つ適当な利用地点で普通
メツセージと分離することができる。 他方、監視用メツセージ及び普通メツセージの
形式は、特別の通信上の問題を惹起する程度にま
で相互に異つていてはならない。このような問題
が生じれば、通常のデータ端末装置の動作に悪い
影響を及ぼすか、システムの基本的設計のやり直
しが必要となろう。上記の要請は、普通メツセー
ジと類似した監視用メツセージのフオーマツトを
採用することによつて満足させられる。但し、相
異点として、監視用メツセージには、その先頭フ
ラグから４バイト（32ビツト）内の位置に、余分
のフラグが挿入される。 第１図に示される監視用メツセージのフオーマ
ツトでは、先頭フラグＦに続くＡバイトの最初の
４ビツトの後に、余分のフラグＦ^*が挿入され
る。かくて、挿入されたフラグＦ^*は、４バイト
よりも少なくかつ１バイトの整数倍でもないビツ
ト位置の数だけ、先頭フラグＦから分離されてい
る。これによつて、普通メツセージがフラグの間
に少なくとも４個のバイトを有する限り、監視用
メツセージは受信装置によつて容易に監視用デー
タとして確実に識別される。更にそれによつて、
回線エラーの場合に、誤つて転送されたフラグの
ストリングが監視用メツセージの始めをマークす
る識別ビツト・シーケンス又は「ヘツダー」と混
合されることがなくなる。何故ならば、回線エラ
ーであろうとなかろうと、通常のメツセージ・ス
トリームにおいて２個の隣接していないフラグが
１バイトの整数倍でないビツト数によつて分離さ
れることは先ずあり得ないからである。勿論、こ
こで注意すべきは、第１図に示されるFFとＦ^*
間の４ビツト分離は例示的なものであり、バイト
の整数倍になつていない他の適当なスペースが意
のままに選択されてよいことである。監視用メツ
セージ及び他の監視信号を発生する装置は、ここ
では詳細に開示されない。そのような装置は通常
のものでよい。 開示されたシステムにおいて、普通メツセージ
は監視用メツセージより高い優先度を与えられる
が、その場合監視用メツセージはそれが終了する
前に（即ち、その第３フラグが発生される前
に）、無理に終りにされてよい。それが必要にな
るのは、通常のメツセージ伝送のためにチヤネル
をクリアにするためである。監視用メツセージ
も、機器の誤動作のために打切られてよい。いず
れにせよ、システムは識別終了ビツト・シーケン
スのついた監視用メツセージ（打切られた）を自
動的に発生する。上記のビツト・シーケンスは後
続する普通メツセージから監視用メツセージを区
分する。 第２図は本発明のシステムによつてなされる監
視用メツセージの挿入原理を示す概念ブロツク図
である。DTE転送ユニツト１０は、転送される
べき普通メツセージを発生する通常のデータ端末
装置である。ユニツト１０から転送されるべきデ
ータ（Ｔ_Xデータ）は、電子産業協会の標準デー
タ受信（EIA Ｒ_X）インターフエイス１２を介し
て２つの通路へ送られる。１つの通路は３ポジシ
ヨン・スイツチ１６の１つのポジシヨン１へ至る
線１４である。他の通路は直列になつた３個の８
ビツト・シフト・レジスタＸ１，Ｘ２，Ｘ３を介
してスイツチ１６のポジシヨン２へ至る。第２図
において、スイツチ１６は便宜上電気機械的ユニ
ツトとして表わされているが、実際には、そのよ
うなスイツチ機能は後述するような動かない電気
素子によつて実行される。従つて、「スイツチ・
ポジシヨン」又は「スイツチ・セツテイング」の
語は、スイツチの現在の状態によつて設定される
電気接続を意味するものと理解されたい。 ポジシヨン１において、スイツチ１６は普通メ
ツセージＴ_XデータをDTEインターフエイス１２
から電子産業協会標準駆動（EIA Ｄ／Ｒ）イン
ターフエイス１８を介してDCE（データ通信装
置）転送ユニツト２０（モデムとも呼ばれる）へ
通す。普通メツセージ・データの各ビツトが線１
４を介してポジシヨン１へ通される時、それは同
時に８ビツト・シフト・レジスタＸ１の第１セル
へ入れられる。そこから、各ビツトは８ビツト・
シフト・レジスタＸ１，Ｘ２，Ｘ３を進行する。
これらシフト・レジスタは３バイト遅延線を形成
する。シフト・レジスタＸ３の出力はスイツチ１
６のポジシヨン２へ接続される。これらシフト・
レジスタの動作は、図示されない適当な源によつ
て与えられるクロツク・パルスによつて調時され
る。 スイツチ１６、インターフエイス１８、転送ユ
ニツト２０を通つた後で、メツセージは線（チヤ
ネル）２２を介して受信ロケーシヨンへ送られ
る。線２２は普通メツセージ及び監視用メツセー
ジの双方を通信するために使用される。監視用メ
ツセージが送られている時、スイツチ１６はポジ
シヨン３にある。転送されるべき監視用データ
（Ｓ／Ｔ_Xデータ）は、診断カードの如き通常形式
の源からポジシヨン３、インターフエイス１８、
転送ユニツト２０を介して線２２へ通される。 スイツチ１６のセツトはスイツチ制御ユニツト
２４によつて制御される。制御ユニツト２４は、
通常、ポジシヨン１にあるが、或る場合にはポジ
シヨン２又は３をとる。ユニツト２４は監視送信
要求（Ｓ／RTS）信号、遅延線Ｘ１−Ｘ２−Ｘ
３中に記憶された普通メツセージ・データ、又は
２個の８ビツト・シフト・レジスタＸ４及びＸ６
及びそれらの間に介在する４ビツト・シフト・レ
ジスタＸ５より成る20ビツト遅延線に記憶された
監視用メツセージ・データに応答して機能する。
ポジシヨン１において、スイツチ１６は転送ユニ
ツト１０から転送ユニツト２０へ直接に普通メツ
セージ・データを通す。監視用メツセージ・デー
タを通す場合、スイツチ１６はポジシヨン３をと
る。時には、監視用メツセージは前述した如く途
中で終りになつてよい。この場合、スイツチ１６
はそのセツト状態を３から２へ変更し、監視用メ
ツセージの転送を突然に終らせて、そのための特
別のフラグを発生し、普通メツセージの転送を開
始する。その情報は遅延線Ｘ１−Ｘ２−Ｘ３に含
まれている。究極的には、スイツチ１６はポジシ
ヨン１へ戻る。 スイツチ１６のセツト状態が前述のように変化
した時、一時的な同期ロスが生じるかも知れな
い。それはSDLCエンコーダで使用される標準的
な「ゼロ充填」手順のためである。SDLCメツセ
ージにおいて、先頭フラグの最後の「０」と後続
フラグの最初の「０」との間で生じるかも知れな
い５個の連続した１より成るストリングの後に、
「０」を挿入するのが通常のやり方である。これ
はビツト・シーケンス01111110が誤つて生じるの
を防止する。このビツト・シーケンスはフラグが
意図されていない伝送メツセージ中の場所でフラ
グと間違われるおそれがある。充填されたゼロ
は、受信メツセージがデコードされる時無視され
る。しかし、エンコードされたメツセージ中にそ
れらが存在することは、スイツチの設定変更が生
じた後に、同期の回復を複雑ならしめる傾向があ
る。本発明のシステムにおいて、この問題は後述
する手段によつて適切に処理される。 ここで第３図を参照する。第３図は第２図に示
される装置によつて実行される監視用メツセージ
挿入プロセスの流れ図を示す。この流れ図に示さ
れる機能がソフトウエア（マイクロプログラミン
グ）によつて実行されるか、第４Ａ図乃至第４Ｄ
図に示されるハードワイヤ論理回路によつて実行
されるかは任意である。差当り、監視用メツセー
ジの挿入プロセスは図示される論理回路によつて
実行されるものと仮定する。何故ならば、実際の
ところ、スイツチ制御機能を行うためには、ソフ
トウエアよりもハードウエアを使用する方が望ま
しいからである。しかし、これは必ずしも商業ベ
ースで実施する場合にここに示されるような特別
の論理回路を使用しなければならないというので
はない。経済性を考えれば、実際に必要な素子よ
りも多くの素子を含む標準チツプ回路を使用する
のが望ましい。その場合、ここに示される回路と
機能的に対応している部分のみを使用することに
なる。 第２図において３ポジシヨン電気機械スイツチ
１６として表わされるスイツチ手段はゲート及び
フリツプフロツプから構成されるSW１，SW
２，SW３、ゲート４８，９８等に対応する（第
４Ｂ図）。SW１は３入力ANDゲートであり、そ
の１つの入力は第２図のインターフエイス１２か
ら線１４を介して直接に来る。SW１への他の２
つの入力は、SW２及びSW３と表示された２個
のフリツプフロツプ（FF）からインバータ２６
及び２８を介して与えられる。従つて、フリツプ
フロツプSW２及びSW３の双方が「オフ」又は
「リセツト」状態にある時にのみ、ゲートSW１
は「オン」状態にあることができる。SW１がこ
の条件にある時、それは第２図のスイツチ１６が
第１のポジシヨンにある時と同じように機能し、
普通のメツセージ・データを線１４からORゲー
ト２９を介してインターフエイス１８（第２図）
へ通す。 フリツプフロツプSW２がオンになると、それ
はスイツチ１６が第２番目のセツト状態にあるこ
とと対応する。同様に、フリツプフロツプSW３
がオンになると、それはスイツチ１６を第３番目
のポジシヨンに置いた場合の効果を有する。通
常、フリツプフロツプSW２及びSW３の双方は
オフであり、これはSW１を「オン」状態におく
ことになる。１時にスイツチ素子SW１，SW
２，SW３の１個のみがオンになつてよい。 第４Ａ図乃至第４Ｄ図にFFと示されるフリツ
プフロツプはエツジトリガ形であり、最初のクロ
ツク・パルスの前縁でオンにされる。そのクロツ
ク・パルスは「１」の入力パルスがフリツプフロ
ツプのデータ（Ｄ）端子へ印加されると同時にフ
リツプフロツプへ与えられる。図が複雑になるの
を避けるため、フリツプフロツプ及びシフト・レ
ジスタのクロツク端子及びクロツク・パルス源等
は第４Ａ図乃至第４Ｄ図から省略してある。フリ
ツプフロツプSW２及びSW３は自己ラツチ式で
ある。これらフリツプフロツプがオンになると、
それはリセツト・パルスが「Ｒ」端子へ与えられ
るまでオンのままである。その間に、「Ｄ」入力
にどのような変化が起ろうと無関係である。 ここで第３図を参照すると、流れ図中のSW＝
１、SW＝２、SW＝３等は第４図のスイツチ素
子SW１，SW２，SW３等が現在オン状態にある
ことを意味する。第３図のボツクス３０で示され
るように、最初スイツチは１にセツトされてお
り、従つて通常のメツセージ・データが線１４を
介してDTE転送ユニツト１０からDCE転送ユニ
ツト２０へ通される（第２図）。普通メツセー
ジ・ストリームの各ビツトが線１４を通るにつれ
て、それは同時にシフト・レジスタＸ１の最初の
段へ入る。そして、そこからシフト・レジスタＸ
１，Ｘ２，Ｘ３によつて構成される遅延線の中を
シフトされる。シフト・レジスタＸ１は普通メツ
セージ・ストリームの最近時に発生された８ビツ
トを保持し、シフト・レジスタＸ２はそれに先行
する８ビツトを保持する。 監視装置が監視用メツセージを送信する用意を
整えた時、それは監視送信要求（Ｓ／RTS）信
号を上昇させる。スイツチ制御手段は、第３図の
ボツクス３２で示されるように継続的にＳ／
RTS信号の存在をテストしている。そして、そ
のような信号が検出されると、それはシステムへ
信号を送つて、現在の普通メツセージを中断する
ことなく、監視用メツセージを線上に置く最も早
い機会を探させる。これは次のようにして達成さ
れる。 シフト・レジスタＸ１及びＸ２の内容は、もし
普通メツセージが送られていれば、それが終りに
なつたかどうかを検出するため継続的に監視され
ており、もし普通メツセージが送られていなけれ
ば、線（又はチヤネル）の遊び条件になつたかど
うかを監視されている。SDLC手順において、シ
フト・レジスタＸ１がフラグ・バイトを保持し同
時にシフト・レジスタＸ２がフラグでもなければ
遊び文字でもないバイト（通常、フレーム・チエ
ツク・シーケンスFCSの第２バイト）を記憶し
ている時に、普通メツセージの終りが知らされ
る。第３図のボツクス３４によつて示されるよう
に、監視送信要求（Ｓ／RTS）信号が監視装置
によつて発生されている時点に上記の条件が検出
されると、ボツクス３６で示されるように、スイ
ツチのセツトは１から３へ変えられ、それによつ
て第２図の装置は、普通メツセージの転送が完了
した後、次の普通メツセージが始まる前の時間に
監視用メツセージを送るための条件へおかれる。
もし普通メツセージ発生装置が遊んでいれば、シ
フト・レジスタＸ１及びＸ２は遊び文字（Ｌ）を
含み、この条件の検出は（第３図のボツクス３
７）、スイツチのセツトを１から３へ変える（ボ
ツクス３６）。 第４Ａ図の回路において、第３図のボツクス３
２，３４，３７によつて表わされた機能は、
ANDゲート３８及び３９によつて実行される。
これらゲートの１つの入力はＳ／RTS信号であ
る。ゲート３８への他の入力は、シフト・レジス
タＸ１に関連したANDゲート４０によつて与え
られる。フラグ・ビツト・パターンがシフト・レ
ジスタＸ１に記憶されている時、常にゲート４０
は満足信号（Ｘ１＝Ｆ）をANDゲート３８へ与
える。シフト・レジスタＸ１に関連した他の
ANDゲート４１は、Ｘ１に遊び文字が記憶され
ている時、満足信号（Ｘ１＝Ｌ）をANDゲート
３９へ与える。Ｘ２に関連したANDゲート４２
及び４４は、Ｘ２がフラグを記憶している時ゲー
ト４２が満足信号（Ｘ２＝Ｆ）をインバータ４５
へ与え、Ｘ２が遊び文字を記憶している時ゲート
４４が満足信号（Ｘ２＝Ｌ）をインバータ４６及
びANDゲート３９へ与えるように配列されてい
る。もし現在Ｘ２に記憶されているバイトがフラ
グでもなく遊び文字でもなければ、ゲート４２及
び４４からのゼロ出力はインバータ４５及び４６
によつて反転され、ANDゲート３８へ「１」入
力として印加される。もしゲート４０がＸ１から
のフラグ信号をゲート３８へ与えている時に、上
記の条件が生じ、更にその時Ｓ／RTS信号が監
視装置によつてゲート３８へ与えられつつあれ
ば、ゲート３８はORゲート４７を介してフリツ
プフロツプSW３（第４Ｂ図）のデータ（Ｄ）端
子へ満足信号を通し、SW３をオンにする。もし
Ｓ／RTSが到着した時に遊び文字がＸ１及びＸ
２に記憶されていれば、ゲート３９はORゲート
４７を介して信号をフリツプフロツプSW３へ通
し、それをオンにする。 SW３がオンになると、それはANDゲート４８
（第４Ｂ図）を条件づけ、従つてANDゲート４８
は線４９からDCE転送ユニツト２０へ監視用メ
ツセージ・データ（Ｓ／Ｔ_Xデータ）を通すこと
ができる。同時に、インバータ２８を通ることに
よつて、SW３信号はSW１ゲートを無能化す
る。更に、SW３信号は第４Ａ図のANDゲート５
０へ印加される。ゲート５０における監視送信要
求（Ｓ／RTS）信号とSW３信号との一致は、第
２図に示されるように監視装置へ監視送信クリア
（Ｓ／CTS）信号を発生し、それによつて監視用
メツセージ・データ（Ｓ／Ｔ_Xデータ）の転送を
開始させる。今や監視用データは線４９（第４Ａ
図及び第４Ｂ図）からゲート４８及びORゲート
２９を介してインターフエイス１８へ通り（第２
図）、そこからDCE転送ユニツト２０（モデム）
を介して線（共通チヤネル）２２へ通される。 通常、普通メツセージが終つた後に、間もなく
他の普通メツセージが発生されるとは考えられな
い。通常、普通メツセージの間には、少なくとも
１つの監視用メツセージの転送を許す十分な間隔
が存在する。もつとも、そのようなメツセージが
その時転送される必要がある場合の話しである。
監視用メツセージ・ビツトは、フリツプフロツプ
SW３がオンである限り（スイツチ・ポジシヨン
SW＝３）、転送されることができる。誤動作を
していないと仮定すれば、Ｓ／RTS＝１であり
新しい普通メツセージが開始されない限り、スイ
ツチはポジシヨン３にとどまる（フリツプフロツ
プSW３はオン）。それは第３図のボツクス５２
及び５３からの「ノー」の線を含むループによつ
て示される。普通メツセージが始まつたかどうか
は、フラグがシフト・レジスタＸ２にあつて、次
に続くＸ１のバイトがフラグでもなければ遊び文
字でもないことによつて示される。通常、このよ
うなことは監視用メツセージが転送されている間
には起らない。以下の説明では２つの場合を考え
る。その第１は、新しい普通メツセージが転送さ
れる前に監視用メツセージが終る通常の場合であ
り、その第２は非常にまれに起る場合で新しい普
通メツセージが開始された時に監視用メツセージ
が依然として転送されている場合である。 Ｓ／RTS信号がゼロ・レベルへ戻ることは、
監視用メツセージが終つたしるしである。通常、
これは監視用メツセージの終りのフラグが発生さ
れるまで起らない。しかし、誤動作のために途中
でＳ／RTSがゼロへ降下することがある。Ｓ／
RTSがゼロへ戻つた時、システムは、スイツチ
１６（第２図）が第３ポジシヨンのセツトから第
１ポジシヨンのセツトへ直接に戻ることができる
かどうか、又は先ず中間の第２ポジシヨンのセツ
トをしなければならないかどうかを決定しなけれ
ばならない。この決定を行う手段についてこれか
ら説明する。 Ｓ／RTSのゼロへの戻りと一致する最初のビ
ツト・クロツク時間の持続時間を表わすため、タ
イミング・パルスが発生される。第４Ａ図の回路
において、この機能はフリツプフロツプ５４、イ
ンバータ５５、ANDゲート５６の組合せによつ
て実行される。フリツプフロツプ５４はエツジト
リガ形であるが、セルフラツチング形ではない。
それはＳ／RTS＝１の間オンのままであるが、
Ｓ／RTSがゼロへ降下した時、フリツプフロツ
プ５４は現在のビツト持続時間中のみオンにとど
まり、現在のビツト・クロツキング・パルスの後
縁でオフへ降下する。Ｓ／RTSがゼロへ戻つた
後、フリツプフロツプ５４が依然としてオンであ
る短い時間の間、ANDゲート５６はフリツプフ
ロツプ５４及びインバータ５５から「１」入力を
同時に受取りつつあり、それによつてゲート５６
を暫くの間能動化して、その時間中「第１ビツト
時間」信号を発生する。この情報は、後に説明す
る或る場合に必要となる。 前に述べたように、誤動作により、Ｓ／RTS
信号は完全な監視用メツセージが転送される前
に、途中でドロツプ・オフになる場合がある。防
止手段が構じられていないと、或る場合には、こ
れは重大な問題を惹起する。例えば、Ｓ／RTS
信号が降下した時に、監視用メツセージ（第１
図）の最初の12ビツトFXXXXが送信され、かつ
偶然にも、普通メツセージ発生装置は、一連の遊
び文字を前に発生した後に、新しい普通メツセー
ジの最初のフラグを送信する準備を整えつつある
と仮定する。通常、監視用メツセージが完了し
て、Ｓ／RTS信号がゼロになり、シフト・レジ
スタＸ１及びＸ２（第２図）が現在遊び（Ｌ）文
字を記憶している時、スイツチのセツテイングは
直ちに３から１へ変化してよいことが推量され
る。しかし、今のところ、これは起つてはならな
い。何故ならば、新しい普通メツセージの先頭フ
ラグは途中で打切られた監視メツセージの12ビツ
ト・シーケンスFXXXXに直ちに続くことにな
り、組合せられたビツト・ストリングが監視用メ
ツセージ形式（第１図）をとる限り、普通メツセ
ージが監視用メツセージの１部であるかの如き外
観を呈する場合があるからである。 もし監視用メツセージの最初の20ビツト
FXXXXFが送られた直後であつて、遅延線Ｘ１
−Ｘ２−Ｘ３が一連のフラグを保持している時に
Ｓ／RTS信号が中断されたならば他の問題が生
じる。その時、一連のフラグの最も新しいものは
シフト・レジスタＸ１にあり、それは新しい普通
メツセージの先頭フラグである。ここで、スイイ
ツチのセツテイングが３から１へ直ちに変化する
ことを防止する何らかのアクシヨンがとられなけ
ればならない。そうでなければ、それは通常Ｘ１
及びＸ２がフラグを記憶して監視用メツセージが
終了した後に起るのである。そして、最初のフラ
グに続く普通メツセージの１部が監視用メツセー
ジの第２フラグに続く部分と看做される。本発明
のシステムは、監視用メツセージの最後のフラグ
が発生される前にＳ／RTS信号がゼロへ降下す
る時、常にスイツチのセツテイングが直接に３か
ら１へ変化するのを禁止することによつて、上記
した種類の問題を回避する。 第２図及び第４Ｃ図に示される20ビツト遅延線
Ｘ４−Ｘ５−Ｘ６は、８ビツト・シフト・レジス
タＸ４及びＸ６がフラグを現在記憶している時、
常に新しい監視用メツセージのヘツダーが処理さ
れている事実をチエツクする。この情報はAND
ゲート５８及び５９（第４Ｃ図）及びANDゲー
ト６０（第４Ｄ図）を介してフリツプフロツプ６
１へ通される。フリツプフロツプ６１がオンにな
ると、それはシフト・レジスタＸ７（これは遅延
線として働く）を介して信号をANDゲート６２
へ送る。かくて、第４Ｄ図のフリツプフロツプ６
１は監視メツセージの初期のシーケンス
FXXXXFが発生されたことを記憶し、或る遅延
の後、それをANDゲート６２へ継続的に与え
る。その後、監視メツセージの後縁が送られた
時、シフト・レジスタＸ４はフラグ・ビツト・パ
ターンを暫くの間記憶し、このパターンはAND
ゲート５８によつて検出される。更に、この情報
はANDゲート６２へ与えられる。ANDゲート６
２は、回路がビツト・シーケンスFXXXXF及び
少し遅れた終端フラグＦを検出したこと、従つて
監視用メツセージが開始されかつ完了したことを
示す信号をフリツプフロツプ６４へ送る。フリツ
プフロツプ６４がオンになると、それはフリツプ
フロツプ６１へリセツト信号を与え、かつ監視メ
ツセージの終了を示す「第３監視フラグ」信号を
発生する。シフト・レジスタ（遅延線）Ｘ７の長
さは制限内であれば任意である。本実施例の場
合、Ｘ７は８ビツト長であると仮定する。その目
的は、単にフリツプフロツプ６１をオンにするフ
ラグと、フリツプフロツプ６４をオンにするフラ
グとの間で確実に時間を分けることである。 ここで第３図を参照すると、ボツクス６６から
の「イエス」出力は完全な監視用メツセージが発
生されたことを示す。これは第４Ｄ図のフリツプ
フロツプ６４から生じる「第３監視フラグ」信号
の存在によつて立証される。しかし、メツセージ
が問題の時点で未だ完了していなければ、フリツ
プフロツプ６４は依然としてオフ状態にある。も
し後縁フラグ（即ち、第１図の第３フラグＦ）が
発生される前に、Ｓ／RTSがゼロへ降下し、監
視用メツセージの発生が終了すると、フリツプフ
ロツプ６４はオフのままである。その時、動作は
ボツクス６６から「ノー」の径路をとる。差当
り、Ｓ／RTS信号がゼロ・レベルへ降下した
時、監視用メツセージが完了したと仮定する。こ
こで、システムはスイツチのセツテイングが３か
ら１へ直ちに変るべきであるか、又は１へセツト
される前に先ず２へセツトされるべきかを決定し
なければならない。 第３図のボツクス６８で示されるように、もし
監視用メツセージが完了した時シフト・レジスタ
が遊び文字を記憶しておれば、スイツチ１６（第
２図）を３から１へ直ちに戻すのが安全である。
この動作はボツクス６８から出る「イエス」の径
路によつて表わされ、第４Ｂ図のフリツプフロツ
プSW３がリセツトされることによつて、ANDゲ
ートSW１が能動化され、普通メツセージ・デー
タは再びDTE転送ユニツト１０から直接にDCE
転送ユニツト２０へ通されてよい。しかし、シフ
ト・レジスタＸ１及びＸ２が現在遊び文字を記憶
していなくても、その時フラグを記憶しておれ
ば、Ｓ／RTSが降下した後にスイツチのセツテ
イングが１へ戻される機会が依然として存在す
る。このような条件の下で、最悪の事態は、監視
用メツセージの最後のフラグがDCE転送ユニツ
ト２０を通つた直後に、普通メツセージの最初の
有意バイト（Ａ）がユニツト２０へ渡される場合
である。これは許される。何故ならば、メツセー
ジの最後のフラグは、常にその直後に続く普通メ
ツセージの最初のフラグとして使用されてよいか
らである。しかし、監視用メツセージは常にそれ
自体の先頭（最初の）フラグを持つていなければ
ならない。かくて、第３図のボツクス７０及び７
２を参照すると、第１ビツト時間にフラグがＸ１
及びＸ２に存在し、同時にＳ／RTSがゼロへ戻
ると、もし監視用メツセージの第３（最後の）フ
ラグが転送されたばかりであれば、スイツチのセ
ツトは３から１へ変更される。 Ｓ／RTSが降下した時、Ｘ１及びＸ２の双方
に遊び文字もフラグも存在しなければ、監視用メ
ツセージが終つても、スイツチのセツトを直ちに
３から１へ戻すのは適当でない。この条件は、普
通メツセージの発生器（DTE転送ユニツト１
０）が遅延線Ｘ１−Ｘ２−Ｘ３へフラグを正しく
与えているが、これらのフラグが監視用メツセー
ジのフラグと同期していないことを示す。普通メ
ツセージのフラグと監視用メツセージのフラグと
の同期はずれは、前述したゼロ充填手順から生じ
る。ゼロ充填手順は疑似のフラグがランダムに生
じるのを防止するが、メツセージ中の真のフラグ
の相対的タイミングに影響を及ぼす。更に、同期
はずれは、Ｓ／RTS信号の望ましくない降下に
起因して、監視用メツセージが途中で終つた時に
生じるかも知れない。これらのいずれかの条件の
下で、スイツチのセツテイングを急に１へ戻す
と、普通メツセージのフラグ又はそれに続くバイ
トを打切ることになるか、或る場合には、普通メ
ツセージの先頭部分と、打切られた監視用メツセ
ージの後の部分との区別をなくしてしまうことに
なる。 ここに開示されるシステムは、前記の望ましく
ない状況の下で、監視用メツセージが終つた後で
普通メツセージの転送へ整然と戻す安全手段を備
えている。ここで第３図を参照すると、監視用メ
ツセージが終了した時の条件がボツクス６８，７
０，７２から出る「イエス」の径路に合致しない
場合、論理手順はボツクス７４へ至り、そこでシ
フト・レジスタＸ２にフラグが来るまで止つてい
る。 Ｘ２にフラグが現われると、それは普通メツセ
ージ発生プロセスでバイト同期時間をマークす
る。Ｘ２中に記憶されたフラグは１バイト時間
（８ビツト時間）前にDTE転送ユニツト１０によ
つて発生されたものであつて、遅延線Ｘ１−Ｘ２
−Ｘ３中のＸ２に入るのにそれだけの時間を必要
とする。最近時に転送ユニツト１０によつて発生
されたバイトはＸ１にあり、それは他のフラグで
あるか、フラグ又は遊び文字でない有意データ・
バイトである。この時点では、どのようなビツ
ト・シーケンスがＸ３にあるのかは分らない。Ｘ
２に含まれたフラグが遅延線Ｘ１−Ｘ２−Ｘ３に
記憶された唯一のフラグであるかも知れない。更
に、監視用メツセージが打切られ、打切られた監
視用メツセージの終りをマークするため、DCE
転送ユニツトによつて２つの後続フラグが送り出
されなければならない時点にあるかも知れない。
更に、他の可能性として、Ｘ２が完全なフラグ・
ビツト・パターンを得るためにシステムの待機中
に、１個から７個までのゼロのビツト・ストリン
グがスイツチ・ポジシヨン３を通過するかも知れ
ない。 いずれにせよ、監視用メツセージの転送が終了
した時、第２図のスイツチ１６が直ちにポジシヨ
ン１へ戻せない場合には、フラグ以外の普通メツ
セージ・データの１バイトがDCE転送ユニツト
２０へ送り出される前に、最少限２つの後続した
フラグが転送ユニツト２０へ送られるようにスイ
ツチをセツトすることが望ましい。これは、第３
図のボツクス７６に示されるように、Ｘ２がフラ
グをセツトされた時スイツチを２へセツトしＸ３
へフラグ・ビツト・パターンを強制的にロードす
ることによつて達成される。そうすれば、ボツク
ス７８で示されるように、現在Ｘ２及びＸ３に記
憶されているビツトがスイツチ・ポジシヨン２を
介してDCE転送ユニツト２０へ通過するため少
なくとも１６ビツト時間を待機することによつ
て、普通メツセージ・データの最初のバイトが転
送ユニツト２０へ到着する前に、確実に少なくと
も２つのフラグが到着し、これらフラグは普通メ
ツセージの残りのものと同期化されることにな
る。 スイツチのセツトは、普通メツセージ・データ
が遅延線を通過していないことを遅延線の状態が
示すまで、２にとどまる。ボツクス８０に示され
るように、シフト・レジスタＸ１，Ｘ２，Ｘ３が
全てフラグ又は遊び文字を有するに至れば、スイ
ツチのセツトは２から１へ変えられ、次の普通メ
ツセージがあれば、それは遅延線Ｘ１−Ｘ２−Ｘ
３をバイパスしてスイツチ・ポジシヨン１から直
接にDCE転送ユニツト２０へ通される。 第３図のボツクス６６，６８，７０，７２，７
４に示される機能は、第４Ｄ図のANDゲート８
２，８４，８６，８８によつて実行される。これ
らANDゲートは、入力の１つとして、スイツチ
のセツトが３である時フリツプフロツプSW３か
ら能動信号を受取り、フリツプフロツプ６４から
他の信号を受取る（ゲート８８の場合、反転され
る）。この信号は、監視用メツセージの終端で第
３の監視フラグが検出されたかどうかを示す。こ
れらの入力に加えて、ANDゲート８２はＳ／
RTS＝０の時その反転信号を受取り、同時に第
４Ａ図のANDゲート４１及び４４から入力を受
取る。それらの入力は、シフト・レジスタＸ１及
びＸ２が遊び文字を含む時に与えられる。これら
の入力条件が充たされると、ANDゲート８２は
ORゲート９０を介してフリツプフロツプSW３
をリセツトする信号を通す。この時点でSW２は
オフであるから、SW３のリセツトは第４Ｂ図の
SW１ゲートを通常の導通状態へ戻し、よつてそ
れ以後普通メツセージ・データがもしあれば、そ
れはDTE転送ユニツト１０からDCE転送ユニツ
ト２０へ通ることができる。これは第３図のボツ
クス６８及び３０によつて示される動作に対応す
る。もしANDゲート８２を能動化する条件が満
たされなければ、ANDゲート８４，８６，８８
の１個が能動化される。 第４Ｄ図のANDゲート８４は第３図のボツク
ス７０及び７２に示される機能を実行する。この
ゲートは第１ビツト時間にのみ能動化される。そ
れはＳ／RTSがゼロへ戻る時と同時に起る。こ
の時、もしシフト・レジスタＸ１及びＸ２が
DTE転送ユニツト１０から来たフラグを保持し
ており、最後の監視用フラグが送られたばかりで
あれば、それは、最後の監視用フラグが転送ユニ
ツト１０によつて発生された普通メツセージ・フ
ラグと同期して発生されたこと、しかし有意の普
通メツセージ・データは未だ転送ユニツト１０に
よつて発生されていないことを意味する。これら
の条件の下では、スイツチのセツトを３から１へ
直ちに戻すことが安全である。従つて、ANDゲ
ート８４はORゲート９０を介して信号を送り、
第４Ｂ図のフリツプフロツプSW３をリセツトさ
せる。これはANDゲートSW１をその導通状態へ
回復する働きを有する（ボツクス３０）。もし必
要であれば、後方の監視フラグは新しい普通メツ
セージの先頭フラグとして使用することができる
（もし先頭フラグがなければ）。もし前述した条件
が満足されなければ、ANDゲート８４はSW３を
リセツトするため能動化されることはできず、異
つた動作がとられなければならない。 もし完全な監視用メツセージの終りをマークす
る第３フラグが、Ｓ／RTS信号がゼロへ降下す
る時間までに前述したようにして検出され、その
時Ｘ１及びＸ２にフラグ又は遊び文字が存在して
いなければ、これは、最後の監視フラグが普通メ
ツセージのフラグと同期した時間関係で発生され
なかつたことを意味する。今やシステムは、Ｘ１
及びＸ２に遊び文字が現われるか、Ｘ２にフラグ
が現われるかのいずれか早い方を待機しなければ
ならない。もし遊び文字がＸ１及びＸ２に現われ
るならば、スイツチは１へリセツトされてよい。
もしフラグがＸ２に現われるならば、それは新し
い普通メツセージの先頭フラグであるかも知れな
い。この場合、現在Ｘ１に記憶されている有意デ
ータを失うことなしに、スイツチを１ポジシヨン
へ戻すことはできない。しかし、ここでＸ１にフ
ラグが含まれているとしても、スイツチを３から
１へ直接に戻すのは遅すぎる。何故ならば、後方
の監視フラグはもはや新しい普通メツセージの先
頭フラグとして使用することはできないからであ
る（先頭フラグが与えられなかつた時）。今やス
イツチは２のセツテイングをとらなければならな
い。 ここで第４Ｄ図のANDゲート８６を考察す
る。このゲートはＳ／RTSがゼロへ戻つたこと
に続いて第１ビツト時間が経過した後にのみ能動
化される。ゲート８６は第３図のボツクスから出
る「ノー」の径路、及びボツクス７４から出る
「イエス」の径路によつて示される機能を実行す
る。フラグがシフト・レジスタＸ２に現われるま
で、有意の動作は起らない。ANDゲート８６は
ORゲート９２を介して信号を通し、フリツプフ
ロツプSW２をセツトさせる。SW２がオンにな
ると、いくつかの動作が生じる。先ず、第４Ｂ図
のインバータ９４とANDゲート９５の組合せ
は、SW２のセツト信号がフリツプフロツプSW
３へ印加された時間と、それに応答してSW３が
その状態を変える時間との短い時間間隔に、非常
に短いパルスを発生する。この短いパルスはOR
ゲート９０を介してフリツプフロツプSW３をリ
セツトする。更に、それはフラグ・ロード回路９
６へ印加され、それを付勢してフラグ・ビツト・
パターンを第４Ｂ図のシフト・レジスタＸ３へ強
制的に入れる。この動作は、現在遅延線Ｘ１−Ｘ
２−Ｘ３のＸ２に立つているフラグの直前のＸ３
にフラグを置く。フリツプフロツプSW２が能動
化された結果として、第４Ｂ図のANDゲート９
８へ能動信号がSW２によつて与えられる。これ
はスイツチのポジシヨン２へのセツトに対応す
る。それと同時に、インバータ２６を介して無能
化信号がANDゲートSW１へ印加される。かくて
フリツプフロツプSW２がオンにされると、AND
ゲート９８が能動化されて、遅延線Ｘ１−Ｘ２−
Ｘ３の終端からDCE転送ユニツト２０へデータ
が通される。そこで、前に第３図のボツクス７
６，７８，８０を参照して説明した動作が起り、
新しい普通メツセージがあれば、それはDTE転
送ユニツト１０から遅延線Ｘ１−Ｘ２−Ｘ３及び
スイツチのポジシヨン２（ゲート９８）を介して
DCE転送ユニツト２０へ通される。 フリツプフロツプSW２がオンにされた時、そ
れは能動信号をして第４Ｄ図の16ビツト遅延線
（シフト・レジスタ）Ｘ８を通過せしめ（第３図
のボツクス７８に対応する）、ANDゲート１００
の１つの入力端子へ印加せしめる。２個のAND
ゲート１０２及び１０４が設けられている。これ
らは現在の普通メツセージが終るか、又は普通メ
ツセージが存在しない時、シフト・レジスタＸ
１，Ｘ２，Ｘ３の「オール・フラグ」又は「オー
ル遊び文字」の条件を検出して、ORゲート１０
６を介してANDゲート１００へ信号を印加す
る。もしフリツプフロツプSW２がオンにされた
後16ビツト時間を過ぎて、上記の信号が１００へ
与えられると、ゲート１００はリセツト信号をフ
リツプフロツプSW２へ通す。これは第３図のボ
ツクス８０及び３０で表わされる動作に対応す
る。フリツプフロツプSW２がオフになると、そ
れはANDゲート９８を無能化し、ANDゲートSW
１を通常の導通状態へ回復する。 第３監視フラグが発生される前にＳ／RTS信
号がゼロへ戻る場合、前述した理由により、スイ
ツチはセツテイング３からセツテイング１へ直ち
に戻るべきではない。最悪の場合、中間フラグＦ
^*（第１図）が発生される前といえども、監視用
メツセージの中断が起り得る。打切られた監視用
メツセージが少なくとも２つの連続したフラグに
よつて後続されるのを確実にするため、第４Ｄ図
のANDゲート８８は、フラグがＸ２に現われる
まで動作を遅らせる。フラグがＸ２に現われる
と、ゲート８８はORゲート９２を介してフリツ
プフロツプSW２へそのセツト信号を送る。これ
はＸ３へフラグをロードさせ、続いて２つのフラ
グがＸ３及びＸ２からDCE転送ユニツト２０へ
転送される結果となる（第３図のボツクス７６，
７８，８０に対応する）。 これまでは、DTE転送ユニツト１０がフラグ
でもなければ遊び文字でもない有意の普通メツセ
ージ・データを発生し始める前に監視送信要求
（Ｓ／RTS）信号がゼロへ降下し、転送ユニツト
１０によつて発生された新しい普通メツセージの
有意の先頭部分と、監視装置によつて発生された
監視用メツセージの有意の後方部分との間に時間
の重復はないものと仮定した。しかし、時には、
２つの普通メツセージ間のギヤツプが、監視用メ
ツセージの全体を入れるのに十分でない場合が生
じる。そして、新しい普通メツセージが始まつた
時、監視用メツセージを打切ることが必要にな
る。この機能（第３図のボツクス５３から出る
「イエス」径路に対応する。）は、第４Ｃ図の
ANDゲート１１０によつて実行される。ANDゲ
ート１１０はフリツプフロツプSW３及びANDゲ
ート４２から入力を受取り、かつ第４Ａ図の
ANDゲート４０及び４１から反転された入力を
受取る。最後の３つの入力は、シフト・レジスタ
Ｘ２がフラグを含み、シフト・レジスタＸ１がフ
ラグでもなければ遊び文字でもないバイトを含む
時に、常に「１」の値を有する。ここでＳ／
RTS信号が「１」であり（ボツクス５２参照）、
フリツプフロツプSW３がオンであつて、DTE転
送ユニツト１０が新しい普通メツセージを発生し
始めた時、監視用メツセージがスイツチ・ポジシ
ヨン３（第４Ｂ図のANDゲート４８）を通過す
るものと仮定する。この新しいメツセージはこの
時点でANDゲートSW１を通ることはできない
が、遅延線Ｗ１−Ｘ２−Ｘ３に入ることはでき
る。普通メツセージの先頭フラグがＸ２に現わ
れ、続いてメツセージ・データのフラグでない最
初のバイトがＸ１に現われる時、セツテイング３
からセツテイング２への切替え条件が満足される
（ANDゲート１１０がSW２のセツト信号を発生
するので、フリツプフロツプSW３はオフにさ
れ、フリツプフロツプSW２はオンにされる）。
フラグがシフト・レジスタＸ３へロードされ、Ｘ
２及びＸ３にある２つのフラグはスイツチ・ポジ
シヨン２（ANDゲート９８）を通り、続いて普
通メツセージの最初の有意バイトが通過する。 メツセージ受信ロケーシヨンでは、第５図乃至
第７図に示されるような監視用メツセージ除去装
置が設けられている。この装置は、データ端末装
置（DTE）の前にあ利用地点で、入来データ・
ストリームから監視用メツセージを回収するため
のものである。入来する普通メツセージはDTE
へ向けて送られている。除去装置の構成は、受取
られた監視用メツセージの有意の部分がDTEへ
入ることなく、監視用メツセージの全体が監視装
置（図示されず）へ導かれるようになつている。 本明細書の説明において、第５図乃至第７図の
監視用メツセージ除去装置と第２図及び第４Ａ図
乃至第４Ｄ図の監視用メツセージ挿入装置は、デ
ータ通信ネツトワーク中の２つの異つたロケーシ
ヨンに置かれているものと仮定する。しかし、実
際には、各々のロケーシヨンは２つの種類の装置
を有してよい。更に、ここで理解すべきは、監視
用メツセージ及び普通メツセージは所与のロケー
シヨンから同一のチヤネル上を異つた最終的宛先
へ送られてよいことである。同様に、ネツトワー
ク中の所与のロケーシヨンは異つた発信ロケーシ
ヨンから同一のチヤネルを介して普通メツセージ
及び監視用メツセージを受取つてよい。これらの
いずれの場合でも、監視用メツセージの挿入及び
除去手順は実質的にここで説明されるものと同一
である。 受信ロケーシヨンにおいて、入来する監視用メ
ツセージはそのようなものと認知され、メツセー
ジの有意部分がDTEへ入る前に、線２２（チヤ
ネル）から除去される必要がある。第５図はこの
機能を実行する装置を示す。各々のメツセージ
（普通又は監視用）がデータ通信装置（DCE）の
受信ユニツト（又はモデム）１１２を通り、そこ
から受信インターフエイス１１４を通るにつれ
て、それは線１１６を介して２ポジシヨン・スイ
ツチ（SW）１１８の端子１へ印加され、同時に
直列になつたシフト・レジスタＸ９，Ｘ１０，Ｘ
１１より構成される遅延線へ印加される。Ｘ９及
びＸ１１はそれぞれ８ビツト長であり、中間のＸ
１０は４ビツト長である。かくて、監視用メツセ
ージのヘツダー・シーケンスFXXXXFが遅延線
Ｘ９−Ｘ１０−Ｘ１１に存在すれば、シフト・レ
ジスタＸ９及びＸ１１にフラグが同時に現われ
る。これは入来データ・ストリームから監視用メ
ツセージを除去する開始信号となる。 第６図は監視用メツセージ除去手順の流れ図で
ある。ボツクス１２０で示されるように、第５図
のスイツチ１１８は通常セツテイング１にある。
これはDCE受信ユニツト１１２及びインターフ
エイス１１４から駆動インターフエイス１２２及
びDTE受信ユニツト１２４へ受信したメツセー
ジ・データを通すように働く。しかし、監視用メ
ツセージの先頭フラグ及び中間フラグが同時にＸ
９及びＸ１１に存在すれば、監視用メツセージで
あることが認知される。それは第６図のボツクス
１２６の「イエス」径路によつて示される。第６
図のボツクス１２８で示されるように、これは第
５図のスイツチ制御ユニツト１３０を介してスイ
ツチ１８のセツテイング１からセツテイング２へ
変更させ、同時にフラグ・ビツト・パターンを８
ビツト・シフト・レジスタＸ１２へロードさせ
る。Ｘ１２は再循環データ・ループを形成するよ
うに接続させる。Ｘ１２の出力はスイツチ１１８
の端子２へ印加される。このスイツチ・セツテイ
ング２が維持される限り、Ｘ１２に関連した再循
環ループは、端子２を介して連続したフラグ・ビ
ツト・シーケンスをDTE受信ユニツト１２４へ
与える。シフト・レジスタＸ１２から出るこれら
のフラグは、スイツチが通常のポジシヨン（セツ
テイング１）にとどまる時線１１６からスイツチ
１１８を介してDTE受信ユニツト１２４へ通さ
れるバイトと入れ替る。 監視用メツセージのヘツダー・パターン
FXXXXFがスイツチ制御ユニツト１３０によつ
て認知されると、ユニツト１３０から監視装置
（図示されず）へ「監視用メツセージ能動」信号
が送られる。受信されたデータは遅延線Ｘ９−Ｘ
１０−Ｘ１１の出力端から出てくるので、それは
監視装置へ送られる。スイツチ１１８がポジシヨ
ン２をとる時、その後遅延線Ｘ９−Ｘ１０−Ｘ１
１を介して監視装置へ送られる各データ・バイト
はDTE受信ユニツト１２４においてＸ１２から
来たフラグによつて入れ替えられる。先頭の20ビ
ツト・シーケンスFXXXXFは、セツテイングが
２へ変えられる前にスイツチ・ポジシヨン１を通
過しているかも知れない。しかし、これは重大な
ことではない。何故ならば、DTE受信ユニツト
は、意味を持たない４ビツト・メツセージがどれ
であるかを調べるだけでよいからである。 監視用メツセージが終り、その後方フラグがシ
フト・レジスタＸ９に入ると、スイツチ１１８が
１へリセツトされ、受信インターフエイス１１４
を通る次のデータ・バイトは線１１６及びスイツ
チ・ポジシヨン１を介してDTE受信ユニツト１
２４へ導かれる。それは第６図のボツクス１３２
によつて表わされる。監視用メツセージの後方フ
ラグが次の普通メツセージの先頭フラグとして使
用された場合には、Ｘ１２によつて発生され、か
つスイツチ１１８がポジシヨン１へ戻る直前に、
スイツチ・ポジシヨン２を介してDTEへ通され
たフラグは、今やスイツチ・ポジシヨン１を介し
て通過している普通メツセージの先頭フラグとし
て使用されてよい。 第７図は第６図の流れ図に示された機能を実行
する論理回路の例である。遅延線Ｘ９−Ｘ１０−
Ｘ１１は、２個の８ビツト・シフト・レジスタＸ
９及びＸ１１と、これらを結合する中間の４ビツ
ト・シフト・レジスタＸ１０とから構成される。
ANDゲート１３４及び１３６は、フラグがＸ９
及びＸ１１に存在する時、それぞれ満足信号を与
える。もしフラグが同時にＸ９及びＸ１１に存在
すれば、同時的能動信号がANDゲート１３８へ
印加されることになり、これはフリツプフロツプ
１４０をオンにして、監視用メツセージ・ヘツダ
ー・シーケンスFXXXXFが入来したデータ・ス
トリーム中で検出されたことを示す。 フリツプフロツプ１４０は、入力電圧がAND
ゲート１３８によつてそのＤ端子へ印加されてい
る間、その出力電圧が依然としてゼロであるよう
な或る応答時間を有する。この入力電圧はAND
ゲート１４２へも印加される。ゲート１４２への
他の入力は、インバータ１４４を介してフリツプ
フロツプ１４０から与えられる。従つて、フリツ
プフロツプ１４０の短い応答時間の間、ANDゲ
ート１４２はゲート１３８及びインバータ１４４
から同時的能動入力を受取り、ANDゲート１４
２をしてレジスタ・ロード回路１４６へ短いパル
スを発生せしめ、その時Ｘ９に存在しているフラ
グと所望の時間関係をとりながら、フラグ・ビツ
ト・パターンを再循環シフト・レジスタＸ１２へ
入らせる。そのような構成の目的をこれから説明
する。 フリツプフロツプ１４０がオンになると、それ
は能動信号をフリツプフロツプ１４７及びAND
ゲートSW２（スイツチ・セツテイング２に対
応）へ印加する。更に、それはインバータ１４８
を介して無能化信号をANDゲートSW１（スイツ
チ・セツテイング１に対応）へ印加する。ゲート
SW２が能動化されると、それはＸ１２によつて
発生されたフラグをORゲート１５０を介して継
続的にDTEへ送らせる。そのうなフラグは、線
１１６及びゲートSW１（無能化されている）を
介して直接にDTEへ通過したであろう監視用メ
ツセージ・バイトの場所を占める。その間に、監
視用メツセージは遅延線Ｘ９−Ｘ１０−Ｘ１１を
介して監視装置へ導かれる。 フリツプフロツプ１４７がオンになると、それ
は監視装置へ監視用メツセージを受取らせる信号
を上記装置へ与える。監視用メツセージは今やシ
フト・レジスタＸ１１から発生しようとしてい
る。それと同時に、フリツプフロツプ１４０はイ
ンバータ１５２を介して無能化信号をゲート１３
８へ与え、かつシフト・レジスタＸ１３を介して
能動信号をANDゲート１５４へ与える。シフ
ト・レジスタＸ１３はゲート１５４への上記能動
信号の印加を制限された時間だけ遅延させ、ゲー
ト１５４を条件づける前にＸ９から現在のフラグ
をクリアさせ、監視用メツセージの後方にある次
のフラグがＸ９に到着するのを検出させることを
可能にする。全ての受信された監視用メツセージ
は、それが完全なものであれ打切られたものであ
れ、後方フラグを有する。このフラグがＸ９に入
ると、ゲート１５４における一致した入力信号は
リセツト信号を直接にフリツプフロツプ１４０へ
通過させ、かつシフト・レジスタＸ１４を介して
リセツト信号をフリツプフロツプ１４７へ通過さ
せる。Ｘ１４によつて与えられたリセツトの遅延
は、フリツプフロツプ１４７がオフになりメツセ
ージ・データを監視装置へ受取らせた信号を終了
させる前に、現在遅延線Ｘ９−Ｘ１０−Ｘ１１に
立つている監視用メツセージ・ビツトの全てを監
視装置へ通過せしめる。 フリツプフロツプ１４０がオフになると、それ
はゲートSW２への能動信号を終了させ、ゲート
SW１への能動信号を回復させ、ゲート１３８か
ら無能化信号を除去し、シフト・レジスタＸ１３
によつて与えられる遅延の後に、ゲート１５４か
ら能動信号を除去する。ゲートSW２が無能化さ
れ、ゲートSW１が無能化されると、受取られた
データ・ビツトは線１１６及びゲートSW１を介
して直接にDTEへ通されてよい。終了した監視
用メツセージの後方フラグが新しい普通メツセー
ジの先頭フラグとして使用された場合には、ゲー
トSW２が無能化される前に、再循環シフト・レ
ジスタＸ１２からゲートSW２を介して通された
最後のフラグが、ゲートSW１を通過する普通メ
ツセージの先頭フラグとして使用される。 以上をもつて、本発明を実施する最適モードが
説明された。しかし、注意すべきは、本発明の精
神及び目的から逸脱しない限り、或る種の変更を
施してよいことである。例えば、第２図に示され
る監視用メツセージ挿入装置は、３ポジシヨン・
スイツチの代りに２ポジシヨン・スイツチと共に
動作されることができる。その場合、スイツチ・
ポジシヨン１は除去され、全ての普通メツセージ
は遅延線Ｘ１−Ｘ２−Ｘ３を通される。従つて、
スイツチ・セツテイング２は「通常の」セツテイ
ングと考えられる。この動作モードは、スイツ
チ・セツテイングに頻繁な変更が生じれば、普通
メツセージの転送時間を増加させる傾向がある
が、スイツチ制御回路の設計を単純化し、監視用
メツセージを普通メツセージ間のギヤツプへ挿入
する能力を損うことなく、コストを幾分減少させ
る。 本明細書で使用される「スイツチ」又は「スイ
ツチ手段」の用語、又は図面中電気機械的に動作
するスイツチとして示された素子は広く解釈され
るものとし、それが回路中で置かれた場所で特定
の動作的接続を達成したり中断したりするのに適
した適当な回路開閉装置又は接続装置を意味す
る。スイツチの「セツテイング」又は「ポジシヨ
ン」は、単にその現在の状態を意味する。即ち、
具体的に云えば、そのスイツチによつて特別に制
御される電気回路の現在の条件を意味する。所与
のスイツチの異つたセツテイング又はポジシヨン
は異つた回路制御素子を意味してよい。例えば、
第２図に示されるスイツチ１６はセツテイング
１，２，３を有するが、これは実際には第４Ｂ図
に示される次の素子に対応する。

〔発明の効果〕

以上説明したように、この発明によれば普通メ
ツセージのギヤツプを検出し、待期している監視
用メツセージをこのギヤツプの間に挿入するよう
にし、しかも監視用メツセージを挿入している間
に普通メツセージが送信されるときには直ちに切
り換えを行つて監視用メツセージにかえて普通メ
ツセージを送信するようにしている。さらに、遅
延線を用いて、切り換え時に普通メツセージが逸
失されないようにしている。したがつて、モデム
や通信チヤネルを監視用メツセージ用に付加する
ことなく、しかも普通メツセージの送信を妨げる
ことなく、監視用メツセージを挿入することがで
きる。

【図面の簡単な説明】

第１図は本発明を組込んだデータ通信システム
で使用される監視用メツセージ形成を示すビツ
ト・シーケンス表現であり（Ｘ＝任意のビツト、
Ｓ／Ｄ＝監視用データ）、第２図は普通メツセー
ジ・ストリーム中で生じるギヤツプへ監視用メツ
セージを挿入するためデータ通信システムの送信
ロケーシヨンで使用される装置のブロツク図であ
り、第３図は監視用メツセージ挿入プロセスの流
れ図であり、第４図は第４Ａ図、第４Ｂ図、第４
Ｃ図、第４Ｄ図の配列を示す図であり、第４Ａ図
乃至第４Ｄ図は第２図に示される監視用メツセー
ジ挿入装置の詳細論理図であり（Ｆ＝フラグ
01111110、Ｌ＝遊び11111111、Ｘ８＝16ビツト・
シフト・レジスタ）、第５図は受信ロケーシヨン
において普通メツセージ・ストリームから監視用
メツセージを取出す装置のブロツク図であり、第
６図は監視用メツセージ除去プロセスの流れ図で
あり、第７図は第５図に示される監視用メツセー
ジ除去装置の詳細論理図である（Ｘ１３＝８ビツ
ト・シフト・レジスタ、Ｘ１４＝20ビツト・シフ
ト・レジスタ）である。 １０…DTE（データ端末装置）転送ユニツ
ト、１２…インターフエイス、１６…スイツチ、
１８…インターフエイス、２０…DCE（データ
通信装置）転送ユニツト、２２…線（チヤネ
ル）、２４…スイツチ制御ユニツト、Ｘ１，Ｘ
２，Ｘ３，Ｘ４，Ｘ５，Ｘ６…シフト・レジス
タ、１１２…DCE受信ユニツト、１１４…イン
ターフエイス、１１８…スイツチ、１２２…イン
ターフエイス、１２４…DTE受信ユニツト、１
３０…スイツチ制御ユニツト、Ｘ９，Ｘ１０，Ｘ
１１，Ｘ１２…シフト・レジスタ。

Claims (1)

1. 【特許請求の範囲】 １ 普通メツセージ発生器及び監視用メツセージ
   発生器の双方によつて発生されたメツセージを搬
   送するため共通のチヤネルを使用するデイジタ
   ル・データ通信システムにおいて、 上記普通メツセージ発生器によつて有意のメツ
   セージが発生されていない時間に上記チヤネルへ
   監視用メツセージを挿入するメツセージ挿入装置
   であつて、 現時点に先行する或る所定時間の間に上記普通
   メツセージ発生器によつて発生された出力データ
   を記憶するデイジタル遅延線と、 上記遅延線に関連して設けられ普通メツセージ
   発生器によつて有意のメツセージが現在発生され
   ているかどうかを調べ、もしそうであればそのメ
   ツセージの現在の状況を表示する信号を発生する
   メツセージ状況表示手段と、 上記普通メツセージ発生器を上記チヤネルへ接
   続する普通セツト状態と、監視用メツセージ発生
   器を上記チヤネルへ接続する監視セツト状態と、
   上記デイジタル遅延線の出力端を上記チヤネルへ
   接続する遅延セツト状態とを択一的にとることが
   できるスイツチ手段と、 監視用メツセージ発生器からの送信要求信号と
   普通メツセージ発生器によつて有意のメツセージ
   が現在発生されていないことを表示する上記メツ
   セージ状況表示手段からの信号とに応答して上記
   スイツチ手段を監視セツト状態へおく第１の制御
   手段と、 上記スイツチ手段が監視セツト状態におかれて
   いる間に、上記普通メツセージ発生器によつて有
   意のメツセージが現在発生されていないことを表
   示する上記メツセージ状況表示手段からの信号
   と、監視用メツセージの完了を示す監視用メツセ
   ージ発生器からの信号とに応答して、上記スイツ
   チング手段を上記普通セツト状態におく第２の制
   御手段と、 上記スイツチ手段が監視セツト状態におかれて
   いる間に、上記普通メツセージ発生器によつて有
   意のメツセージが現在発生されていることを表示
   する上記メツセージ状況表示手段からの信号に応
   答して上記スイツチング手段を上記遅延セツト状
   態におく第３の制御手段と、 有意のメツセージを逸失しない態様で、上記遅
   延セツト状態を上記普通セツト状態に切り換える
   第４の制御手段とを有するものを、メツセージの
   送信がわに設け、 さらに上記チヤネルを介して送信されてきた上
   記監視用メツセージと普通メツセージとを弁別す
   るメツセージ弁別装置であつて、 受信データ中に上記監視メツセージが含まれて
   いるかどうかを検出する検出手段と、 上記検出手段の出力に応じて上記受信データ中
   の監視メツセージを監視メツセージ受信部に供給
   する監視メツセージ供給手段と、 上記検出手段の出力に応じて上記受信データ中
   の普通メツセージを普通メツセージ受信部に供給
   する普通メツセージ供給手段とを有するものを、
   メツセージの受信がわに、設けたことを特徴とす
   るデイジタル・データ通信システム。