JPS6074835A

JPS6074835A - デ−タ伝送システム

Info

Publication number: JPS6074835A
Application number: JP58182745A
Authority: JP
Inventors: Shigeo Nanbu; 南部　滋雄
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1983-09-30
Filing date: 1983-09-30
Publication date: 1985-04-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は伝送路に複数の通信ステーションを接続したデ
ータ伝送システムの改良に関する。

〔発明の技術的背景〕

複数の通信ステーション相互間でデータの授受を行う伝
送システムにおいて、１本の伝送線に複数の通信ステー
ジ、ンを並列に接続するいわゆるマルチドロップ接続方
式がある。このマルチドロップ接続方式においては、上
記伝送路に同時に送信信号および受信信号が伝播する状
態では通信できないので、プロトコールによって、各通
信ステーションからデータを伝送路へ送出するタイミン
グを一定の規則に従って制御している。

このようなプロトコールを備えたデータ伝送システムは
、たとえば第１図に示すように１本の伝送路１に複数の
通信ステーションＡ、Ｂが接続されており、さらに、上
記伝送路１がいずれかの通信ステーションに占有され、
伝送路１に信号が存在するか否かの情報を伝達するため
のＢＵＳＹステータス線２が各通信ステーションＡ。

Ｂに接続されたものである。

このようなデータ伝送システムにおいて、送信を開始す
る通信ステーションは、ＢＵＳＹステータス線２にＨレ
ベルの信号を印加し、ＢＵＳＹステータス線２ｆオン状
態に移行させた後、データ信号を伝送路１へ送出する。

他の通信ステーションはＢＵＳＹステータス線２がオン
状態であるかぎシ、自己のデータ信号を伝送路２へ送出
できない。

第２図は、第１図のデータ伝送システムにおけるデータ
伝送速度、伝送効率を向上させたデータ伝送システムの
要部を示すブロック構成図である。

すなわち、このデータ伝送システムにおいては、１個の
監視ステーション３と複数の子ステーション４（１個の
み図示）とが、伝送路５゜専用リクエスト線６．共通リ
クエスト線７に接続されている。伝送路５は各ステージ
、ン３゜４の各通信インターフェース８にドライバー９
゜レジパー１０を介して接続され、各ステーション３−
４からの送受信データを伝送する。専用リクエスト線６
は、監視ステーション３が専用に使用するもので、出力
ポート１１からの信号にてオン・オフ制御されるトラン
ジスタ１２のコレクタに接続されている。各子ステーシ
ョン４は専用リクエスト線６の状態を人力バッファ１３
、入力ポート１４を介して監視する。共通リクエスト線
７は、各子ステーション４にて制御されるもので、各出
力／−）７５からの信号にてオン争オフ制御されるトラ
ンジスタ１６のコレクタに接続されると共に、入力バッ
ファ１７、入力ポート１８を介して監視される。また、
共通リクエスト線７の状態は入力バッファ１９、入力ポ
ート２０２割込発生回路２１にて監視ステーション３に
て監視される。なお、子ステーション４の各人力バッフ
ァ１３．１７にも割込発生回路２２．２３が接続されて
いる。

このように構成されたデータ伝送システムにおいて、あ
る特定の子ステージ、ン４がデータを伝送路５へ送出す
る場合、まずトランジスタ１６を導通させ、共通リクエ
スト線７を５ｖからＱＶへ変換させる。すると、各ステ
ーション３．４０割込み発生回路２１．２３に割込み信
号が入り、送信ステーションの権利が上記特定の子ステ
ーション４へ移動する。また、監視ステーション３がデ
ータを伝送路へ送出する場合、専用リクエスト線６を同
様に５ｖからＯｖへ変換させる。すると、各子ステーシ
ョン４の割込み発生回路２２１１Ｃ割込み信号が入り、
送信ステーションの権利が監視ステーション３へ移動す
る。

以上のように監視ステーション３および子ステーション
４を制御することによって、データ伝送速度および伝送
効率を向上させることができる。

〔背景技術の問題点〕

しかしながら、第１図および第２図に示したデータ伝送
システムにおいては次のような問題があった。

すなわち、通信ステーションＡ、Ｂ相互間のデータ伝送
を円滑に行うためには伝送路１の他にＢＵＳＹステータ
ス＊２が必要であシ、監視ステーション３、子ステーシ
ョン４問および子ステーション４相互間のデータ伝送を
円滑かつ高速に行うためＫは専用リクエスト線６および
共通リクエスト線７が不可欠であった。したがって、各
ステーション間を接続するケーブル等の配線費用が伝送
路のみを配置する場合に比較して２倍乃至３倍に増大す
問題があった。特に、各ステーション相互間の距離が長
い場合、上記配線費用はさらに上昇する。

また、各ステージ冒ン相互間に接地電位差があシ、ステ
ーション相互間を絶縁しなければならない場合や誘導ノ
イズの影響を受ける場所に配線しなければならない場合
は、伝送路や各信号線に光ファイバが採用されている。

この光ファイバは、その光学的性質により、双方向に信
号を伝送することは技術的、経済的に困難であるとされ
ているので、送信と受信とを別々の光ファイバを用いて
伝送するのが一般的である。

したがって、このような光ファイバを前述のデータ伝送
システムに使用した場合、通常の導体を用いたシステム
に比較して倍の長さの伝送路や信号線が必要となる。光
ファイバの単位長さ当シの価格は通常の銅線のそれに比
較して数倍〜１０倍程鹿の価格であるので、配線費用は
さらに上昇する。

〔発明の目的〕

本発明は、このような事情に基づいてなされたものであ
り、その目的とするところは、伝送データ相互間にステ
ータス信号を挿入することによって、データ伝送速度、
伝送効率を低下させることなく、伝送路の他に用いてい
た各種信号線を除去することができ、配線費を低減でき
、システム全体の製造費の減少を図れるデータ伝送シス
テムを提供することにある。

〔発明の概要〕

本発明は、送信時に伝送路へ送出するＨＤＬＣ（ハイレ
ベル・データリンク・コントロール）の伝送フレーム相
互間に、このシステムの状態を示す連続した“１＃のス
テータス信号を挿入する。そして、受信時に上記伝送路
から入力した入力信号を伝送フレームとステータス信号
とに分離して検出する。次に、検出された上記ステータ
ス信号の連続した”１”のビット数をカウントシ、この
カウント値に基づいて上記システムの状態を判定する通
信ステーションを備えたデータ伝送システムである。

〔発明の実施例〕

第３図は本発明の一実施例に係るデータ伝送システムの
各通信ステーションの伝送路とのインターフェース部分
を示すブロック図である。

図中３１はデータ伝送の各種処理演算を行うマイクロプ
ロセッサ（以下ＣＰＵと略記する）であり、このＣＰＵ
　Ｊ　Ｊにデータ／マス３２ｆ、介り、てＨＤＬＣコン
トローラ３３が接続されている。このＨＤＬＣコントロ
ーラ３３は例えばインテル社８２７３、．８２７４、ザ
イロク社２８０−８１０等に代表されるＣＰＵ周辺ＬＳ
Ｉでアシ、上記ＣＰＵ３１の指令によシ、データバス３
３を介して入力される複数の並列データを直列データへ
変換し、直列出力端子（Ｓ　、　ＯＵＴ　）から第４図
（−）に示すＩＳＯのＨＤＬＣ（ハイレベル・データリ
ンク・コントロール）の規格で定義された伝送フレーム
に組込んで、アンドｆｆ−ト３４．オアゲート３５を介
して、エンコーダ３６のＮＲＺ　（ノンリターン・トウ
・ゼロ）入力端子へ送出する。また、ＨＤＬＣコントロ
ーラ３３の直列入力端子（Ｓ、ＩＮ）に入力されるデコ
ーダ３７のＮＲＺ出力端子から出力されたＮＲＺ受信デ
ータを並列データへ変換してデータバス３２を介してＣ
ＰＵ　３　Ｊへ送出する。上記直列／並列および並列／
直列の各データ変換は、それぞれＴ、ＣＬＫ端子、　Ｒ
，ＣＬＫ端子に入力される送信クロ、り信号、および受
信クロ、り信号に同期して行なわれる。−送信クロック
信号は水晶発振器から出力される信号を分周して伝送の
ビット伝送速度に合せたものであり、ＣＰＵ　Ｊ　Ｊの
ＣＬＫ端子から出力される。なお、この送信クロック信
号は上記ＨＤＬＣコントローラ３３の他にエンコーダ３
６および同期回路３８へ入力される。受信クロック信号
は送信クロック信号と同一周波数を有する。しかし、非
同期伝送においては、送信ステージ目ンと受信ステーシ
ョンのクロック信号の位相が一致しないので、受信した
受信データからクロック信号を抽出する自己クロック法
で上記受信クロック信号をめ、デコーダ３２のＣＬＫ端
子から供給する。

ＨＤＬＣコントローラ３３のＴ、ＣＥ端子からは、Ｓ　
、ＯＵＴ端子から第４図（、）　、　（ｂ）に示す伝送
フレームを送出中“Ｈ″レベル”１′″レベル）を保持
する送信イネーブル信号がアンドゲート３４およびオア
ゲート３９へ送出されると共に、インバータ４０および
アンドゲート４１を介して同期回路３８へ入力される。

上記アンドゲート４ノにはＣＰＵ　Ｊ　Ｊから各通信ス
テーション、伝送路等のシステムの状態をＨ、′Ｌ　レ
ベルで示すステータス信号が出力ポート４２を介して入
力される。そして、アンドゲート４１の出力は同期回路
３８へ入力されると共に、オアゲート３９を介してエン
コーダ３６のストローブ（ＳＴＶ）端子へ入力される。

前記周期回路３８はアンドダート４１の出力信号をＣＰ
Ｕ　３１からの送信クロック信号に同期させて出力し、
オアダート３５に印加する。エンコーダ３６は、ＳＴＶ
端子入力が“Ｈ″レベル時のみＮＲＺ入力端子へ入力さ
れたＮＲＺ信号を、ＣＬＫ端子に入力された送信クロッ
ク信号に同期させて、第５図に示すようにパイフェーズ
（Ｂ、Ｆ）信号に変換し、Ｂ。

Ｆ出力端子から光送信モジュール４３へ送出する。この
光送信モジュール４３はエンコーダ３６から入力された
パイフェーズ信号を光信号に変換して、伝送路としての
光フアイバーケーブル４４へ送出する。また光フアイバ
ーケーブル４５から光受信モジュール４６へ入力した受
信光信号は電気信号のパイフェーズ信号に変換されて第
１の検出手段としてのデコーダ３７のＢ、Ｆ入力端子へ
入力されると共に、第２の検出手段としてのパ１″カウ
ント回路４７へ入力される。デコーダ３７は、Ｂ、Ｆ入
力端子へ入力されたパイフェーズ信号をＮＲＺ信号に復
調し、ＮＲＺ出力端子から前記ＨＤＬＣコントローラ３
３へ送出する。前記″１＃カウント回路４７においては
、入力されたパイフェーズ（Ｂ、Ｆ）信号中に含まれる
連続した“１″のビット数をカウントし、この連続した
１″のビット数が７以上継続すると、Ｒ−Ｓフリップフ
ロップ回路４８へセット信号を送出する。また、１″の
連続数が６以下の場合、上記フリップフロップ回路４８
ヘリセツト信号を送出する。クリッグフロッゾ回路４８
のＱ端子から出力される信号はステータス信号として入
力ポート４９を介してＣＰＵ　３１へ入力される。

このように構成されたデータ伝送システムにおいて、Ｈ
ＤＬＣコントローラ３３の８．ＯＵＴ端子から出力され
る前記伝送フレームは、第４図（、）に示すように、伝
送フレームの開始を表示する両端に“０″を配置した６
つの連続した“１″ビツトの計８ビット構成の開始フラ
ッグと、８ビツトのアドレス領域、８ビ、トの制御領域
、任童ビット数のデータを示す情報領域、１６ビツトの
フレーム検査シーケンス領域、および開始フラッグと同
一構成の８ビツト終了フラツグとで構成されている。こ
のような伝送フレームをＮＲＺ信号に変換すると、たと
えば、第４図（ｂ）になる。す彦わち、伝送フレームの
ない無信号時はＨ”（１）レベルであシ、伝送フレーム
中はビットデータの°′１１″０″に対応して°’Ｈ（
１）”。

“Ｌ（０）″と変化する。

したがって、Ｓ、ＯＵＴ端子から第６図のａに示すタイ
ミングで送信データを含む伝送フレームが出力されると
、Ｔ、ＣＥ　端子から上記伝送フレームと同じタイミン
グの送信イネーブル信号すが送出される。さらに、ＣＰ
Ｕ　３１がら出力ポート４２を介してシステムの状態を
示すステータス信号Ｃが第６図のタイミングで送出され
たとする。このとき、同期回路３８の出力信号は、送信
イネーブル信号すがＬ”レベルでかつステータス信号Ｃ
が６Ｈ″レベルのときオアゲート３５へ″Ｈ″レベル信
号を入力する。したがって、エンコーダ３６のＮＲＺ入
力端子には第６図のｄに示すＮＺＲ入力信号が印加され
る。一方、エンコーダ３６０ストローブ（ＳＴＹ　）端
子には、送信イネーブル信号すとステータス信号Ｃとの
いずれか一方が“′Ｈ＃レベルのとき″Ｈ＃レベルにな
るストローブ信号が入力される。このストローブ信号の
Ｈ”レベルのタイミングは前記ＮＲＺ入力信号ｄのタイ
ミングと一致するので、ＮＲＺ入力信号ｄはパイフェー
ズ出力信号ｅへ変換される。このＮＲＺ信号／バイフェ
ーズ信号変換の基本を第５図に示す。すなわち、パイフ
ェーズ（Ｂ、Ｆ）信号は、ＮＲＺ信号の１ビツトの値が
Ｈ″（１）レベルであればそのビットの中間位置でレベ
ルが反転し、ＮＲＺ信号の１ビツトの値がＬ″（０）レ
ベルであればそのレベルは変化しない。また、ＮＲ２信
号の１ビツト毎に必ずレベルが反転する。したがって、
このパイフェ−ズ（Ｂ　、　Ｆ、　）信号自体にクロッ
ク成分を重畳させることが可能である。

したがって、第６図のＮＲＺ入力入力信号路了フラッグ
５０以降の無信号部分５１は、信号変換されると、パイ
フェーズ出力信号ｅの後半部分に示すように１ビツト中
に１１″０“が並ぶ連続信号となる。エンコーダ３６０
Ｂ、Ｆ出力端子から上記パイ７工−ズ出力信号・を光送
信モジール４３へ出力すると、この光送信モジュール４
３は上記パイフェーズ出力信号ｅを光信号に変換して、
光フアイバケーブル４４へ送出する。

次に、このような通信ステーションでもって受信する場
合、光フアイバケーブル４５から光受信モジュール４６
へ入力した入力信号を電気信号に変換した結果、たとえ
ば、第６図のｆに示すようにｅと同一形状のパイフェー
ズ入力信号であったとする。このパイフェーズ入力信号
ｆをデコーダ３７でＮＲＺ信号に変換すると第６図のｇ
に示す信号波形となる。すなわち、７々イフ工−ズ入力
信号ｆの終了フラッグ以降の１”の連続した部分は′Ｈ
″（１）レベルとな）、それ以降の無信号部分も′Ｈ＃
　レベルとなる。したがって、デコーダ３７の■２出力
端子から出力され、皿ＬＣコントローラ３３のＳ、ＩＮ
端子に入力されるＮＲＺ出力出力信号上前記ステータス
信号Ｃの影響は残されていなく、第６図のａにおける伝
送フレームが忠実に再現されることになる。さらに、デ
コーダ３７において、パイフェーズ入力信号ｆから抽出
された受信クロック信号は）ｔＤＬｃコントローラ３３
のＲ，ＣＬＫ端子に入力される。したがって、ＨＤＬＣ
コントローラ３３において、上記ＮＲＺ出力信号ｇは、
上記受信クロック信号に同期して、直列／並列変換され
た後、並列データとしてデータバス３２ｔ−介してＣＰ
Ｕ　３１へ送出される。

一方、パイフェーズ入力信号ｆが入力された”１”カウ
ント回路４７は、このパイフェーズ入力信号ｆに含まれ
る連続した１″のビット数をカウントする。このパイフ
ェーズ入力信号ｆの伝送フレームに相当する部分の′ｌ
”の最大連続数は、第４図（ａ）に示すように、開始フ
ラッグおよび終了フラッグにおける６であるＯなお、規
格によシ、伝送フレーム中に＠ｌ＃が６ピツト以上連続
する場合、′Ｏ”の挿入機能によＱ強制的に′Ｏ１′が
挿入されるので“ビが６個以上連続することはない。ま
た、終了フッツクの最終ビットは′０′に設定されてい
るので、１１”カウンＦ回路４７は伝送フレームが終了
してｌ＃が連続する７ビツト目以降が′Ｈ”レベルとな
るセット信号りをフリップフロッグ回路４８のセット端
子へ送出する。また、′ｌ＃の連続数が６以下の場合、
′Ｈ”レベルとなるリセ、ト（ｒｔ号ｊをフリップフロ
、グ回路４８のリセット側子へ送出する。したがって、
フリツノフロップ回路４８のＱ端子から出力される信号
は、上記セット信号りに同期してレベルが変化するステ
ータス信号にとして入カポ−）４１９ｆｆ：介してＣＰ
Ｕ　３１へ人力される。したがって、送信側の通信ステ
ージ。

ンのＣＰＵ　Ｊ　Ｊから出力ポート４２ｆｔ：介して出
力された伝送システムの状態を示すステータス信号Ｃは
、受信側の通信ステーションに受信され、ステータス信
号にとして入力ｚ−）４９を介してＣＰＵ　３１へ入力
される。その結果、送信側、受信側の通信ステーション
間でステータス信号が伝送されたことになる。

女お、第６図に示した実施例においては、送信側のステ
ータス信号Ｃが伝送フレームと時間的に重なっているの
で、受信側のステータス信号にの立上シ時刻は送信側の
立上シ時刻に比較して重なっている時間Ｔ１だけ遅れる
。さらに、°′１”ビットを７つカウントする時間Ｔ２
が付加され、結局、立上り時刻が（ＴＩ＋Ｔｊ）時間だ
け遅れる。しかし、データを伝送中はＣＰＵ３１におい
てステータス信号ｋに関する演算処理を行うことはまれ
であり、”１”ビットを７つカウントする時間も非常Ｆ
Ｃ短いので、上記（Ｔ）十Ｔ２）の遅れ時間がデータ伝
送システムにおいて問題となることはない。

このように、伝送路の占有状態、各通信ステーションの
送受信状節等の伝送システムの状態を−Ｈ’″″Ｌ’レ
ベルで示すステータス信号Ｃを送信側の通信ステーショ
ンのＣＰＵ　３１から出力ポート４２を介してアンド？
　−）　４１へ入力すると、受信側の通信ステーション
の入力ポート４９の入力端に上記ステータス信号Ｃに対
応するステータス信号ｋが入力される。したがって、上
記ステータス信号を伝送するために、送・受信ステーシ
ョン相互間にデータの伝送路の他に別途信号線を設ける
必要はない。その結果、第１図および第２図におけるＢ
ＵＳＹステータス線２、専用ククエスト線６および共通
リクエスト線７が不要となシ、各ステーション間を接続
するケーブル等の配線費用を大幅に低減することができ
、データ伝送システム全体の製造費の減少を図れる。特
に伝送路に光ファイバを用いた場合、上記効果はさらに
増加する。

また、送信側ステージ、ンに入力されたステータス信号
Ｃが伝送データを組込んだ伝送フレームと第６図に示す
ように時間的に重りた場合、伝送路上においては、伝送
フレームが優先し、結果的に、上記ステータス信号Ｃは
伝送フレーム相互間の空き時間に伝送されることになる
。

したがって、伝送路を伝送フレームとステータス信号と
で共通に使用したとしても、データ伝送速度が低下した
シ、伝送効率が低下することはない。むしろ、伝送路の
利用効率が向上する・さらに、受信時においては、伝送
フレームとステータス信号とが合成されたパイフェーズ
入力信号ｆをデコーダ３７にて、元の伝送フレームとス
テータス信号とに完全に分離しているので、伝送フレー
ム中にステータス信号の影響が現われることはない。し
たがって、良好な伝送状態を維持できる。

第７図（ａ）　（ｂ）は本発明の他の実施例に係るデー
タ伝送システムを示す概略構成図である。

この笑′Ｊｆ＠的においては、通信ステーションをリピ
ータ６２　ｍ　＋　６　Ｊ　ｂとして用いている◎すな
わち、各リピータ６１＊、６１ｂには伝送路６２ａ　ａ
　６Ｊ　ｂおよびステータス線６３ａ。

６３ｂを介してそれぞれ第１図で示した従来のステーシ
ョン６４が複数台接続されている。そして、リピータ６
１ｍ、６Ｉｂ間には１本の伝送路６５が接続されている
。この場合、各ステーション６４および伝送路６　Ｊ　
ａ　ｒ　６３　ｂのシステム状態を示すステータス信号
を伝送するステータス線６３　＊　ｅ　６　Ｊ　ｂはリ
ピータ６１ａ。

６１ｂ内において、第３図における出力ポート４２へ入
力されると共に、トランジスタ６６のコレクタに接続さ
れている。このトランジスタ６６は同じく第３図におけ
るフリップフロップ回路４８のＱ端子に接続されている
。また、伝送路６２ｈ　、６２ｂはドライバー６１およ
びレシーバ−６８を介して第３図におけるエンコーダ３
６およびデコーダ３７に接続されている。

このように構成されたデータ伝送システムにおいて、各
ステータス線ｇＪｍ　、６３ｂがらリピータ６１　ａ　
＊　６　ｌ　ｂへ入力されるステータス信号は、このり
ｆ−夕６１＊、６１ｂによって、伝送路６５へ伝送路６
２ａ、６Ｊｔｂからのデータの空時間に送出し、受信側
のリピータ６１ａ。

６１ｂで検出し、再びステータス線６３　ｍ　＋６３ｂ
へ送出することかできる。したがって、リピータ６１ｈ
、６１ｂｆＪＪに別途ステータス線を配線する必要がな
いので、前述の実施例と同様の効果を得ることができる
。

なお、本発明は上述した実施例に限定されるものではな
い。実施例では、エンコーダ３６で伝送路へ送出する信
号をＮＲＺ信号からノ々イフエーズ（ＢＦ）信号へ変換
したが、ＮＲ２信号からクロ、り成分を重畳させること
ができるマンチェスタ信号、ＡＭＩ信号等に変換しても
同様の作用効果を得ることが可能である。

〔発明の効果〕

以上説明したように本発明によれば、各通信ステーショ
ン、伝送路等のシステムの状態を示すステータス信号を
上記各通信ステーション間で授受されるデータ、を組込
んだ伝送フレーム相互間に挿入して伝送路へ送出し、受
信側の通信ステーションで上記ステータス信号を分離検
出している。したがって、データ伝送速度、伝送効率を
低下させることなく、伝送路の他に用いていたステータ
ス信号線等の各種信号線を除去することができ、配線費
を低減でき、システム全体の製造費の減少を図ることが
できる。

【図面の簡単な説明】

第１図および第２図は従来のデータ伝送システムを示す
概略構成図、第３図は本発明の一実施例に係るデータ伝
送システムの各通信ステージ、ンの伝送路とのインター
フェース部分を示すブロック図１第４図（ａ）　（ｂ）
は同伝送システムに用いる伝送フレームの構成図、第５
図は同伝送システムに用いる信号変換を説明するための
説明図、第６図は同伝送システムの動作を示すタイムチ
ャート図、第７図（、）は本発明の他の実施例に係るデ
ータ伝送システムを示す概略構成図、第７図（ｂ）は同
伝送システムの要部を示すブロック図である。１　、５　、６２　ｍ　、６２　ｂ　＃　６５　”−・
伝送路、２・・・ＢＵＳＹ　ス？−タス線、３・・・監
視ステーション、４・・・子ステーション、６・・・専
用リクエスト線、７・・・共通リクエスト線、３１・・
・マイクロプロセ、　サ（ＣＰＵ　）、３３　＝　ＨＤ
ＬＣニア　ｙトローラ、３６・・・エンコーダ、３１・
・・デコーダ、３８・・・同期回路、４４．４５・・・
光フアイバーケーブル（伝送路）、４７・・・°′ｌ＃
カウント回路、４８・・・フリップフロップ回路、６１
ａ、６１ｂ・・・リピータ、６３＆、６３ｂ・・・ステ
ータスＷ４．６４・・・スｆ　−ジョン。

Claims

【特許請求の範囲】

複数の通信ステーションを伝送路にて接続し、前記各通
信ステーション間で授受されるデータを）Ｈ）ＬＣに規
格された伝送フレームに組込んで前記伝送路を介して伝
送するデータ伝送システムにおいて、前記各通信ステー
ションは、送信時に前記伝送路へ送出する前記伝送フレ
ーム相互間にこのシステムの状態を示す連続した１″の
ステータス信号を挿入する手段と、受信時に前記伝送路
から入力された入力信号から前記伝送フレームのみを検
出する第１の検出手段と、受信時に前記入力信号から前
記ステータス信号のみを検出する第２の検出手段と、こ
の第２の検出手段にて検出された前記ステータス信号の
連続り、＊＠１”のビット数をカウントし、このカウン
ト値に基づいて前記システムの状態を判定する手段とを
備えてなることを特徴とするデータ伝送システム。