JPS6074838A

JPS6074838A - デ−タ伝送システム

Info

Publication number: JPS6074838A
Application number: JP58182635A
Authority: JP
Inventors: Shigeo Nanbu; 南部　滋雄
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1983-09-30
Filing date: 1983-09-30
Publication date: 1985-04-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は伝送路に複数の通信ステーションを接続したデ
ータ伝送システムの改良に関スるＯ〔発明の技術的背景〕複数の通信ステーション相互間でデータの授受を行う伝
送システムにおいて、１本の伝送線に複数の通信ステー
ションを並列に接続するいわゆるマルチドロップ接続方
式がある０このマルチドロップ接続方式においては、上
組記伝送路に同時に送信信号および受信信号が伝播する
状態では通信できないので、プロトコールによって、各
通信ステーションからデータを伝送路へ送出するタイミ
ングを一定の矧１則に従って制御している。

このようなプロトコールを備え走データ伝送システムは
、たとえば第１図に示すように１本の伝送路Ｊに複数の
通信ステーションＡ。

Ｂが接続されておシ、さらに、上記伝送路１がいずれか
の通信ステ、−ジョンに占有され、伝送路ｌに信号が存
在するか否かの情報を伝達するためのＢＵＳＹステータ
ス線２が各通信ステーションＡ、Ｂに接続されたもので
ある。

このようなデータ伝送システムにおいて、送信を開始す
る通信ステーションは、ＢＵＳＹステータス線２にｔ％
　Ｈ“レベルの信号を印加し、ＢＵＳＹヌテータス線２
をオン状態に移行させた後、データ信号を伝送路１へ送
出する。他の通信ステーションはＢＵＳＹステータス線
２がオン状態であるかぎり、自己のデータ信号を伝送路
１へ送出できない。

第２図は、第１図のデータ伝送システムにおけるデータ
伝送速既、伝送効率を向上させたデータ伝送システムの
要部を示すブロック構成図である。

すなわち、このデータ伝送システムにおいては、１個の
監視ステーション３と複数の子ステーション４（１個の
み図示）とが、伝送路５゜専用リクエスト線６．共通リ
クエスト＃７に接続されている。伝送路５は各ステーシ
ョン３゜４の各通信インターフェース８にドライバー９
゜レシーバ１０を介して接続され、各ステーション３．
４からの送受信データを伝送する。専用リクエスト＃６
は、監視ステーション３が専用に使用するもので、出カ
ポ−１−１１からの信号にてオン中オフ制御されるトラ
ンジスタＪ２のコｌ／クタに接続されている０各子ステ
ーシヨン４は専用リクエスト線６の状態を入カバツファ
ＪＪ、入カポート１４を介して監視する０共通リクエス
ト線７は、各子ステーション４にて制御されるもので、
各出力ボート１５かちの信号にてオン・オフ制御される
トランジスタ１６のコレクタに接続されると共に、入カ
バツ７ア１７、入力ボート１８を介して監視される０ま
た、共通リクエスト線７の状態は入力バッファ１９、入
力ボート２０９割込発生回路２ノにて監視ステーション
３にて監視される０なお、子ステーション４の各人力バ
ッファ１３．１７にも割込発生回路２２゜２３が接続さ
れている０このように構成されたデータ伝送システムに
おいて、ある特定の子ステーション４がデータを伝送路
５へ送出する場合、まずトランジスタＪ６を導通させ、
共通リクエスト線７を５ｖからＯＶへ変換させる。する
と、各ステーション３．４の割込み発生回路２１．２．
９に割込み信号が入シ、送信ステーションの権利が上記
特定の子ステーション４へ移動する。また、監視ステー
ション３がデータを伝送路へ送出する場合、専用リクエ
スト線６を同様に５ｖからＯｖへ変換させる。すると、
各子ステーション４の割込み発生回路２２に割シ込み信
号が入り、送信ステーションの権利が監視ステーション
３へ移動する。

以上のように監視ステーション３および子ステーション
４を制御することによって、データ伝送速度および伝送
効率を向上させることができる。

〔背景技術の問題点〕

しかしながら、第１図および第２図に示したデータ伝送
システムにおいては次のような問題があった０すなわち、通信ステーションＡ、Ｂ相互間のデータ伝送
を円滑に行うためには伝送路１の他にＢＵＳＹステータ
ス線２が必要であシ、監視ステーション３、子ステーシ
ョン４問および子ステーション４相互間のデータ伝送を
円滑かつ高速に行うためには専用リクエスト＃６および
共通リクエスト線７が不可欠であったｏしたがって、各
ステーション間を接続するケーブル等の配線費用が伝送
路のみを配置する場合に比較して２倍乃至３倍に増大す
る問題があった０特に、各ステーション相互間の距離が
長い場合、上記配線費用はさらに上昇する。

また、各ステーション相互間に接地電位差があり、ステ
ーション相互間を絶縁しなければならない場合や誘導ノ
イズの影響を受ける場所に配線しなければならない場合
は、伝送路や各信上線に光ファイバが採用されている。

この光ファイバは、その光学的性質によシ、双方向に信
号を伝送することは技術的、経済的に困難であるとされ
ているので、送信と受信とを別々の光ファイバを用いて
伝送するのが一般的である。

したがって、このような光ファイバを前述のデータ伝送
システムに使用した場合、通常の導体を用いたシステム
に比較して倍の長さの伝送路や信号線が必要となる。光
ファイバの単位長さ肖）の価格は通常の銅線のそれに比
較して数倍〜１０倍程鹿の価格であるので、配線費用は
さらに上昇する。

〔発明の目的〕

本発明は、このような事情に基づいてなされたものであ
り、その目的とするところは、伝送データ相互間にステ
ータス信号を挿入することによって、データ伝送速度、
伝送効率を低下させることなく、伝送路の他に用いてい
た各種信号線を除去することがで含、配線費を低減でき
、システム全体の製造費の減少を図れるデータ伝送シス
テムを提供することにある。

〔発明の概要〕

本発明は、送信時に伝送路へ送出するＨＤＬＣ（ハイレ
ベルデータリンク・コントロール）の伝送フレーム相互
間に、このシステムの状態に対応して連続する″　１“
のピッド数が異る値に設定されてなるステータス信号を
間欠的に挿入する。そして、受信時に上記伝送路から入
力した入力信号を伝送フレームとステータス信号とに分
離して検出する。次に、検出された上記ステータス信号
の連続した１１“のビット数をカウントし、このカウン
ト値に基づいて上記システムの状態を判定する通信ステ
ーションを備えたデータ伝送、システムである。

〔発明の実施例〕

第３図は本発明の一実施例に係るデータ伝送システムの
各通信ステーションの伝送路とのインターフェース部分
を示すブロック図である。

図中３１はデータ伝送の各種処理演算を行うマイクロプ
ロセッサ（以下ＣＰＵと略記する）でアシ、このＣＰ　
Ｕ　、９１にデータバス３２を介してＨＤＬＣコントロ
ーラ３３が接続されている。

このＨＤＬＣコントローラ３３は、例えばインテル社８
２７３，８２７４．ザイログ社ｚ８〇−８１０等に代表
されるＣＰＵ周辺ＬＳＩであシ、上記ＣＰＵ３１の指令
によシ、データバス３２を介して入力される秒数の並列
データを直列データへ変換し、直列出力端子（Ｓ、０Ｕ
Ｔ）から第４図（ａ）に示すＩＳＯのＨＤＬＣ（ｒイレ
ベル・データリンク・コントロール）の規格で定義され
た伝送フレームに組込んで、アンドゲート３４、オアゲ
ート３５を介してエンコーダ３６のＮＲＺ　（ノンリタ
ーン拳トウ・ゼロ）入力端子へ送出する。１だ、ＨＤＬ
Ｃコントローラ３３の値列入力端子（Ｓ、ＩＮ）に入力
される、デコーダ３７のＮＲＺ出力端子から出力された
ＮＩＲＺ受信データを、並列データへ変換してデータバ
ス３２を介してＣＰ　Ｕ　、？　Ｊへ送出する。

上記直列／並列および並列／直列の各データ変換は、そ
れぞれＴ、ＣＬＫ端子、Ｒ，ＣＬＫ端子に入力される送
信クロック信号および受信クロック信号に同期して行な
われる。送信クロック信号は水晶発振器から出力される
信号を分局して、伝送のビット伝送速度に合せたもので
あ’）　、ＣＰ　Ｕ　３　ＪのＣＬＫ端子から出力され
る。

なお、この送信クロック信号は上記ＨＤＬＣコレトｏ−
５，ｓ、ｑの他にエンコーダ３６および制御回路３８へ
入力される。受信クロック信号は送信クロック信号と同
一周波数を有する。しか１、同期伝送システムにおいて
は、送信ステーションと受信ステーションのクロック信
号の位相が一致しないので、受信した受信データからク
ロック信号を抽出する自己クロック法で上記受信クロッ
ク信号をめ、デコーダ３７のＣＬＫ端子から供給する。

ＨＤＬＣコントローラ３３のＴ、ＣＥ端子からは、Ｓ、
ＯＵＴ端子から第４図（ａ）　、　（ｂ）に示す伝送フ
レームを送出中”　Ｈ“レベル（“１“レベル）を保持
する送信イネーブル信号がアンドゲート３４およびオア
ゲート３９へ送出されると共に、インバータ４０および
アンドゲート４１を介して制御回路３Ｂへ入力される。

上記アンドゲート４ノにはＣＰＯ３１から各通信ステー
ション、伝送路等のシステムの状態を０Ｈ“、Ｌ“レベ
ルで示すステータス信号が出力ポート４２を介して入力
される。上記制御回路３８には図示しないタイマーから
出力され、一定周期でレベルが変化するタイマ信号も入
力される。そして、この制御回路３８は、ＣＰＵ、９Ｊ
からの送信クロック信号および上記タイマ信号の１Ｈ“
レベルへの立上夛エツジに同期させて、前記アンドゲー
ト４ノの出力がゝＨ“状態のときオアゲート３５を介し
て、第６図に示すように、６ビツト幅のパルスをエンコ
ーダ３６のＮＲＺ入カ入子端子力すると共に、１ビツト
毎にレベルが変化するストローブ入力信号を６ビツト分
（３パルス分）、オフ’ｙ’−ト、ｑ９を介してエンコ
ーダ３６Ｏ８ＴＶ端子に入力する。また、前記アンドゲ
ート４１の出力が１Ｌ“状態のと舞、オアゲート３５を
介して４ビツト幅のパルスをエンコーダ３６のＮＲＺ入
力端子に入力すると共に、１パルス分のストローブ信号
をＳＴＹ端子へ入力する。なお、後述するように、エン
コーダ３６のＢＩＩＦ出力端子には第６図に示す先頭に
１１“レベルを含む３個のＩＤＬＥビットが出力する。

エンコーダ３６は、ＳＴｖ端子入力が１′Ｈ“レベルの
時のみＮＲＺ入力端子へ入力されたＮＲＺ信号を、ＣＬ
Ｋ端子に入力された送信クロック信号に同期させて、第
５図に示すようにバイフェーズ（Ｂ、Ｆ）信号に変換し
、Ｂ、Ｆ出力端子から光送信モジュール４３へ送出する
。この光送信モジュール４３はエンコーダ３６から入力
されたバイフェーズ信号を光信号に変換して、伝送路と
しての光フアイバーケーブル４４へ送出する。また光フ
アイバーケーブル４５から光受信モジュール４６へ入力
した受信光信号は電気信号のパイフェーズ信号に変換さ
れて第１の検出手段としてのデコーダ３７のＥ、Ｆ入力
端子へ入力される。デコーダ３７は、Ｂ、Ｆ入力端子へ
入力されたパイフェース信号なＮＲＺ信号に復調し、Ｎ
ＲＺ出力端子から前記ＨＤＬＣコントローラ３３へ送出
する。また、デコーダ３７のＩＤＬＥ端子から第６図に
示すＩＤＬＥビット信号を第２の検出手段としてのＩＤ
ＬＥビットカウント回路４７へ送出する。このＩＤＬＥ
ビットカウント回路４７においては、入力されたＩ　Ｄ
ＬＥビット信号に含まれる連続した１１“のビット数を
カウントし、カウント値が３の場合、Ｒ−Ｓフリップフ
ロップ回路４８ヘセツト信号を送出する。また、上記カ
ウントｍが２の場合、上記フリップフロップ回路４８へ
リセット信号を送出する。フリップフロップ回路４８の
Ｑ端子から出力される信号はステータス信号として入力
ボート４９を介してＣＰＵ５１へ入力される。

このように構成されたデータ伝送システムにおいて、Ｈ
ＤＬＣコントローラ３３のＳ、ＯＵＴ端子から出力され
る前記伝送フレームは、第４図（ａ）に示すように、伝
送フレームの開始を表示する両端に０“を配置した６つ
の連続した′Ｘ　１　“ビットの計８ビット構成の開始
フラッグと、８ビツトのアドレス飴域、８ビットの制御
領域、任意ビット数のデータを示す情報領域。

１６ビツトのフレーム検査シーケンスｆ４域、　オよび
開始フラッグと同一構成の８ビツト終了フラツグとで構
成されている。このような伝送フレームをＮＲＺ信号に
変換すると、たとえば、第４図（ｂ）になる。すなわち
、伝送フレームのない無信号時はゝゝＨ“（１）レベル
であシ、伝送フレーム中はビットデータの１１“、′０
”に対応して１Ｈ“（１）、′Ｌ“（０）と変化する０したがって、Ｓ、ＯＵＴ端子から第７図のａに示すタイ
ミングで送信データを含む伝送フレームが出力されると
、Ｔ、ＣＥ端子から上記伝送フレームと同じタイミング
の送信イネーブル信号すが送出される。さらに、ＣＰＵ
３１から出力ポート４２を介してシステムの状態を示す
ステータス信号Ｃが第７図のタイミングで送出され、ま
た、図示しないタイマから第７図に示すタイマ信号ｄが
送出されたとする。このとき、制御回路３８のオアゲー
ト３９への出力信号は、送信イネーブル信号すが１Ｌ“
レベルでかつステータス信号Ｃが２Ｈ“レベルのとき、
前述したように第６図に示すＳＴＶ入カ波形となる。

したがって、伝送フレームが存在するときのエンコーダ
３６のＳＴＶ端子に入力するストローブ信号は第７図の
ｅに示す波形となる。また、前記条件におけ゛る制御回
路３８のオアゲート３５への出力信号は第６図に示すＮ
ＲＺ入力波形となるので、エンコーダ３６のＮＲ２入力
端子に入力するＮＲＺ入力信号は第７図のｆに示す波形
となる。したがって、このエンコーダ３６において、上
記ＮＲＺ入力信号ｆはストローブ信号ｄに、同期して、
ｇに示すバイフェーズ出力信号へ変換される。

このＮＲＺ信号／バイフェーズ信号変換の基本を第５図
に示す。すなわち、バイ７エーズ（Ｂ、Ｆ）信号は、Ｎ
ＲＺ信号の１ビツトの値がＨ“（１）レベルであればそ
のビットの中間位置でレベルが反転し、ＮＲＺ信号の１
ビツトの値が１Ｌ“（０）であればそのレベルは変化し
ない。またＮＲＺ信号の１ビツト毎に必ずレベルが反転
する。したがって、このバイフェーズ（Ｂ、Ｆ）信号自
体にクロック成分を重畳させることが可能である。しか
しながら、第６図に示すように、エンコーダ３６の変換
動作が、ストローブ信号ｅによって１ビツト毎に停止さ
れたならば、出力されるバイフェーズ信号には、ビット
の変シ目でレベルが反転しなＶ１状態が生じる。そして
、レベルが′Ａ１“の先頭の半ビットを含めこの２ビツ
ト分を第６図に示すようにＩＤＬＥビットとする。

したがって、第７図のＮＲＺ入力入力信号路了フラッグ
５０以降の部分は、信号変換されると、ステータス信号
ＣがゝゝＨ“レベルの時、上記ＩＤＬＥビットが３個づ
つ、タイマ信号ｄの立上りに同期して間欠的に配置され
、ステータス信号Ｃが１Ｌ“レベルの時、ＩＤＬＥビッ
トが２個づつ間欠的に配置された信号となる。エンコー
ダ３６のＢ、Ｆ出力端子から上記バイフェーズ出力信号
ｇを光送信モジュール４３へ出力すると、この光通信モ
ジュール４３は上記バイ７工−ズ出力信号ｇを光信号に
変換して光フアイバケーブル４４へ送出する。

次に、このような通信ステーションでもって受信する場
合、光ファイバ４５から光信号モジュール４６へ入力し
た入力信号を電気信号に変換した結果、たとえば、第７
図のｇと同一形状のバイフェーズ入力信号であったとす
る。このバイフェーズ入力信号をデコーダ３７でＮＲＺ
信号に変換すると、第７図のｈに示す信号波形となる。

すなわち、バイフェーズ入力信号の終了フラッグ以降の
″　１“を含むＩＤＬＥビットが連続した部分は“Ｈ“
（１）レベルとなシ、中間の無信号部分も１）工“レベ
ルとなる。したがって、デコーダ３７のＮＲＺ出力端子
から出力され、ＨＤＬＣコントローラ３３のＳ、ＩＮ端
子に入力されるＮＲＺ出力信号りには、前記ステータス
信号Ｃの影響は残されていなく、第７図のａＫおける伝
送フレームが忠実に再現されることになる０さらに、デ
コーダ、９７において、バイフェーズ出力信号の伝送フ
レーム部から抽出された受信クロック信号はＨＤＬＣコ
ントローラ３３のＲ，ＣＬＫ端子に入力される。したが
って、ＨＤＬＣコントローラ３３において、上記ＮＲＺ
出力信号りは、上記受信クロック信号に同期して直列／
並列変換された後、並列データとしてデータバス３２を
介してＣＰＵ３１へ送出される。

一方、デコーダ３７のＩＤＬＥ端子からは、パイフェー
ス゛入力信号の′１“を含むＩＤＬＥビットが分離され
て出力され、ＩＤＬＥビットカウント回路４７へ入力さ
れる０すると、このＩＤＬ’Ｅビットカウント回路４７
は、ＩＤＬＥビット信号に含まれる連続した１１“のビ
ット数をカウントする。そして、カウント値が２の場合
、Ｈ“レベルとなるリセット信号ｊをフリップフロップ
回路４８のリセット端子へ送出する０また、上記カウン
ト値が３の場合、Ｈ“レベルとなるセット信号ｋをアリ
ツブフロップ回路４８のセット端子へ送出する。したが
って、７リツグ７０ツブ回路４８のＱ端子から出力され
る信号は、上記セット信号にの立上りで１Ｈ“レベルに
なり、リセット信号ｊの立上りで“Ｌ“レベルになるス
テータス信号ｍとして入力ボート４９を介してＣＰＵ　
３１へ入力される。したがって、送信側の通信ステーシ
ョンのＣＰ　０．９１から出力ポート４２を介して出力
された伝送システムの状態を示すステータス信号Ｃは、
受信１１１１の通信ステーションに受信され、ステータ
ス信号ｍとして入力ボート４９を介してＣＰ　Ｕ　ＪＪ
へ入力される０その結果、送信側・受信側の通信ステー
ション間でステータス信号が伝送されたことになる。

なお、第７図に示した実施例においては、送信側のステ
ータス信号Ｃが伝送フレームと時間的に重なっているの
で、受信側のステータス信号ｍの立上シ時刻は送信側の
立上り時刻に比較して重なっている時間Ｔノだけ遅れる
。さらに、終了フラッグの経遂移、ＩＤＬＥビットを３
個カウントするまでの時開Ｔ２が付加され、結局、立上
シ時刻が（ＴＩ＋Ｔ２）時間だけ遅れる。

しかし、データを伝送中はＣＰＵ、ｖｚにおいてステー
タス信号ｍに関する演算処理を行うことはまれであシ、
ＩＤＬＥビットをカウントするまでの時間も非常に短い
ので、上記（ＴＪ＋Ｔ２）の遅れ時間がデータ伝送シス
テムにおいて問題となることはない。

このように、伝送路の占有状態、各通信ステーションの
送受信状態等の伝送システムの状態を１Ｈ“、Ｌ“レベ
ルで示すステータス信号Ｃを送信側の通信ステーション
のＣＰ　Ｕ　、９　Ｊから出力ポート４２を介してアン
ドゲート４１へ入力すると、受信側の通信ステーション
の入力ボート４９の入力端に上記ステータス信号Ｃに対
応するステータス信号ｍが入力される。したがって、上
記ステータス信号を伝送するために、送受信ステーショ
ン相互間にデータの伝送路の他に別途信号線を設ける必
要はない。その結果、第１図および第２図におけるＢＵ
ＳＴステータス線２、専用リクエスト線６および共通リ
クエストａ１７が不望となシ、各ステーション間を接続
するケーブル等の配線費用を大幅に低減することができ
、データ伝送システム全体の製造費の減少を図れる。特
に伝送路に光ファイバを用いた場合、上記効果はさらに
増加する。

また、送信側ステーションに入力されたステータス信号
Ｃが伝送データを紹込んだ伝送フレームと第７図に示す
ように時間的に重った場合、伝送路上においては、伝送
フレームが優先し、結果的に、上記ステータス信号Ｃは
伝送フレーム相互間の空き時間に伝送されることになる
。

したがって、伝送路を伝送フレームとステータス信号と
で共通に使用したとしても、データ伝送速度が低下した
シ、伝送効率が低下することはない。むしろ、伝送路の
利用効率が向上する。

づらに、受信時においては、伝送フレームとステータス
信号とが合成されたバイフェーズ入力信号をデコーダ３
７にて、元の伝送７レームとステータス信号とに完全に
分離しているので、伝送フレーム中にステータス信号の
影響が現われることはない。したがって、良好な伝送゛
状態を維持できる。

第８図（ａ）、（ｂ）は本発明の他の実施例に係るデー
タ伝送システムを示す概略構成図である。

この実施例においては、通信ステーションをリピータ６
７　＆、　６　Ｊ　ｂとして用いている。すなわち、各
ピータ６１ａ、６１ｂには伝送路６２ａ、６２ｂおよび
ステータス線６３ａ。

６３ｂを介してそれぞれ第１図で示した従来のステーシ
ョン６４が複数台接続されている。そして、リピータ６
７ａ、６１ｂ間には１本の伝送路６５が接続されている
。この場合、各ステーション６４および伝送路６．９ａ
、６３ｂのシステム状態を示すステータス信号を伝送す
るステータス線６３ａ、６．９ｂはリピータ６１ａ。

６１ｂ内において、第３図における出力ポート４２へ入
力されると共に、トランジスタ６６のコレクタに接続さ
れている。このトランジスタ６６は同じく第３図におけ
る７リツグ７０ツ１゜回路４８のＱ端子に接続されてい
る。また、伝送路６２ａ、６２ｂはドライバー６７およ
びレシーバ−６８を介して第３図におけるエンコーダ３
６およびデコーダ３７に接続されている。

、このように構成されたデータ伝送システムにおいて、
−各ステータス線６３ａ、６３ｂからリピータ６１ａ、
６１ｂへ入力されるステータス信号は、このリピータ６
Ｊａ、６１ｂによって、伝送路６５へ伝送路６２ａ、６
２ｂからのデータの空時間に送出し、受信側のリピータ
６１ａ、６１ｂで検出し、再びステータス線６３ａ。

６３ｂへ送出することができる。したがって、リピータ
６１ａ、６Ｊｂ間に別途ステータス線を配線する必要が
ないので、前述の実施例と同様の効果を得ることができ
る。

なお、本発明は上述した実施例に限定されるものではな
い。実施例では、エンコーダ３６；伝送路へ送出する信
号なＮＲＺ信号からバイ７エーズ（Ｂ−Ｆ）信号へ変換
したが、ＮＲ２信号からクロック成分を重畳させること
ができるマンチェスタ信号、ＡＭＩ信号等に変換しても
同様の作用効果を得ることが可能である。

〔発明の効果〕

以上説明したように本発明によれば、各通信ステーショ
ン、伝送路等のシステムの状態を示すステータス信号を
上記各通信ステーション間で授受されるデータを組込ん
だ伝送フレーム相互間に挿入して伝送路へ送出し、受信
側の通信ステーションで上記ステータス信号を分離検出
している。したがって、データ伝送速度、伝送効率を低
下はせることなく、伝送路の他に用いていたステータス
信号線等の各種信号線を除去することができ、配線費を
低減で微、システム全体の製造費の減少を図ることがで
歎る。

【図面の簡単な説明】

第１図および第２図は従来のデータ伝送システムを示す
概略構成図、第３図は本発明の一実施例に係るデータ伝
送システムの各通信ステーションの伝送路とのインター
フェース部分を示すブロック図、第４図（ａ）　、　（
ｂ）は同伝送システムに用いる伝送フレームの構成図、
第５図および第６図は同伝送システムに用いる信号変換
を説明するための説明図、第７図は同伝送システムの動
作を示すタイムチャート図、第８図（ａ）は本発明の他
の実施例に係るデータ伝送システムを示す概略構成図、
第８図（ｂ）は同伝送システムの要部を示すブロック図
である。Ｊ　、　ｓ　、　６２ａ　、　６２　ｂ　、　６ｓ−・
・伝送路、２・・・ＢＵＳＹステータス線、３・・・監
視ステーション、４・・・子ステーション、６・・・専
用リクエスト線、７・・・共通リクエスト線、３１・・
・マイクロプロセッサ（ＣＰＵ）、３ｓ・・・ＨＤＬＣ
コントローラ、３６・・・エンコーダ、３７・・・デコ
ーダ、３８・・・制御回路、４４．（５・・・光フアイ
バーケーブル（伝送路）、４７・・・ＩＤＬＥビットカ
ウント回路、４８・・・フリツプフロツプ回路、６）ｔ
Ｌ。６１ｂ・・・リピータ、６３ａ、６３ｂ・・・ステータ
ス線、６４・・・ステーション。出願人代理人　弁理士　鈴　江　武　彦　〜第４図（ａ）（ｂ）第５図第６図

Claims

【特許請求の範囲】

複数の通信ステーションを伝送路にて接続し、前記各通
信ステーション間で授受されるデータをＨＤＬＣに規格
された伝送フレームに組込んで前記伝送路を介して伝送
するデータ伝送システムにおいて、前記各通信ステーシ
ョンは、送信時に前記伝送路へ送出する前記伝送フレー
ム相互間に、このシステムの状態に対応して連続する１
“のビット数が異る値に設定されてなるステータス信号
を間欠的に挿入する手段と、受信時に前記伝送路から入
力された入力信号から前記伝送フレームのみを検出する
第１の検出手段と、受信時に前記入力信号から前記ステ
ータス信号のみを検出する第２の検出手段と、この第２
の検出手段にて検出された前記ステータス信号の連続し
たｖ′１　“のビット数をカウントし、このカウント値
に基づいて前記システムの状態を判定する手段とを備え
てなることを特徴とするデータ伝送システム。