KR0165082B1 - 전전자 교환기의 프로세서 모듈간 데이타 송수신 방법 및 그 장치 - Google Patents

Abstract

본 발명은 전전자 교환기의 프로세서 모듈간 데이타 송수신방법 및 그 장치에 관한 것으로, 버스점유를 알리는 비트 스트림의 인지에 의해 데이타를 송수신하므로 오버헤드의 발생이 없이 데이타 송수신을 고속으로 할 수 있으며, 모듈간 별도의 버스 구성장치가 필요치 않아 소규모의 프로세서 모듈 접속시 경제적으로 데이타 송수신을 할 수 있다.

Description

전전자 교환기의 프로세서 모듈간 데이타 송수신 방법 및 그 장치

제1도는 링(ring) 형태로 결선된 프로세서 모듈간의 데이타 송수신 방식을 도시한 도면.

제2도는 종래 프로세서 모듈의 데이타 송수신 장치 구성도.

제3도는 본 발명에 따른 프로세서 모듈간 데이타 송수신 방식을 설명하기 위한 도면.

제4도는 본 발명에 따른 프로세서 모듈의 데이타 송수신 장치 구성도.

제5도는 제4도에 도시된 데이타 송수신장치의 동작 흐름도.

* 도면의 주요부분에 대한 부호의 설명

10 : 버스점유 제어부 11 : SIO

12 : DMA 13 : RAM

14 : CPU 15, 16 : 버퍼

30, 31 : 송수신부 32, 33 : 버퍼

34, 35 : 제어부 36~39 : 버퍼

본 발명은 전전자 교환기의 프로세서 모듈간 통신 방식에 관한 것으로, 특히 링(ring) 형태로 결선된 프로세서 모듈간에 데이타를 고속으로 송수신하도록한 전전자 교환기의 프로세서 모듈간 데이타 송수신 방법 및 그 장치에 관한 것이다.

일반적으로 제1도에 도시된 바와 같이 링 형태로 결선된 프로세서 모듈(M0~M4)간에 데이타를 송수신하는 경우 각 프로세서 모듈(M0~M4)은 자신에게 인접한 프로세서 모듈측과 데이타를 송수신함으로써 원하는 목적지의 프로세서 모듈에 대하여 순환적으로 데이타를 송수신한다. 예를들어, 프로세서 모듈(M0)이 프로세서 모듈(M2) 측으로 데이타를 송신하는 경우 2개의 경로를 통해 송신할 수 있는데, 프로세서 모듈(M1)을 통해 프로세서 모듈(M2) 측으로 송신하는 경로와, 프로세서 모듈(M4)과 프로세서 모듈(M3)을 통해 프로세서 모듈(M2) 측으로 송신하는 경로를 사용할 수 있다.

종래에는 링 형태로 결선된 프로세서 모듈간에 데이타를 송수신하는 경우 각 프로세서 모듈은 제1도에 도시된 바와 같은 데이타 송수신장치를 이용하였다. 제1도에 도시된 종래 프로세서 모듈의 데이타 송수신장치는 버스점유 제어부(10), SIO(Serial Input Output ; 11), DMA(Direct Memory Access ;12), RAM(13) 및 CPU(14)를 구비하여 이루어진다. 통신버스 (CB1)로 부터 공급된 지정번호가 자신의 지정번호이면 CPU(14) 측으로 수신메세지를 출력함과 동시에 버퍼(15) 측으로 제어신호를 출력한다. 이때, 버퍼(15)는 통신버스(CB1)로 부터 공급된 데이타를 SIO(11) 측으로 출력하고, SIO(11)는 버퍼(15)로 부터 공급된 데이타를 DMA(12)의 제어에 의해 RAM (13)측에 출력하며, CPU(14)는 RAM(13)의 데이타를 읽어들여 주프로세서 통신버스를 통해 주프로세서 측으로 출력한다. 통신버스(CB1) 측으로 데이타를 송신하는 경우, 버스점유 제어부(10)는 통신버스(CB1) 측으로 버스점유 신호를 출력함과 동시에 버퍼(16) 측으로 제어신호를 출력하고, SIO(11)는 DMA(12)에 의해 RAM(13)으로 부터 공급된 데이타를 버퍼(16)를 통해 통신버스(CB1) 측으로 출력한다.

이와 같은 종래 프로세서 모듈의 데이타 송수신장치는 SIO(11)를 통하여 데이타를 송수신하기 때문에 데이타 송수신이 빈번한 경우 오버헤드가 발생하여 대기시간이 길어지게 되어 데이타 송수신 속도가 저하되고 모듈수에 관계없이 모듈간 별도의 버스구성장치가 소요되어 경제성이 저하되는 문제점이 있다.

본 발명은 전술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 링 형태로 결선된 프로세서 모듈간에 데이타를 고속으로 송수신함과 동시에 경제적인 버스구성을 하도록 한 전전자 교환기의 프로세서 모듈간 데이타 송수신방법 및 그 장치를 제공하는데 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명의 특징은, 다수의 프로세서 모듈을 링 형태로 결선하여 상기 프로세서 모듈간에 데이타를 직렬고 송수신하도록 하는 프로세서 모듈간 데이타 송수신 방법에 있어서, 각 프로세서 모듈이 통신버스로 부터 공급되는 프레임을 감시하여 상기 프레임의 헤드를 감지하는 제1과정, 상기 헤드의 목적지 주소가 자신의 주소와 일치하는 지의 여부를 판단하는 제2과정, 상기 제2과정에서 목적지 주소가 자신의 주소와 일치하면 상기 프레임의 데이타를 수신하여 저장하는 제3과정, 상기 제3과정 수행후 상기 프레임의 종료플레그를 감지하면 통신버스로 부터의 프레임을 감시하여 비트 스트림형태의 점유해제 메세지가 수신되는 경우 송신할 데이타가 있는지의 여부를 확인하는 제4과정 및, 상기 제4과정에서 송신할 데이타가 있으면 통신버스를 통해 인접 프로세서 모듈 측으로 전송한 수 자신의 점유해제메세지를 비트 스트림 형태로 전송하는 제5과정을 포함하는데 있다.

또한, 본 발명의 다른 특징은, 다수의 프로세서 모듈을 링 형태로 결선하여 상기 프로세서 모듈간에 데이타를 직렬로 송수신하도록 하는 프로세서 모듈간 데이타 송수신 장치에 있어서, 다수의 제어신호를 출력하는 제1 제어부, 상기 제1 제어부로 부터의 제어신호에 따라 주프로세서에 대해서 데이타를 입출력하는 제1 버퍼, 제1 통신버스를 통해 자신의 목적지 주소가 공급되면 상기 제1 버스로 부터 공급된 데이타를 상기 제1 버퍼 측으로 출력하고 상기 제1 제어부로 부터 송신요구신호가 공급되면 상기 제1 버퍼로 부터 공급된 데이타를 상기 제1 통신버스측으로 전송하는 제1 송수신부, 다수의 제어신호를 출력하는 제2 제어부, 상기 제2 제어부로 부터의 제어신호에 따라 상기 주프로세서에 대하여 데이타를 입출력하는 제2 버퍼, 제2 통신버스를 통해 자신의 목적지 주소가 공급되면 상기 제2 통신버스로 부터 공급된 데이타를 상기 제2 버퍼 측으로 출력하고 상기 제2 제어부로 부터 송신요구 신호가 공급되면 상기 제2 버퍼로 부터 공급된 데이타를 상기 제2 통신버스 측으로 전송하는 제2 송수신부, 상기 제1 제어부로 부터 공급된 제어신호에 따라 상기 제1 통신버스의 데이타 전달을 제어하는 제3 버퍼, 상기 제1 제어부로 부터 공급된 제어신호에 따라 상기 제1 및 제2 통신버스의 궤환경로를 형성하는 제4 버퍼, 상기 제2 제어부로 부터 공급된 제어신호에 따라 상기 제2 통신버스의 데이타 전달을 제어하는 제5 버퍼 및, 상기 제2 제어부로 부터 공급된 제어신호에 따라 상기 제1 및 제2 통신버스의 궤환경로를 형성하는 제6 버퍼를 구비하는데 있다.

이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

제3도는 본 발명에 따른 프로세서 모듈간 데이타 송수신 방식을 설명하기 위한 도면이고, 제4도는 본 발명에 따른 프로세서 모듈의 데이타 송수신장치 구성도이며, 제5도는 제4도에 도시된 데이타 송수신 장치의 동작 흐름도이다.

본 발명에서는 제1도와 같이 다수의 프로세서 모듈(M0~M4)이 링형태로 통신버스가 결선되는 경우 모든 프로세서 모듈(M0~M4)은 자신의 전단에 위치한 프로세서 모듈에서 공급되는 버스 해제를 표시하는 비트 스트링(bit stream)의 인식에 의해 통신버스에 전송할 데이타를 전송한다. 각 프로세서 모듈(M0~M4)은 비트 스트림이 전단으로 부터 공급되지 않을 때 데이타를 직렬로 송신하는데, 데이타 송신후에는 반드시 버스점유 해제를 나타내는 비트스트림을 전송한다. 예를 들어, 프로세서 모듈(M0~M4) 모두가 전송할 데이타가 없는 경우에는 제3도의 (a)와 같이 점유해제 메세지를 비트 스트림(bit stream) 형태로 통신버스측에 출력하며, 프로세서 모듈(M0~M4)이 점유해제를 나타내는 비트 스트림을 보내는 상태에서 프로세서 모듈(M4)이 전송할 데이타가 있는 경우 제3도의 (b)와 같이 프로세서 모듈(M4)은 통신버스 측에 데이타를 직렬로 전송한다. 프로세서 모듈(M4)이 데이타 송신을 종료하여 점유해제 메세지를 비트 스트림 형태로 통신버스 측에 출력한 후 다른 프로세서 모듈이 버스 점유를 하지 않은 상태에서 프로세서 모듈(M1)이 전송할 데이타가 있는 경우 제3도의 (c)와 같이 프로세서 모듈(M1)은 통신버스 측에 데이타를 직렬로 전송한다.

각 프로세서 모듈의 데이타 송수시장치(50)는 제4도에 도시된 바와 같이 송수신부(30, 31), 버퍼(32, 33), 제어부(34, 35) 및 버퍼(36~39)를 구비하여 이루어 진다. 송수신부(30)는 인접 프로세서 모듈로부터 통신버스를 통해 공급되는 비트 스트림 형태의 버스점유 해제 메세지를 제어부(34) 측으로 출력하고, 통신버스로 부터 공급된 목적지 주소가 자신의 주소와 일치하면 제어부(34) 측으로 수신요구 신호를 출력함과 동시에 통신버스로 부터의 데이타를 버퍼(32) 측으로 출력하고, 통신버스로 부터의 목적지 주소가 자신의 주소와 일치하지 않으면 통신버스로 부터의 데이타를 제어부(34)로 부터 공급된 클럭에 따라 통신버스 측으로 통과시키며, 제어부(34)로 부터 송신요구신호가 있는 경우 버퍼(32)로 부터 공급된 데이타를 통신버스 측으로 출력하고 제어부(34)로 부터 송신요구 신호가 없는 경우 비트 스트림 형태의 버스점유 해제 메세지를 통신버스 측으로 출력한다. 제어부(34)는 송수신부(30)로 부터 버스점유 해제 메세지가 공급될때 송신할 데이타가 있는 경우 송수신부(30) 측으로 송신요구 신호를 출력함과 동시에 버퍼(32)를 제어하여 주 프로세서로 부터의 데이타를 송수신부(30) 측으로 출력하고, 송수신부(30)로 부터 수신요구 신호가 공급될 때 버퍼(32)를 제어하여 송수신부(30)로 부터의 데이타를 주 프로세서 측으로 출력하며, 송수신부(30) 측으로 동작클럭을 공급한다.

송수신부(31)는 인접 프로세서 모듈로 부터 통신버스를 통해 공급되는 비트 스트림 형태의 버스점유 해제 메세지를 제어부(35) 측으로 출력하고, 통신버스로 부터 공급된 목적지 주소가 자신의 주소와 일치하면 제어부(35) 측으로 수신요구 신호를 출력함과 동시에 통신버스로 부터의 데이타를 버퍼(33) 측으로 출력하고, 통신버스로 부터의 목적지 주소가 자신의 주소와 일치하지 않으면 통신버스로 부터의 데이타를 제어부(35)로 부터 공급된 클럭에 따라 통신버스 측으로 통과시키며, 제어부(35)로 부터 송신요구신호가 있는 경우 버퍼(33)로 부터 공급된 데이타를 통신버스 측으로 출력하고 제어부(35)로 부터 송신요구 신호가 없는 경우 비트스트림 형태의 버스점유 해제 메세지를 통신버스 측으로 출력한다. 제어부(35)는 송수신부(31)로 부터 버스점유 해제 메세지가 공급될 때 송신할 데이타가 있는 경우 송수신부(31) 측으로 송신요구 신호를 출력함과 동시에 버퍼(33)를 제어한여 주 프로세서로 부터의 데이타를 송수신부(31) 측으로 출력하고, 송수신부(31)로 부터 수신요구 신호가 공급될 때 버퍼(33)를 제어하여 송수신부(31)로 부터의 데이타를 주 프로세서 측으로 출력하며, 송수신부(31) 측으로 동작클럭을 공급한다. 버퍼(36, 37)는 제어부(34)의 제어에 따라 동작하고 버퍼(38, 39)는 제어부(35)의 제어에 따라 동작하는데, 이들 버퍼(36~39)는 궤한 경로를 형성하여 통신버스에 대한 양방향 통신을 가능하게 한다.

각 프로세서 모듈의 데이타 송수신 장치(50)는 제5도에 도시된 순서로 데이타 송수신한다. 먼저, 송수신부(30, 31)가 통신버스로 부터 공급되는 프레임을 감시하여(스텝61), 프레임 헤드 부분이 감지되면(스텝62), 프레임 헤드의 목적지 주소가 자신의 주소인지의 여부를 판단한다(스텝63). 스텝63에서 송수신부(30, 31)는 목적지 주소가 자신의 주소와 일치하면 제어부(34, 35) 측으로 수신요구신호를 보내 제어부(34, 35)가 버퍼(32, 33)를 제어하게 함으로써 수신데이타를 주 프로세서측으로 출력하여 데이타를 저장시키고(스텝64), 종료 플레그를 감지하면(스텝65) 다시 통신버스로 부터의 프레임을 감시한다(스텝66). 스텝63에서 송수신부(30, 31)는 목적지 주소가 자신의 주소와 일치하지 않으면 프레임을 다른 인접 프로세서 모듈 측으로 전송하고 (스텝71) 스텝66으로 진행한다. 스텝66 이후 송수신부(30, 31)는 통신버스를 통해 공급되는 프레임의 비트 스트림이 인접 프로세서 모듈의 점유해제를 나타내면(스텝67), 제어부(34, 35)로 부터의 송신요구신호에 따라 송신할 데이타가 있는지의 여부를 판단한다(스텝68). 스텝68에서 송신할 데이타가 있는경우 송수신부(30, 31)는 주 프로세서로 부터 버퍼(32, 33)를 통해 공급되는 데이타를 통신버스를 통해 인접 프로세서 모듈 측으로 전송하고(스텝69), 데이타 전송완료후 인접 프로세서 모듈 측으로 점유해제를 알리는 비트 스트림을 전송한다(스텝70).

이상 설명한 바와 같이, 본 발명은 버스점유를 알리는 비트 스트림의 인지에 의해 데이타를 송수신하므로 오버헤드의 발생이 없이 데이타 송수신을 고속으로 할 수 있으며, 모듈간 별도의 버스 구성장치가 필요치 않아 소규모의 프로세어 모듈 접속시 경제적으로 데이타 송수신을 할 수 있다.

Claims (2)

1. 다수의 프로세서 모듈을 링 형태로 결선하여 상기 프로세서 모듈간에 데이타를 직렬로 송수신하도록 하는 프로세서 모듈간 데이타 송수신 방법에 있어서, 각 프로세서 모듈이 통신버스로부터 공급되는 프레임을 감시하여 상기 프레임의 헤드를 감지하는 제1과정, 상기 헤드의 목적지 주소가 자신의 주소와 일치하는 지의 여부를 판단하는 제2과정, 상기 제2과정에서 목적지 주소가 자신의 주소와 일치하면 상기 프레임의 데이타를 수신하여 저장하는 제3과정, 상기 제3과정 수행후 상기 프레임의 종료 플레그를 감지하면 통신버스로 부터의 프레임을 감시하여 비트 스트림 형태의 점유해제 메세지가 수신되는 경우 송신할 데이타가 있는지의 여부를 확인하는 제4과정 및, 상기 제4과정에서 송신할 데이타가 있으면 통신버스를 통해 인접 프로세서 모듈 측으로 전송한 수 자신의 점유해제 메세지를 비트 스트림 형태로 전송하는 제5과정을 포함하는 것을 특징으로 하는 전전자 교환기의 프로세서 모듈간 데이타 송수신 방법.
2. 다수의 프로세서 모듈을 링 형태로 결선하여 상기 프로세서 모듈간에 데이타를 직렬로 송수신하도록 하는 프로세서 모듈간 데이타송수신 장치에 있어서, 다수의 제어신호를 출력하는 제1 제어부(34), 상기 제1 제어수(34)로 부터의 제어신호에 따라 주프로세서에 대해서 데이타를 입출력하는 제1 버퍼(32), 제1 통신버스를 통해 자신의 목적지 주소가 공급되면 상기 제1 버스로 부터 공급된 데이타를 상기 제1 버퍼(32) 측으로 출력하고 상기 제1 제어부(34)로 부터 송신요구신호가 공급되면 상기 제1 버퍼(32)로 부터 공급된 데이타를 상기 제1 통신버스 측으로 전송하는 제1 송수신부(30), 다수의 제어신호를 출력하는 제2 제어부(35), 상기 제2 제어부(35)로 부터의 제어신호에 따라 상기 주프로세서에 대하여 데이타를 입출력하는 제2 버퍼(33), 제2 통신버스를 통해 자신의 목적지 주소가 공급되면 상기 제2 통신버스로 부터 공급된 데이타를 상기 제2 버퍼(33) 측으로 출력하고 상기 제2 제어부(35)로 부터 송신요구 신호가 공급되면 상기 제2 버퍼(33)로 부터 공급된 데이타를 상기 제2 통신버스 측으로 전송하는 제2 송수신부(31), 상기 제1 제어부(34)로 부터 공급된 제어신호에 따라 상기 제1 통신버스이 데이타 전달을 제어하는 제3 버퍼(36), 상기 제1 제어부(34)로 부터 공급된 제어신호에 따라 상기 제1 및 제2통신버스의 궤환경로를 형성하는 제4 버퍼(37), 상기 제2 제어부(35)로 부터 공급된 제어신호에 따라 상기 제2 통신버스의 데이타 전달을 제어하는 제5 버퍼(39) 및, 상기 제2 제어부 (35)로 부터 공급된 제어신호에 따라 상기 제1 및 제2 통신버스이 궤환경로를 형성하는 제6 버퍼(38)를 구비하는 것을 특징으로 하는 전전자교환기의 프로세서 모듈간 데이타 송수신 장치.