JPS61247141A - 中継機能を備えた時分割多重通信装置 - Google Patents
中継機能を備えた時分割多重通信装置Info
- Publication number
- JPS61247141A JPS61247141A JP60089531A JP8953185A JPS61247141A JP S61247141 A JPS61247141 A JP S61247141A JP 60089531 A JP60089531 A JP 60089531A JP 8953185 A JP8953185 A JP 8953185A JP S61247141 A JPS61247141 A JP S61247141A
- Authority
- JP
- Japan
- Prior art keywords
- relay
- time division
- terminal
- section
- digital communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/08—Intermediate station arrangements, e.g. for branching, for tapping-off
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、中継機能を備えた時分割多重通信装置の改良
に関する。
に関する。
（発明の技術的背景〕
従来、この種の装置として例えば第４図に示す如く、複
数（図では３回線）のデジタル通信回線１１．１２．１
３毎にそれぞれバッファおよびスイッチを有する多重化
中継制卸部２１，２２゜２３を設け、これらの多重化中
継制御部２１゜２２．２３の端末用バス３１，３２．３
３に端末インタフェース４１〜４４を介してファクシミ
リ装置等の端末装置５１〜５５を接続するとともに、上
記各多重化中継制御部２１，２２．２３相互間をそれぞ
れ中継用バス６ａ、６ｂで接続したものが知られている
。尚、７は上記各多重化中継制御部２１，２２．２３を
始めとする装置全体の動作を制御するシステム制御部で
ある。
数（図では３回線）のデジタル通信回線１１．１２．１
３毎にそれぞれバッファおよびスイッチを有する多重化
中継制卸部２１，２２゜２３を設け、これらの多重化中
継制御部２１゜２２．２３の端末用バス３１，３２．３
３に端末インタフェース４１〜４４を介してファクシミ
リ装置等の端末装置５１〜５５を接続するとともに、上
記各多重化中継制御部２１，２２．２３相互間をそれぞ
れ中継用バス６ａ、６ｂで接続したものが知られている
。尚、７は上記各多重化中継制御部２１，２２．２３を
始めとする装置全体の動作を制御するシステム制御部で
ある。
この様な構成において、例えばデジタル通信回線１１を
経て到来したフレーム中にデジタル通信回線１２への中
継を要求するチャネルが存在し、この中継要求がシステ
ム制御部７で検出されると、このシステム制御部７から
多重化中継制御部２１に対しバス切換指令が出力されて
スイッチが端末用バス３１から中継用バス６ａ側に切換
ねり、これにより多重化中継制御部２１で受信されたデ
ータが上記中継用バス６ａを介して多重化中継制御部２
２に転送される。そうするとこの多重化中継制御部２２
は、デジタル通信回線１２の送信タイミングが到来する
まで上記データをバッファに保持し、送信タイミングが
着た時点でデータをバッファから読み出してデジタル通
信回線１２へ送出する。以下、他のデジタル通信回線間
のデータの中継も同様に行なわれる。尚、各デジタル通
信回線１１〜１３は各々非同期に動作しているため同じ
デジタル通信回線相互間で中継要求が同時に発生する場
合もあるが、この場合は中継用バス６ａ。
経て到来したフレーム中にデジタル通信回線１２への中
継を要求するチャネルが存在し、この中継要求がシステ
ム制御部７で検出されると、このシステム制御部７から
多重化中継制御部２１に対しバス切換指令が出力されて
スイッチが端末用バス３１から中継用バス６ａ側に切換
ねり、これにより多重化中継制御部２１で受信されたデ
ータが上記中継用バス６ａを介して多重化中継制御部２
２に転送される。そうするとこの多重化中継制御部２２
は、デジタル通信回線１２の送信タイミングが到来する
まで上記データをバッファに保持し、送信タイミングが
着た時点でデータをバッファから読み出してデジタル通
信回線１２へ送出する。以下、他のデジタル通信回線間
のデータの中継も同様に行なわれる。尚、各デジタル通
信回線１１〜１３は各々非同期に動作しているため同じ
デジタル通信回線相互間で中継要求が同時に発生する場
合もあるが、この場合は中継用バス６ａ。
６ｂがそれぞれ起動されるので上記各方向のデータ中継
は独立して行なわれる。
は独立して行なわれる。
ところが、この様な従来の装置は、各多重化中継制御部
２１〜２３にそれぞれバス切換用のスイッチャバッファ
を設けなければならないため多重化中継制御部２１〜２
３個々の構成が複雑で大形化し、かつ各多重化中継制御
部２１〜２３相互間にそれぞれ中継用バス５ａ、５ｂを
施設するものであるため、デジタル通信回線を増設する
際に既存の全多重化中継制御部との間で新たに中継用バ
スを施設しなければならず、作業が大掛りになって容易
に増設を行なうことができない欠点があつた。
２１〜２３にそれぞれバス切換用のスイッチャバッファ
を設けなければならないため多重化中継制御部２１〜２
３個々の構成が複雑で大形化し、かつ各多重化中継制御
部２１〜２３相互間にそれぞれ中継用バス５ａ、５ｂを
施設するものであるため、デジタル通信回線を増設する
際に既存の全多重化中継制御部との間で新たに中継用バ
スを施設しなければならず、作業が大掛りになって容易
に増設を行なうことができない欠点があつた。
本発明は、各デジタル通信回線相互間のデータ中継を端
末用バスを利用して一括して行なえるようにし、これに
よりシステム拡張を容易に行ない得る中継機能を備えた
時分割多重通信装置を提供することを目的とする。
末用バスを利用して一括して行なえるようにし、これに
よりシステム拡張を容易に行ない得る中継機能を備えた
時分割多重通信装置を提供することを目的とする。
本発明は、上記目的を達成するために、各デジタル通信
回線毎に設けた時分割多重化部と端末インタフェースと
の間を接続する複数の端末用バスが各々接続される中継
部を設け、この中継部に中継データを一時保持するバッ
ファメモリと中継制御部とを設けて、この中継制御部に
より上記各時分割多重化部から端末用バスを経て送られ
る中継要求の検出およびこの中継要求検出時の上記バッ
フ７メモリに対する中継データの書込みまたは読出しを
各時分割多重化部毎に時分割で行なうようにしたもので
ある。
回線毎に設けた時分割多重化部と端末インタフェースと
の間を接続する複数の端末用バスが各々接続される中継
部を設け、この中継部に中継データを一時保持するバッ
ファメモリと中継制御部とを設けて、この中継制御部に
より上記各時分割多重化部から端末用バスを経て送られ
る中継要求の検出およびこの中継要求検出時の上記バッ
フ７メモリに対する中継データの書込みまたは読出しを
各時分割多重化部毎に時分割で行なうようにしたもので
ある。
第１図は本発明の一実施例における中継機能を備えた時
分割多重通信装置の概略構成図で、４本のデジタル通信
回線１１〜１４が接続された場合を示すものである。
分割多重通信装置の概略構成図で、４本のデジタル通信
回線１１〜１４が接続された場合を示すものである。
これらのデジタル通信回線１１〜１４には各々多重化部
８１〜８４が接続されている。これらの多重化部８１〜
８４は、それぞれシステム制御部９の指示により動作す
るもので、端末装置５１〜５４から送出されたデータを
時分割多重化してデジタル通信回線１１〜１４に送出す
るとともに、デジタル通信回線１１〜１４を経て到来し
た時分割多重化データをそれぞれ対応する端末用バス３
１〜３４に出力する。これらの端末用バス３１〜３４は
、それぞれ送信用グループと受信用グループとからなり
、これらのグループ毎にアドレスバスＡＢ、データバス
ＤＢ、リード信号線ＲＤおよびライト信号線ＷＲを有し
ている。またこれらの端末用バス３１〜３４には、複数
の端末装置５１〜５４毎に設けられた端末インタフェー
ス４１〜４４が選択的に任意に接続されており、これら
の端末インタフェース４１〜４４により端末用バス３１
〜３４と端末装置５１〜５４との間のデータの受は渡し
が行なわれる。
８１〜８４が接続されている。これらの多重化部８１〜
８４は、それぞれシステム制御部９の指示により動作す
るもので、端末装置５１〜５４から送出されたデータを
時分割多重化してデジタル通信回線１１〜１４に送出す
るとともに、デジタル通信回線１１〜１４を経て到来し
た時分割多重化データをそれぞれ対応する端末用バス３
１〜３４に出力する。これらの端末用バス３１〜３４は
、それぞれ送信用グループと受信用グループとからなり
、これらのグループ毎にアドレスバスＡＢ、データバス
ＤＢ、リード信号線ＲＤおよびライト信号線ＷＲを有し
ている。またこれらの端末用バス３１〜３４には、複数
の端末装置５１〜５４毎に設けられた端末インタフェー
ス４１〜４４が選択的に任意に接続されており、これら
の端末インタフェース４１〜４４により端末用バス３１
〜３４と端末装置５１〜５４との間のデータの受は渡し
が行なわれる。
ところで、上記各端末用バス３１〜３４はそれぞれ中継
部１００に接続されている。この中継部１００は、第２
図に示す如く中継データを記憶するバッファメモリ１０
１と、このバッファメモリ１０１と端末用バスのアドレ
スバスＡＢ１〜ＡＢ４およびデータバスＤＡＩ〜ＤＡ４
との間をゲート制御する入出力ゲート（Ｉｌｏ＞１０２
と、時分割制御部１０３と、中継要求検出部１０４とか
ら構成される。時分割制御部１０３は、各端末用バス３
１〜３４のリード信号線ＲＤおよびライト信号線ＷＲを
経て多重化部８１〜８４から到来するリード信号および
ライト信号に同期して、端末用バスの送信用グループお
よび受信用グループ毎にそれぞれ時分割制御信号群ＴＣ
，ＲＣを発生するとともに、バッファメモリ１０１に対
しメモリリード信号ＭＲＤ、メモリライト信号ＭＷＲを
発生する。中継要求検出部１０４は、上記時分割制御信
号群ＴＣ，ＲＣにより指定されたタイミングで、各端末
バス３１〜３４の各アドレスバスＡＢ１〜ＡＢ４の内容
をそれぞれラッチし、これにより上記アドレスバスＡＢ
Ｉ〜ＡＢ４の内容が中継部１００を指定するためのアド
レスであるか否か、つまり中継要求でめるか否かを判定
するもので、中継要求の検出時に前記入出力ゲート１０
２に対しゲートを開成させるためのゲート制御信号を出
力する。
部１００に接続されている。この中継部１００は、第２
図に示す如く中継データを記憶するバッファメモリ１０
１と、このバッファメモリ１０１と端末用バスのアドレ
スバスＡＢ１〜ＡＢ４およびデータバスＤＡＩ〜ＤＡ４
との間をゲート制御する入出力ゲート（Ｉｌｏ＞１０２
と、時分割制御部１０３と、中継要求検出部１０４とか
ら構成される。時分割制御部１０３は、各端末用バス３
１〜３４のリード信号線ＲＤおよびライト信号線ＷＲを
経て多重化部８１〜８４から到来するリード信号および
ライト信号に同期して、端末用バスの送信用グループお
よび受信用グループ毎にそれぞれ時分割制御信号群ＴＣ
，ＲＣを発生するとともに、バッファメモリ１０１に対
しメモリリード信号ＭＲＤ、メモリライト信号ＭＷＲを
発生する。中継要求検出部１０４は、上記時分割制御信
号群ＴＣ，ＲＣにより指定されたタイミングで、各端末
バス３１〜３４の各アドレスバスＡＢ１〜ＡＢ４の内容
をそれぞれラッチし、これにより上記アドレスバスＡＢ
Ｉ〜ＡＢ４の内容が中継部１００を指定するためのアド
レスであるか否か、つまり中継要求でめるか否かを判定
するもので、中継要求の検出時に前記入出力ゲート１０
２に対しゲートを開成させるためのゲート制御信号を出
力する。
この様な構成であるから、中継部１００の時分割制御部
１０３は、多重化部８１〜８４から到来するライト信号
およびリード信号に同期して、端末用バス３１〜３４の
受信用グループおよび送信用グループ別に例えば第３図
に示す如く時分割制御信号ＲＣ１〜ＲＣ４およびＴＣ１
〜ＴＣ４をそれぞれ出力する。この結果、中継要求検出
部１０４は各端末用バス３１〜３４のアドレスバスＡＢ
１〜ＡＢ４の内容を上記時分割制御信号ＲＣ１〜ＲＣ４
およびＴＯ１〜ＴＣ４で指定された有効期間にそれぞれ
ラッチし、このラッチしたアドレスが中継要求を表わす
ものであるか否かを判定する。尚、この中継要求の判定
は各アドレスバスＡＢ１〜ＡＢ４とも有効期間の前半で
行なわれる。
１０３は、多重化部８１〜８４から到来するライト信号
およびリード信号に同期して、端末用バス３１〜３４の
受信用グループおよび送信用グループ別に例えば第３図
に示す如く時分割制御信号ＲＣ１〜ＲＣ４およびＴＣ１
〜ＴＣ４をそれぞれ出力する。この結果、中継要求検出
部１０４は各端末用バス３１〜３４のアドレスバスＡＢ
１〜ＡＢ４の内容を上記時分割制御信号ＲＣ１〜ＲＣ４
およびＴＯ１〜ＴＣ４で指定された有効期間にそれぞれ
ラッチし、このラッチしたアドレスが中継要求を表わす
ものであるか否かを判定する。尚、この中継要求の判定
は各アドレスバスＡＢ１〜ＡＢ４とも有効期間の前半で
行なわれる。
一方、上記時分割制御部１０３は上記各時分割制御信号
ＲＣ１〜ＲＣ４およびＴＣ１〜ＴＣ４とともに、バッフ
ァメモリ１０１に対しメモリライト信号ＭＷＲおよびメ
モリリード信号ＭＲＤそれぞれ発生する。このとき、こ
れらの信号ＭＷＲ。
ＲＣ１〜ＲＣ４およびＴＣ１〜ＴＣ４とともに、バッフ
ァメモリ１０１に対しメモリライト信号ＭＷＲおよびメ
モリリード信号ＭＲＤそれぞれ発生する。このとき、こ
れらの信号ＭＷＲ。
ＭＲＤの書込みおよび読出し可能期間は（（Ｌ １ルベ
ルの期間であり、この“Ｌ″レベル期間は第３図の斜線
部分に示すようにそれぞれ上記各時分割制御信号ＲＣ１
〜ＲＣ４，ＴＣＩ〜ＴＣ４の有効期間の後半となるよう
に設定されている。このため、バッフ１メモリ１０１は
各端末用バス３１で３４毎に設定された有効期間の後半
にそれぞれ書込みまたは読出し動作が可能となり、した
がって中継要求検出部１０４における中継要求の検出、
動作とは競合せずに独立して行なわれる。また上記各時
分割制御信号ＲＣ１〜ＲＣ４，ＴＯ１〜ＴＣ４により指
定される有効期間およびメモリライト信号ＭＷＲ，メモ
リリード信号ＭＲＤにより指定される書込みまたは読出
し動作の可能期間は、それぞれ上記有効期間が１／２だ
けずれた状態に設定されている。したがってバッファメ
モリ１０１では、端末用バス３１〜３４の受信用グルー
プおよび送信用グループのデータの書込みおよび読出し
がそれぞれ独立して行なわれる。
ルの期間であり、この“Ｌ″レベル期間は第３図の斜線
部分に示すようにそれぞれ上記各時分割制御信号ＲＣ１
〜ＲＣ４，ＴＣＩ〜ＴＣ４の有効期間の後半となるよう
に設定されている。このため、バッフ１メモリ１０１は
各端末用バス３１で３４毎に設定された有効期間の後半
にそれぞれ書込みまたは読出し動作が可能となり、した
がって中継要求検出部１０４における中継要求の検出、
動作とは競合せずに独立して行なわれる。また上記各時
分割制御信号ＲＣ１〜ＲＣ４，ＴＯ１〜ＴＣ４により指
定される有効期間およびメモリライト信号ＭＷＲ，メモ
リリード信号ＭＲＤにより指定される書込みまたは読出
し動作の可能期間は、それぞれ上記有効期間が１／２だ
けずれた状態に設定されている。したがってバッファメ
モリ１０１では、端末用バス３１〜３４の受信用グルー
プおよび送信用グループのデータの書込みおよび読出し
がそれぞれ独立して行なわれる。
゛例えば、いまデジタル通信回線１４に中継データが着
信し、端末用バス３４の受信用グループのアドレスバス
ＡＢ４に中継要求が挿入されたとすると、この中継要求
は中継要求検出部１０４により時分割制御部＠ＲＣ４の
有効期間の前半にて検出される。そしてこの中継要求が
検出されると、中継要求検出部１０４から上記時分割制
御信号ＲＣ４で指定された有効期間の後半に入出力ゲー
ト１０２に対しゲート信号が出力されてゲートが開成状
態となり、また同期間にバッファメモリ１０１が時分割
制御部１０３から出力されるメモリライト信号ＭＷＲに
より書込み動作可能な状態となる。このためバッフ７メ
モリ１０１には、上記端末用バス３４の受信用グループ
のデータバスＤＢ４を経て送られた中継データが上記時
分割制御信号ＲＣ４の後半（斜線に示す期間）に供給さ
れ記憶される。尚、第３図ＭＤＢのＷ４はこのときのメ
モリデータバス上の中継データの転送タイミングを示す
ものである。
信し、端末用バス３４の受信用グループのアドレスバス
ＡＢ４に中継要求が挿入されたとすると、この中継要求
は中継要求検出部１０４により時分割制御部＠ＲＣ４の
有効期間の前半にて検出される。そしてこの中継要求が
検出されると、中継要求検出部１０４から上記時分割制
御信号ＲＣ４で指定された有効期間の後半に入出力ゲー
ト１０２に対しゲート信号が出力されてゲートが開成状
態となり、また同期間にバッファメモリ１０１が時分割
制御部１０３から出力されるメモリライト信号ＭＷＲに
より書込み動作可能な状態となる。このためバッフ７メ
モリ１０１には、上記端末用バス３４の受信用グループ
のデータバスＤＢ４を経て送られた中継データが上記時
分割制御信号ＲＣ４の後半（斜線に示す期間）に供給さ
れ記憶される。尚、第３図ＭＤＢのＷ４はこのときのメ
モリデータバス上の中継データの転送タイミングを示す
ものである。
一方上記中継データＷ４がデジタル通信回線１１へ送出
するものでめる場合には、多重化部８１から端末用バス
３１の送信用グループのアドレスバスＡＢＩを経て中継
要求が送られ、この中継要求は時分割制御部＠ＴＣ１の
有効期間に中継要求検出部１０４で検出される。そうす
ると、上記時分割制御部＠ＴＣ１の有効期間の後半（斜
線期間）に中継要求検出部１０４から入出力ゲート１０
２に対しゲート信号が出力されてゲートが開成状態とな
り、またバッファメモリ１０１はこのときメモリリード
信号ＭＲＤにより読出し動作可能状態となるので、この
期間にバッファメモリ１０１に記憶されていた上記デジ
タル通信回線１４からの中継データが第３図のＲ１に示
す如くメモリデータバスＭＤＢを介しで読み出され多重
化部８１に送られる。そしてこの多重化部８１からデジ
タル通信回線１１に送信される。以後同様に、中継部１
００では多重化部８４からの中継要求が到来している限
り、つまり１チヤネルの期間中、時分割制御部１０３で
指定された有効期間にバッファメモリ１０１に対する中
継データの書込みおよび読出しが繰返し行なわれ、これ
によりデジタル通信回線１４から１１への１チャネル分
のデータの中継動作がなされる。
するものでめる場合には、多重化部８１から端末用バス
３１の送信用グループのアドレスバスＡＢＩを経て中継
要求が送られ、この中継要求は時分割制御部＠ＴＣ１の
有効期間に中継要求検出部１０４で検出される。そうす
ると、上記時分割制御部＠ＴＣ１の有効期間の後半（斜
線期間）に中継要求検出部１０４から入出力ゲート１０
２に対しゲート信号が出力されてゲートが開成状態とな
り、またバッファメモリ１０１はこのときメモリリード
信号ＭＲＤにより読出し動作可能状態となるので、この
期間にバッファメモリ１０１に記憶されていた上記デジ
タル通信回線１４からの中継データが第３図のＲ１に示
す如くメモリデータバスＭＤＢを介しで読み出され多重
化部８１に送られる。そしてこの多重化部８１からデジ
タル通信回線１１に送信される。以後同様に、中継部１
００では多重化部８４からの中継要求が到来している限
り、つまり１チヤネルの期間中、時分割制御部１０３で
指定された有効期間にバッファメモリ１０１に対する中
継データの書込みおよび読出しが繰返し行なわれ、これ
によりデジタル通信回線１４から１１への１チャネル分
のデータの中継動作がなされる。
また、他のデジタル通信回線相互間のデータの中継動作
も、時分割制御部１０３で指定された有効期間に中継要
求の検出およびバッファメモリ１０１に対するデータの
書込みと読出し動作とを行なうことにより、同様に行な
われる。
も、時分割制御部１０３で指定された有効期間に中継要
求の検出およびバッファメモリ１０１に対するデータの
書込みと読出し動作とを行なうことにより、同様に行な
われる。
このように本実施例であれば、各端末用バス３１〜３４
を接続した中継部１００８設け、この中継部１００によ
り一括して各デジタル通信回線１１〜１４相互間のデー
タの中継を行なうようにしたので、中継用のバッフ７メ
モリは中継部１００に設ければよく各多重化部８１〜８
４には設ける必要がなくなるので、各多重化部８１〜８
４の構成を簡単化することができ、これによりシステム
構成を大幅に簡単化することができる。
を接続した中継部１００８設け、この中継部１００によ
り一括して各デジタル通信回線１１〜１４相互間のデー
タの中継を行なうようにしたので、中継用のバッフ７メ
モリは中継部１００に設ければよく各多重化部８１〜８
４には設ける必要がなくなるので、各多重化部８１〜８
４の構成を簡単化することができ、これによりシステム
構成を大幅に簡単化することができる。
またデジタル通信回線を増設する際には、中継部１００
に新たな端末用バスを引込とともに中継部１００内で時
分割制御信号の変更を行なうだけで済むので、各多重化
中継部相互間のバス接続を行なう必要がある従来に比べ
て増設作業を非常に簡単に行なうことができ、システム
拡張要求に容易に対応することができる。ざらに、中継
部１００における中継要求の検出とバッファメモリ１０
１への中継データの書込みおよび読出し動作とを各端末
用バス３１〜３４毎に時分割で行なうようにし、しかも
端末用バス３１〜３４の送信用グループおよび受信用グ
ループの各有効期間を相互に１／２だ【プずらして設定
し、一方のグループが中継要求の検出を行なっている期
間に他方のグループがバッファメモリ１０１に対する中
継データの書込みまたは読出動作を行なうようにしたの
で、バッフ１メモリ１０１を最も効率良くアクセスする
ことができ、これにより中継動作を極めて少ない待ち時
間で高速に行なうことができる。
に新たな端末用バスを引込とともに中継部１００内で時
分割制御信号の変更を行なうだけで済むので、各多重化
中継部相互間のバス接続を行なう必要がある従来に比べ
て増設作業を非常に簡単に行なうことができ、システム
拡張要求に容易に対応することができる。ざらに、中継
部１００における中継要求の検出とバッファメモリ１０
１への中継データの書込みおよび読出し動作とを各端末
用バス３１〜３４毎に時分割で行なうようにし、しかも
端末用バス３１〜３４の送信用グループおよび受信用グ
ループの各有効期間を相互に１／２だ【プずらして設定
し、一方のグループが中継要求の検出を行なっている期
間に他方のグループがバッファメモリ１０１に対する中
継データの書込みまたは読出動作を行なうようにしたの
で、バッフ１メモリ１０１を最も効率良くアクセスする
ことができ、これにより中継動作を極めて少ない待ち時
間で高速に行なうことができる。
尚、本発明は上記実施例に限定されるものではない。例
えば、上記実施例ではデジタル通信回線が４回線の場合
を例にとって説明したが、５回線以上でも何等変わるこ
となく適用できる。その他、各端末用バスに対する端末
装置の接続数や中継部の構成、各デジタル通信回線に対
する有効期間の割当てタイミング、各有効期間の長さ等
についても、本発明の要旨を逸脱しない範囲で種々変形
して実施できる。
えば、上記実施例ではデジタル通信回線が４回線の場合
を例にとって説明したが、５回線以上でも何等変わるこ
となく適用できる。その他、各端末用バスに対する端末
装置の接続数や中継部の構成、各デジタル通信回線に対
する有効期間の割当てタイミング、各有効期間の長さ等
についても、本発明の要旨を逸脱しない範囲で種々変形
して実施できる。
以上詳述したように本発明によれば、各デジタル通信回
線毎に設けた時分割多重化部と端末インタフェースとの
間を接続する複数の端末用バスが各々接続される中継部
を設け、この中継部に中継データを一時保持するバッフ
７メモリと中継制御部とを設けて、この中継制御部によ
り上記各時分割多重化部から端末用バスを経て送られる
中継要求の検出およびこの中継要求検出時の上記バッフ
ァメモリに対する中継データの書込みまたは読出しを各
時分割多重化部毎に時分割で行なうようにしたことによ
って、各デジタル通信回線相互間のデータ中継を端末用
バスを利用して一括して行なうことができ、これにより
システム拡張を容易に行ない得る中継機能を備えた時分
割多重通信装置を提供することができる。
線毎に設けた時分割多重化部と端末インタフェースとの
間を接続する複数の端末用バスが各々接続される中継部
を設け、この中継部に中継データを一時保持するバッフ
７メモリと中継制御部とを設けて、この中継制御部によ
り上記各時分割多重化部から端末用バスを経て送られる
中継要求の検出およびこの中継要求検出時の上記バッフ
ァメモリに対する中継データの書込みまたは読出しを各
時分割多重化部毎に時分割で行なうようにしたことによ
って、各デジタル通信回線相互間のデータ中継を端末用
バスを利用して一括して行なうことができ、これにより
システム拡張を容易に行ない得る中継機能を備えた時分
割多重通信装置を提供することができる。
第１図乃至第３図は本発明の一実施例における時分割多
重通信装置を説明するためのもので、第１図は同装置の
構成を示す回路ブロック図、第２図は要部である中継部
の構成を示す回路ブロック図、第３図は動作説明に使用
するタイミング図、第４図は従来の時分割多重通信装置
の構成を示す回路ブロック図である。 １１〜１４・・・デジタル通信回線、３１〜３４・・・
端末用バス、４１〜４４・・・端末インタフェース、５
１〜５４・・・端末装置、８１〜８４・・・多重化部、
９・・・システム制御部、１００・・・中継部、１０１
・・・バッファメモリ、１０２・・・入出力ゲート、１
０３・・・時分割制御部、１０４・・・中継要求検出部
、ＴＣＩ〜ＴＣ４・・・送信用グループの時分割制御信
号、ＲＣＩ〜ＲＣ４・・・受信用グループの時分割制御
信号、ＡＢ１〜ＡＢ４・・・アドレスバス、ＤＢＩ〜Ｄ
Ｂ４・・・データバス、ＷＲ・・・ライト信号線、ＲＤ
・・・リード信号線、ＭＷＲ・・・メモリライト信号、
ＭＲＤ・・・メモリリード信号、ＭＡＢ・・・メモリア
ドレスバス、ＭＤＢ・・・メモリデータバス。 出願人代理人 弁理士 鈴江武彦 第２図 第３図
重通信装置を説明するためのもので、第１図は同装置の
構成を示す回路ブロック図、第２図は要部である中継部
の構成を示す回路ブロック図、第３図は動作説明に使用
するタイミング図、第４図は従来の時分割多重通信装置
の構成を示す回路ブロック図である。 １１〜１４・・・デジタル通信回線、３１〜３４・・・
端末用バス、４１〜４４・・・端末インタフェース、５
１〜５４・・・端末装置、８１〜８４・・・多重化部、
９・・・システム制御部、１００・・・中継部、１０１
・・・バッファメモリ、１０２・・・入出力ゲート、１
０３・・・時分割制御部、１０４・・・中継要求検出部
、ＴＣＩ〜ＴＣ４・・・送信用グループの時分割制御信
号、ＲＣＩ〜ＲＣ４・・・受信用グループの時分割制御
信号、ＡＢ１〜ＡＢ４・・・アドレスバス、ＤＢＩ〜Ｄ
Ｂ４・・・データバス、ＷＲ・・・ライト信号線、ＲＤ
・・・リード信号線、ＭＷＲ・・・メモリライト信号、
ＭＲＤ・・・メモリリード信号、ＭＡＢ・・・メモリア
ドレスバス、ＭＤＢ・・・メモリデータバス。 出願人代理人 弁理士 鈴江武彦 第２図 第３図
Claims (3)
- （１）複数のデジタル通信回線に各々対応して設けられ
た時分割多重化部と、これらの時分割多重化部に端末用
バスを介して選択的に接続され時分割多重化部と端末装
置との間のデータの受渡しを行なう端末インタフェース
と、前記各端末用バスがそれぞれ接続される中継部とを
備え、この中継部は、前記各時分割多重化部からの中継
データを一時保持するバッファメモリと、前記各時分割
多重化部からの中継要求の検出およびこの中継要求検出
時の前記バッファメモリに対する中継データの書込みま
たは読出しを各時分割多重化部毎に時分割で行なう中継
制御部とを具備したことを特徴とする中継機能を備えた
時分割多重通信装置。 - （２）中継部の中継制御部は、各デジタル通信回線に割
当てた動作有効期間の前半で中継要求の検出を行ない、
かつ後半でバッファメモリに対する中継データの書込み
または読出しを行なうものである特許請求の範囲第（１
）項記載の中継機能を備えた時分割多重通信装置。 - （３）中継部の中継制御部は、端末用バスが送信用のグ
ループと受信用のグループとに分割されている場合に、
これらのグループ毎に各デジタル通信回線に対する動作
有効期間を設定し、かつこれらの動作有効期間を相互に
その１／２分だけずらしたことを特徴とする特許請求の
範囲第（２）項記載の中継機能を備えた時分割多重通信
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60089531A JPS61247141A (ja) | 1985-04-25 | 1985-04-25 | 中継機能を備えた時分割多重通信装置 |
| US06/856,059 US4779263A (en) | 1985-04-25 | 1986-04-25 | Time division multiplexer including a repeating adapter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60089531A JPS61247141A (ja) | 1985-04-25 | 1985-04-25 | 中継機能を備えた時分割多重通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61247141A true JPS61247141A (ja) | 1986-11-04 |
Family
ID=13973393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60089531A Pending JPS61247141A (ja) | 1985-04-25 | 1985-04-25 | 中継機能を備えた時分割多重通信装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4779263A (ja) |
| JP (1) | JPS61247141A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5311501A (en) * | 1991-03-15 | 1994-05-10 | Fujitsu Limited | Routing system for linear add-drop multiplexer |
| JP3023029B2 (ja) * | 1992-02-06 | 2000-03-21 | 三菱電機株式会社 | シェルフ構成におけるカード間通信方式 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3959596A (en) * | 1975-05-30 | 1976-05-25 | Gte Sylvania Incorporated | Time division switching network |
| US4488290A (en) * | 1982-08-04 | 1984-12-11 | M/A-Com Linkabit, Inc. | Distributed digital exchange with improved switching system and input processor |
| US4542497A (en) * | 1983-03-28 | 1985-09-17 | At&T Bell Laboratories | Wideband digital switching network |
| US4689788A (en) * | 1985-11-04 | 1987-08-25 | Motorola, Inc. | Method and apparatus for implementing a cost efficient voice/data communication system with a conventional PBX switch |
-
1985
- 1985-04-25 JP JP60089531A patent/JPS61247141A/ja active Pending
-
1986
- 1986-04-25 US US06/856,059 patent/US4779263A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4779263A (en) | 1988-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1266536A (en) | High speed bit interleaved time division multiplexer for multinode communication systems | |
| EP0421696A2 (en) | Staggered access memory | |
| US5822776A (en) | Multiplexed random access memory with time division multiplexing through a single read/write port | |
| CA1147865A (en) | Message interchange system among microprocessors connected by a synchronous transmitting means | |
| JPS61247141A (ja) | 中継機能を備えた時分割多重通信装置 | |
| US4633461A (en) | Switching control for multiple stage time division switch | |
| JPH04287494A (ja) | 時分割スイッチ及びかかるスイッチを構成する接続モジュール | |
| CA2064987C (en) | A synchronous control method in a plurality of channel units | |
| JPS6162159A (ja) | 双方向データ交換方法 | |
| US5422886A (en) | System which achieves efficient utilization of buses for selectively interconnecting communication lines | |
| JP3620173B2 (ja) | アドレス変換回路及びマルチプロセッサシステム | |
| JP3269530B2 (ja) | シリアル通信システムおよびシリアル通信方法 | |
| JPH0834456B2 (ja) | 時分割多重化装置 | |
| KR0165082B1 (ko) | 전전자 교환기의 프로세서 모듈간 데이타 송수신 방법 및 그 장치 | |
| JPH0818562A (ja) | 時分割多重通信装置 | |
| JP3095060B2 (ja) | Ａｔｍスイッチ装置 | |
| JPH104410A (ja) | 通信制御システム | |
| JP2708366B2 (ja) | データ処理システム及びその補助制御装置 | |
| JP3458383B2 (ja) | バス間接続方式 | |
| KR960013975B1 (ko) | 전전자 교환 시스템 신호 서비스 장치의 메모리 입출력 회로 및 그 방법 | |
| CA2031625A1 (en) | Video memory system with intermediate buffer | |
| JPH05199251A (ja) | 通信システム | |
| JPH1041957A (ja) | Ａｔｍセルの同報制御方式 | |
| JP3179364B2 (ja) | 光ネットワークシステムにおける転送データ処理方式 | |
| JPH11296474A (ja) | バス構成方式およびバス信号分配方法 |