JPH05199251A - 通信システム - Google Patents
通信システムInfo
- Publication number
- JPH05199251A JPH05199251A JP881192A JP881192A JPH05199251A JP H05199251 A JPH05199251 A JP H05199251A JP 881192 A JP881192 A JP 881192A JP 881192 A JP881192 A JP 881192A JP H05199251 A JPH05199251 A JP H05199251A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- signal
- sections
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【目的】 親局１０とＮ個の子局１〜Ｎが夫々のＩＦ部
及びデータリンクを介して通信する通信システムに関
し、親局とＮ個の子局間の通信を１個のＣＰＵにて制御
出来る通信システムの提供を目的とする。 【構成】 親局１０には、ＣＰＵ１２にて制御する１：
ｎ制御部１１を設け、１：ｎ制御部１１と、Ｎ個の子局
１〜Ｎ夫々に対するＩＦ部２１〜２Ｎを並列に接続し、
Ｎ個のＩＦ部２１〜２Ｎ夫々には、１：ｎ制御部１１に
子局よりの送信要求信号を送るタイミングを割当ててお
き、１：ｎ制御部１１より送信要求に対するデータ送信
可の承認信号をＮ個のＩＦ部２１〜２Ｎに送信するタイ
ミングもＮ個のＩＦ部２１〜２Ｎ毎に割当てておき、親
局１０より子局にデータを送る時の、送信を示す信号を
送信するタイミングもＮ個のＩＦ部２１〜２Ｎ毎に割当
てておき、割当てられたタイミングで送信を示す信号を
送信して該当ＩＦ部にてデータを送るバスを設定させ、
データを送信するようにした構成とする。
及びデータリンクを介して通信する通信システムに関
し、親局とＮ個の子局間の通信を１個のＣＰＵにて制御
出来る通信システムの提供を目的とする。 【構成】 親局１０には、ＣＰＵ１２にて制御する１：
ｎ制御部１１を設け、１：ｎ制御部１１と、Ｎ個の子局
１〜Ｎ夫々に対するＩＦ部２１〜２Ｎを並列に接続し、
Ｎ個のＩＦ部２１〜２Ｎ夫々には、１：ｎ制御部１１に
子局よりの送信要求信号を送るタイミングを割当ててお
き、１：ｎ制御部１１より送信要求に対するデータ送信
可の承認信号をＮ個のＩＦ部２１〜２Ｎに送信するタイ
ミングもＮ個のＩＦ部２１〜２Ｎ毎に割当てておき、親
局１０より子局にデータを送る時の、送信を示す信号を
送信するタイミングもＮ個のＩＦ部２１〜２Ｎ毎に割当
てておき、割当てられたタイミングで送信を示す信号を
送信して該当ＩＦ部にてデータを送るバスを設定させ、
データを送信するようにした構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、親局とＮ個の子局夫々
と通信を行う為の主信号のフレームの余裕部分に保守用
のデータを挿入して、該親局と該Ｎ個の子局夫々間で保
守用の通信を行う場合等に用いられる通信システムの改
良に関する。
と通信を行う為の主信号のフレームの余裕部分に保守用
のデータを挿入して、該親局と該Ｎ個の子局夫々間で保
守用の通信を行う場合等に用いられる通信システムの改
良に関する。
【０００２】
【従来の技術】図５は従来例の保守用通信システムを示
すブロック図であり、子局が８個の場合を示している。
すブロック図であり、子局が８個の場合を示している。
【０００３】図５では親局１０’と子局１〜８は夫々デ
ータリンク５１〜５８にて接続されており、親局１０’
ではデータリンク５１〜５８対応にインタフェース部
（以下ＩＦ部と称す）３１〜３８を有し、又ＩＦ部３１
〜３８夫々には、親局１０’と子局１〜８夫々と通信を
行う主信号フレームの余裕部分に保守用のデータを挿入
したり抽出したりする挿入部６０，抽出部６５を有し、
主信号フレームの余裕部分を用い親局１０’と子局１〜
８間で保守用の通信を行う。
ータリンク５１〜５８にて接続されており、親局１０’
ではデータリンク５１〜５８対応にインタフェース部
（以下ＩＦ部と称す）３１〜３８を有し、又ＩＦ部３１
〜３８夫々には、親局１０’と子局１〜８夫々と通信を
行う主信号フレームの余裕部分に保守用のデータを挿入
したり抽出したりする挿入部６０，抽出部６５を有し、
主信号フレームの余裕部分を用い親局１０’と子局１〜
８間で保守用の通信を行う。
【０００４】又ＩＦ部３１〜３８夫々に対しては挿入部
６０，抽出部６５を制御し保守用通信を行うＣＰＵ４１
〜４８を有している。そして、例えば子局１から主信号
フレームの余裕部分を用いデータリンク５１を介して送
信要求があると、ＩＦ部３１では抽出部６５にてこれを
抽出し送信要求をＣＰＵ４１に通知し、送信可であれ
ば、ＣＰＵ４１は送信可の承認信号をＩＦ部３１の挿入
部６０にて主信号フレームの余裕部分に挿入しデータリ
ンク５１を介して子局１に送り、子局１よりデータを送
信させる。
６０，抽出部６５を制御し保守用通信を行うＣＰＵ４１
〜４８を有している。そして、例えば子局１から主信号
フレームの余裕部分を用いデータリンク５１を介して送
信要求があると、ＩＦ部３１では抽出部６５にてこれを
抽出し送信要求をＣＰＵ４１に通知し、送信可であれ
ば、ＣＰＵ４１は送信可の承認信号をＩＦ部３１の挿入
部６０にて主信号フレームの余裕部分に挿入しデータリ
ンク５１を介して子局１に送り、子局１よりデータを送
信させる。
【０００５】親局１０’より子局１にデータを送信する
時は、ＣＰＵ４１はデータをＩＦ部３１の挿入部６０に
て主信号フレームの余裕部分に挿入しデータリンク５１
を介して子局１に送るようにしている。
時は、ＣＰＵ４１はデータをＩＦ部３１の挿入部６０に
て主信号フレームの余裕部分に挿入しデータリンク５１
を介して子局１に送るようにしている。
【０００６】子局２〜８と親局１０’間でも上記と同様
にして保守用のデータの送受信を行い保守用通信をして
いる。
にして保守用のデータの送受信を行い保守用通信をして
いる。
【０００７】
【発明が解決しようとする課題】しかしながら、各ＩＦ
部毎にＣＰＵが必要で装置規模が大きく又高価になる問
題点がある。
部毎にＣＰＵが必要で装置規模が大きく又高価になる問
題点がある。
【０００８】本発明は、親局とＮ個の子局間の保守用通
信を１個のＣＰＵにて制御出来装置規模が小さくなり又
安価となる通信システムの提供を目的としている。
信を１個のＣＰＵにて制御出来装置規模が小さくなり又
安価となる通信システムの提供を目的としている。
【０００９】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。図１に示す如く、親局１０とＮ個の子局
１，２，・・・Ｎが夫々ＩＦ部２１，２２，・・・２Ｎ
を介しデータリンクで接続されており、該親局１０と該
Ｎ個の子局１，２，・・・Ｎが該夫々のＩＦ部及びデー
タリンクを介して通信する通信システムにおいて、該親
局１０には、ＣＰＵ１２にて制御する１：ｎ制御部１１
を設け、該１：ｎ制御部１１と、該Ｎ個の子局１，２，
・・・Ｎ夫々に対するＩＦ部２１，２２，・・・２Ｎを
並列に接続し、該Ｎ個のＩＦ部２１，２２，・・・２Ｎ
夫々には、該１：ｎ制御部１１に子局よりの送信要求信
号を送るタイミングを割当てておき送信要求信号は自Ｉ
Ｆ部に割当てられたタイミングで送出するようにし、該
１：ｎ制御部１１より送信要求に対するデータ送信可の
承認信号を該Ｎ個のＩＦ部２１，２２，・・・２Ｎに送
信するタイミングも該Ｎ個のＩＦ部２１，２２，・・・
２Ｎ毎に割当てておきデータ送信可とする子局に対する
承認信号は該子局対応のＩＦ部に割当てられたタイミン
グで送出するようにし、該親局１０より子局にデータを
送る時の、送信を示す信号を送信するタイミングも該Ｎ
個のＩＦ部２１，２２，・・・２Ｎ毎に割当てておき、
データを送信する時は、データを送るＩＦ部に割当てら
れたタイミングで送信を示す信号を送信して該当ＩＦ部
にてデータを送るバスを設定させ、データを送信するよ
うにした構成とする。
ック図である。図１に示す如く、親局１０とＮ個の子局
１，２，・・・Ｎが夫々ＩＦ部２１，２２，・・・２Ｎ
を介しデータリンクで接続されており、該親局１０と該
Ｎ個の子局１，２，・・・Ｎが該夫々のＩＦ部及びデー
タリンクを介して通信する通信システムにおいて、該親
局１０には、ＣＰＵ１２にて制御する１：ｎ制御部１１
を設け、該１：ｎ制御部１１と、該Ｎ個の子局１，２，
・・・Ｎ夫々に対するＩＦ部２１，２２，・・・２Ｎを
並列に接続し、該Ｎ個のＩＦ部２１，２２，・・・２Ｎ
夫々には、該１：ｎ制御部１１に子局よりの送信要求信
号を送るタイミングを割当てておき送信要求信号は自Ｉ
Ｆ部に割当てられたタイミングで送出するようにし、該
１：ｎ制御部１１より送信要求に対するデータ送信可の
承認信号を該Ｎ個のＩＦ部２１，２２，・・・２Ｎに送
信するタイミングも該Ｎ個のＩＦ部２１，２２，・・・
２Ｎ毎に割当てておきデータ送信可とする子局に対する
承認信号は該子局対応のＩＦ部に割当てられたタイミン
グで送出するようにし、該親局１０より子局にデータを
送る時の、送信を示す信号を送信するタイミングも該Ｎ
個のＩＦ部２１，２２，・・・２Ｎ毎に割当てておき、
データを送信する時は、データを送るＩＦ部に割当てら
れたタイミングで送信を示す信号を送信して該当ＩＦ部
にてデータを送るバスを設定させ、データを送信するよ
うにした構成とする。
【００１０】
【作用】本発明によれば、Ｎ個のＩＦ部２１，２２，・
・・２Ｎでは子局よりの送信要求信号は自ＩＦ部に割当
てられたタイミングで、ＣＰＵ１２で制御されている
１：ｎ制御部１１に送信することで、どのＩＦ部からの
送信要求信号かを判らせ、１：ｎ制御部１１よりの承認
信号はデータ送信を可とする子局対応のＩＦ部に割当て
られたタイミングで送出してどのＩＦ部に承認信号が送
られたかを判るようにして承認信号を該当子局に送ら
せ、承認信号を受信した子局はデータを送信する。
・・２Ｎでは子局よりの送信要求信号は自ＩＦ部に割当
てられたタイミングで、ＣＰＵ１２で制御されている
１：ｎ制御部１１に送信することで、どのＩＦ部からの
送信要求信号かを判らせ、１：ｎ制御部１１よりの承認
信号はデータ送信を可とする子局対応のＩＦ部に割当て
られたタイミングで送出してどのＩＦ部に承認信号が送
られたかを判るようにして承認信号を該当子局に送ら
せ、承認信号を受信した子局はデータを送信する。
【００１１】親局１０よりデータを送信する時は、デー
タを送るＩＦ部に割当てられたタイミングでデータ送信
を示す信号を送信して該当のＩＦ部にてデータを送るパ
スを設定させデータを送信するようにするので、、ＣＰ
Ｕ１個でデータ送受信が出来るようになる。
タを送るＩＦ部に割当てられたタイミングでデータ送信
を示す信号を送信して該当のＩＦ部にてデータを送るパ
スを設定させデータを送信するようにするので、、ＣＰ
Ｕ１個でデータ送受信が出来るようになる。
【００１２】従って、安価で、装置規模が小さい通信シ
ステムが得られる。
ステムが得られる。
【００１３】
【実施例】図２は本発明の実施例の保守用通信を行う場
合の親局の１：ｎ制御部とＩＦ部間の接続を示す図、図
３は本発明の実施例の１：ｎ制御部のタイムチャート、
図４は本発明の実施例のＩＦ部のブロック図である。
合の親局の１：ｎ制御部とＩＦ部間の接続を示す図、図
３は本発明の実施例の１：ｎ制御部のタイムチャート、
図４は本発明の実施例のＩＦ部のブロック図である。
【００１４】図２，図３共、子局は８個で、ＩＦ部も２
１〜２８と８個の場合の例を示している。ＣＰＵ１２に
て制御される１：ｎ制御部１１とＩＦ部２１〜２８間は
図２に示す如く、図３（タイミングパルス）に示す如き
１フレームを示すタイミングパルスを送信するタイミン
グパルス信号線，送信するクロックを送る送信クロック
信号線，送信データを送る送信データ信号線，送信要求
信号を受信する送信要求（ＲＱ）信号線，データ送信を
可とする承認信号を送る承認信号（ＡＫ）信号線，受信
クロックを送る受信クロック信号線，受信データを送る
受信データ信号線の７本の信号線にて並列に接続されて
いる。
１〜２８と８個の場合の例を示している。ＣＰＵ１２に
て制御される１：ｎ制御部１１とＩＦ部２１〜２８間は
図２に示す如く、図３（タイミングパルス）に示す如き
１フレームを示すタイミングパルスを送信するタイミン
グパルス信号線，送信するクロックを送る送信クロック
信号線，送信データを送る送信データ信号線，送信要求
信号を受信する送信要求（ＲＱ）信号線，データ送信を
可とする承認信号を送る承認信号（ＡＫ）信号線，受信
クロックを送る受信クロック信号線，受信データを送る
受信データ信号線の７本の信号線にて並列に接続されて
いる。
【００１５】１：ｎ制御部１１よりはタイミングパルス
信号線より図３（タイミングパルス）に示す如き１６ビ
ットの１フレームを示すタイミングパルスを送信し、送
信クロック信号線よりは図３（送信クロック）に示す如
きクロックを送信している。
信号線より図３（タイミングパルス）に示す如き１６ビ
ットの１フレームを示すタイミングパルスを送信し、送
信クロック信号線よりは図３（送信クロック）に示す如
きクロックを送信している。
【００１６】子局よりの送信要求信号をＩＦ部２１〜２
８より１：ｎ制御部１１に送るタイミングは図３（Ｒ
Ｑ）のＲｅｑｕｅｓｔ＃１〜＃８に示す如く、各ＩＦ部
の順に割当てられており、又１：ｎ制御部１１よりＩＦ
部２１〜２８にデータ送信を可とする承認信号を送るタ
イミングは図３（ＡＫ）のＡｃｋｎｏｗｌｅｄｇｅ＃１
〜＃８に示す如く各ＩＦ部の順に割当てられている。尚
（ＲＱ）のＲｅｓｅｒｖｅｄの部分は使用していない。
８より１：ｎ制御部１１に送るタイミングは図３（Ｒ
Ｑ）のＲｅｑｕｅｓｔ＃１〜＃８に示す如く、各ＩＦ部
の順に割当てられており、又１：ｎ制御部１１よりＩＦ
部２１〜２８にデータ送信を可とする承認信号を送るタ
イミングは図３（ＡＫ）のＡｃｋｎｏｗｌｅｄｇｅ＃１
〜＃８に示す如く各ＩＦ部の順に割当てられている。尚
（ＲＱ）のＲｅｓｅｒｖｅｄの部分は使用していない。
【００１７】例えば図１の子局１よりデータを送信する
時は子局１は送信要求信号を、主信号フレームの余裕部
分を用い、データリンクを介してＩＦ部２１に送る。Ｉ
Ｆ部２１では、図３（ＲＱ）のＲｅｑｕｅｓｔ＃１を０
とすることでＩＦ部２１より送信要求があったことを
１：ｎ制御部１１に知らせる。
時は子局１は送信要求信号を、主信号フレームの余裕部
分を用い、データリンクを介してＩＦ部２１に送る。Ｉ
Ｆ部２１では、図３（ＲＱ）のＲｅｑｕｅｓｔ＃１を０
とすることでＩＦ部２１より送信要求があったことを
１：ｎ制御部１１に知らせる。
【００１８】１：ｎ制御部１１にてデータ送信を可と判
定し承認信号を送る時は図３（ＡＫ）のＡｃｋｎｏｗｌ
ｅｄｇｅ＃１を０としＩＦ部２１にデータ送信承認を知
らせる。
定し承認信号を送る時は図３（ＡＫ）のＡｃｋｎｏｗｌ
ｅｄｇｅ＃１を０としＩＦ部２１にデータ送信承認を知
らせる。
【００１９】するとＩＦ部２１は主信号フレームの余裕
部分を用い子局１にデータ送信可を知らせ、主信号フレ
ームの余裕部分を用いデータを送信させる。この時の受
信クロック及び受信データは図３（受信クロック）（受
信データ）に示す如く子局１より送信される。
部分を用い子局１にデータ送信可を知らせ、主信号フレ
ームの余裕部分を用いデータを送信させる。この時の受
信クロック及び受信データは図３（受信クロック）（受
信データ）に示す如く子局１より送信される。
【００２０】１：ｎ制御部１１よりデータ送信を示す信
号を送るタイミングも図３（ＡＫ）のＴＸＥｎａｂｌｅ
＃１〜＃８に示す如くＩＦ部２１〜２８の順に割当てら
れており、例えばＩＦ部２１に送信を示す信号を送る時
は図３（ＡＫ）のＴＸＥｎａｂｌｅ＃１を０とし、パス
を設定させ、図３（送信データ）に示す如くデータを送
信する。すると主信号フレームの余裕部分を用いデータ
リンクを介し子局１にデータが送られる。
号を送るタイミングも図３（ＡＫ）のＴＸＥｎａｂｌｅ
＃１〜＃８に示す如くＩＦ部２１〜２８の順に割当てら
れており、例えばＩＦ部２１に送信を示す信号を送る時
は図３（ＡＫ）のＴＸＥｎａｂｌｅ＃１を０とし、パス
を設定させ、図３（送信データ）に示す如くデータを送
信する。すると主信号フレームの余裕部分を用いデータ
リンクを介し子局１にデータが送られる。
【００２１】このようにすることで、１つのＣＰＵにて
８個の子局１〜８との保守用の通信を衝突なく行うこと
が出来る。次に、図４を用いＩＦ部の詳細を説明する。
８個の子局１〜８との保守用の通信を衝突なく行うこと
が出来る。次に、図４を用いＩＦ部の詳細を説明する。
【００２２】親局１０と子局１〜８間の主通信は、主信
号フレームを用いて行われるが、保守用通信は主信号フ
レームの余裕部分を用いて下記に説明する如く行われ
る。ＣＰＵ１２にて制御される１：ｎ制御部１１より各
信号線を介して送られる送信承認信号及び保守用データ
は挿入部６０にて主信号フレームの余裕部分に挿入して
送信し、子局より主信号フレームの余裕部分に挿入して
送られる送信要求信号及び保守用データは抽出部６５に
て抽出され、各信号線を介して１：ｎ制御部１１に送ら
れる。
号フレームを用いて行われるが、保守用通信は主信号フ
レームの余裕部分を用いて下記に説明する如く行われ
る。ＣＰＵ１２にて制御される１：ｎ制御部１１より各
信号線を介して送られる送信承認信号及び保守用データ
は挿入部６０にて主信号フレームの余裕部分に挿入して
送信し、子局より主信号フレームの余裕部分に挿入して
送られる送信要求信号及び保守用データは抽出部６５に
て抽出され、各信号線を介して１：ｎ制御部１１に送ら
れる。
【００２３】以下は保守用のデータの送受信につきＩＦ
部内の動作につき説明する。デコーダ６２，６４には各
信号線よりの送信クロック，タイミングパルスが入力し
ており、又デコーダ６２には更にＩＦ部の番号、例えば
図３の（ＲＱ）（ＡＫ）の＃１を使用するＩＦ部２１の
番号が入力しており、又デコーダ６４には送信を可とす
る承認信号が入力するようになっている。
部内の動作につき説明する。デコーダ６２，６４には各
信号線よりの送信クロック，タイミングパルスが入力し
ており、又デコーダ６２には更にＩＦ部の番号、例えば
図３の（ＲＱ）（ＡＫ）の＃１を使用するＩＦ部２１の
番号が入力しており、又デコーダ６４には送信を可とす
る承認信号が入力するようになっている。
【００２４】ＩＦ部をＩＦ部２１を例にとり説明する
と、子局１より主信号フレームの余裕部分を用い送信要
求信号が送られてくると抽出部６５にて抽出し、ＲＱデ
コーダ６３に入力する。ＲＱデコーダ６３では送信要求
信号を出力するが、バッフア６８はデコーダ６２の制御
により図３（ＲＱ）の＃１のタイミングを０とするタイ
ミング時送信要求信号を通し、１：ｎ制御部１１に送信
要求信号を送信する。
と、子局１より主信号フレームの余裕部分を用い送信要
求信号が送られてくると抽出部６５にて抽出し、ＲＱデ
コーダ６３に入力する。ＲＱデコーダ６３では送信要求
信号を出力するが、バッフア６８はデコーダ６２の制御
により図３（ＲＱ）の＃１のタイミングを０とするタイ
ミング時送信要求信号を通し、１：ｎ制御部１１に送信
要求信号を送信する。
【００２５】１：ｎ制御部１１よりの送信を可とする承
認信号はデコーダ６４に入力し、デコーダ６４では図３
（ＡＫ）のＡｃｋｎｏｗｌｅｄｇｅ＃１を０とするタイ
ミング時承認信号を出力し、ＡＫフリップフロップ６４
を介して挿入部６０に送られ主信号フレームの余裕部分
に挿入されて子局１に送られる。
認信号はデコーダ６４に入力し、デコーダ６４では図３
（ＡＫ）のＡｃｋｎｏｗｌｅｄｇｅ＃１を０とするタイ
ミング時承認信号を出力し、ＡＫフリップフロップ６４
を介して挿入部６０に送られ主信号フレームの余裕部分
に挿入されて子局１に送られる。
【００２６】そして、子局１よりの図３（受信データ）
に示す如きデータが主信号フレームの余裕部分を用い送
られると、抽出部６５にて抽出され受信クロックと共に
バッフア７０，６９を介して１：ｎ制御部１１に該当信
号線を介して送られる。
に示す如きデータが主信号フレームの余裕部分を用い送
られると、抽出部６５にて抽出され受信クロックと共に
バッフア７０，６９を介して１：ｎ制御部１１に該当信
号線を介して送られる。
【００２７】１：ｎ制御部１１より例えばＩＦ部２１を
介して子局１にデータを送る時は、図３（送信データ）
（送信クロック）に示す如き送信データ，送信クロック
を該当信号線より送出すると、エラスティックメモリ６
１に書き込まれ、承認信号線より図３（ＡＫ）のＴＸＥ
ｎａｂｌｅ＃１のタイミングを０とした信号を送ると、
ＩＦ部２１のデコーダ６４はエラスティックメモリ６１
より読み出し、挿入部６０にて主信号フレームの余裕部
分に挿入して子局１に送る。
介して子局１にデータを送る時は、図３（送信データ）
（送信クロック）に示す如き送信データ，送信クロック
を該当信号線より送出すると、エラスティックメモリ６
１に書き込まれ、承認信号線より図３（ＡＫ）のＴＸＥ
ｎａｂｌｅ＃１のタイミングを０とした信号を送ると、
ＩＦ部２１のデコーダ６４はエラスティックメモリ６１
より読み出し、挿入部６０にて主信号フレームの余裕部
分に挿入して子局１に送る。
【００２８】このようにして、ＣＰＵ１個で、親局１０
と子局１〜８間の保守用通信を行うことが出来る。従っ
て、通信システムの装置規模を小さく出来、又安価にす
ることが出来る。
と子局１〜８間の保守用通信を行うことが出来る。従っ
て、通信システムの装置規模を小さく出来、又安価にす
ることが出来る。
【００２９】尚、例えば子局１より親局１０を介して子
局２にデータを送る時は、アドレスを付しておけば、
１：ｎ制御部１１にて子局１よりのデータを受信し、
１：ｎ制御部１１から子局２にデータを送信することで
中継してデータを送ることも出来る。
局２にデータを送る時は、アドレスを付しておけば、
１：ｎ制御部１１にて子局１よりのデータを受信し、
１：ｎ制御部１１から子局２にデータを送信することで
中継してデータを送ることも出来る。
【００３０】
【発明の効果】以上詳細に説明せる如く本発明によれ
ば、装置規模を小さく又安価な保守用通信システムが得
られる効果がある。
ば、装置規模を小さく又安価な保守用通信システムが得
られる効果がある。
【図１】は本発明の原理ブロック図、
【図２】は本発明の実施例の保守用通信を行う場合の親
局の１：ｎ制御部とインタフェース部間の接続を示す
図、
局の１：ｎ制御部とインタフェース部間の接続を示す
図、
【図３】は本発明の実施例の１：ｎ制御部のタイムチャ
ート、
ート、
【図４】は本発明の実施例のインタフェース部のブロッ
ク図、
ク図、
【図５】は従来例の保守用通信システムを示すブロック
図である。
図である。
１〜ｎは子局、１０，１０’は親局、１１は１：ｎ制御
部、１２，４１〜４８はＣＰＵ、２１〜２Ｎ，３１〜３
８はインタフェース部、５１〜５８はデータリンク、６
０は挿入部、６１はエラスティックメモリ、６２，６４
はデコーダ、６３はＲＱデコーダ、６５は抽出部、６６
はＡＫフリップフロップ、６８〜７０はバッフアを示
す。
部、１２，４１〜４８はＣＰＵ、２１〜２Ｎ，３１〜３
８はインタフェース部、５１〜５８はデータリンク、６
０は挿入部、６１はエラスティックメモリ、６２，６４
はデコーダ、６３はＲＱデコーダ、６５は抽出部、６６
はＡＫフリップフロップ、６８〜７０はバッフアを示
す。
Claims (1)
- 【請求項１】 親局（１０）とＮ個の子局（１，２，・
・・Ｎ）が夫々インタフェース部（２１，２２，・・・
２Ｎ）を介しデータリンクで接続されており、該親局
（１０）と該Ｎ個の子局（１，２，・・・Ｎ）が夫々の
インタフェース部及びデータリンクを介して通信する通
信システムにおいて、 該親局（１０）には、ＣＰＵ（１２）にて制御する１：
ｎ制御部（１１）を設け、該１：ｎ制御部（１１）と、
該Ｎ個の子局（１，２，・・・Ｎ）夫々に対するインタ
フェース部（２１，２２，・・・２Ｎ）を並列に接続
し、 該Ｎ個のインタフェース部（２１，２２，・・・２Ｎ）
夫々には、該１：ｎ制御部（１１）に子局よりの送信要
求信号を送るタイミングを割当てておき送信要求信号は
自インタフェース部に割当てられたタイミングで送出す
るようにし、 該１：ｎ制御部（１１）より送信要求に対するデータ送
信可の承認信号を該Ｎ個のインタフェース部（２１，２
２，・・・２Ｎ）に送信するタイミングも該Ｎ個のイン
タフェース部（２１，２２，・・・２Ｎ）毎に割当てて
おきデータ送信可とする子局に対する承認信号は該子局
対応のインタフェース部に割当てられたタイミングで送
出するようにし、 該親局（１０）より子局にデータを送る時の、送信を示
す信号を送信するタイミングも該Ｎ個のインタフェース
部（２１，２２，・・・２Ｎ）毎に割当てておき、デー
タを送信する時は、データを送るインタフェース部に割
当てられたタイミングで送信を示す信号を送信して該当
インタフェース部にてデータを送るパスを設定させ、デ
ータを送信するようにしたことを特徴とする通信システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP881192A JPH05199251A (ja) | 1992-01-22 | 1992-01-22 | 通信システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP881192A JPH05199251A (ja) | 1992-01-22 | 1992-01-22 | 通信システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05199251A true JPH05199251A (ja) | 1993-08-06 |
Family
ID=11703215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP881192A Withdrawn JPH05199251A (ja) | 1992-01-22 | 1992-01-22 | 通信システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05199251A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009124196A (ja) * | 2007-11-09 | 2009-06-04 | Fujitsu Ltd | 通信装置およびリモートプログラムアップデート方法 |
-
1992
- 1992-01-22 JP JP881192A patent/JPH05199251A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009124196A (ja) * | 2007-11-09 | 2009-06-04 | Fujitsu Ltd | 通信装置およびリモートプログラムアップデート方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4744078A (en) | Multiple path multiplexed host to network data communication system | |
| US4441162A (en) | Local network interface with control processor & DMA controller for coupling data processing stations to common serial communications medium | |
| US4872003A (en) | Serial interface system flexibly applicable to a one-to-plurality connection | |
| US4692862A (en) | Rapid message transmission system between computers and method | |
| KR920017403A (ko) | 전송 억세스 승인 및 제어방법과 링버스 통신 시스템 | |
| JPH098727A (ja) | 移動通信システムのセレクターと多数個のボコーダーインターフェース装置およびその使用方法 | |
| JPS59208628A (ja) | 統合デ−タ処理／テキスト処理システム | |
| JPS6143748B2 (ja) | ||
| JPH05199251A (ja) | 通信システム | |
| JPS59106021A (ja) | バス構成方式 | |
| JPS6242306B2 (ja) | ||
| US5400332A (en) | Communication system between communication cards mounted separately in shelves | |
| EP0829095B1 (en) | Method and apparatus for reducing latency time on an interface by overlapping transmitted packets | |
| EP0064074B1 (en) | Data transmitting link | |
| JP2740031B2 (ja) | データ受信装置 | |
| JPH06208537A (ja) | 通信システム | |
| US5422886A (en) | System which achieves efficient utilization of buses for selectively interconnecting communication lines | |
| JP2003124947A (ja) | シリアル通信方式によるデージーチェーン・データ入出力システム | |
| KR0165082B1 (ko) | 전전자 교환기의 프로세서 모듈간 데이타 송수신 방법 및 그 장치 | |
| JPH11122275A (ja) | シリアル通信システム | |
| JP2000216849A (ja) | デ―タ伝送方式 | |
| JPH0624395B2 (ja) | データ通信装置 | |
| KR100354269B1 (ko) | 이동통신 기지국에서의 블럭간 데이터 통신 장치 및 그 방법 | |
| JPS61247141A (ja) | 中継機能を備えた時分割多重通信装置 | |
| JPH05227173A (ja) | 多重処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |