JPH06208537A

JPH06208537A - 通信システム

Info

Publication number: JPH06208537A
Application number: JP5262202A
Authority: JP
Inventors: Jr James J Allen; ジェームス・ジョンソン・アレン、ジュニア
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1992-11-12
Filing date: 1993-10-20
Publication date: 1994-07-26
Anticipated expiration: 2011-06-05
Also published as: JP2505105B2; US5299196A; EP0597790A1

Abstract

(57)【要約】【構成】選択された宛先ユーザのアドレスを分散方式
でデコードし、それによりバス・サイクルを高速にし、
早期のエラー検出を可能にする方式及びシステムであ
る。この方式及びシステムでは、アドレス・デコードを
１でなく２サイクルに分散させ、バス・サイクルを高速
にしている。また、本発明では、バス調整器／コントロ
ーラ内部にアドレス・デコード回路を設けて、アドレス
・デコーディング及びエラー検出がバス調整と平行して
実行されるようにしている。【効果】アドレスデコードで、データ転送サイクルの
間の時間を消費することがなくなり、バス・サイクルが
高速化される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、システム内のデータ転
送に関するものであり、より詳しくは、システム内での
ユーザ間の同期データ転送に関するものである。このシ
ステムには、共有のデータ・バスがあり、転送速度を向
上させるために、アドレス・デコーディングはデータ転
送と平行して行われている。

【０００２】

【従来の技術】現在の複雑なデータ通信装置では、多数
の機能が、様々なタイプのアドレスとデータ・バス構造
により、ひとまとめにリンクされている。例えば、図１
に示すように、通信装置１０は、通信ネットワーク１２
とホスト１４との間のインタフェースとして働く。通信
装置１０は幾つかのモジュール、もしくはユーザから構
成され、その各々が、異なる機能を果たす。この例で
は、通信装置１０は、通信ネットワーク１２及びホスト
１４とのインタフェースのためにそれぞれネットワーク
・インタフェース・モジュール１６及びホスト・インタ
フェース・モジュール１８、制御用のマイクロプロセッ
サ２０、記憶用の２個のランダム・アクセス・メモリで
あるＲＡＭ１２２及びＲＡＭ２２４、ユーザ向けシ
ステム・クロック信号の生成のためのクロック・ジェネ
レータ２５、通信装置１０内部のデータ転送の制御のた
めのバス調整器／コントローラ２６とから構成されてい
る。

【０００３】ユーザは、装置１０の内部で、データ転送
のためにデータ・バス２８で相互に結合されている。通
常、データ・バス２８は、あらかじめ決められたビット
幅を持つパラレル・バス構造と採っている。例えば、デ
ータ・バスが１８ビットとすると、１６ビットはデータ
用で、２ビットはパリティ用である。

【０００４】ユーザ間には制御線３０が延びていて、そ
の間で様々なメッセージを伝送する。例えば、第２のユ
ーザへ（から）情報を送る（受け取る）ためにデータ・
バス２８を使用する際に、各ユーザが送信権要求をす
る。簡単のため、本明細書では、送信権要求をするユー
ザを”ソース”、第２のユーザを”宛先”ユーザと呼ぶ
ことにする。もっとも、データは、双方向に移動でき
る。バス調整器／コントローラ２６は、どのソース・ユ
ーザが高い優先権を持つかを決定して、そのソース・ユ
ーザに対し、次のデータ転送においてデータ・バスへの
排他的なアクセスを許すセレクト信号を（制御線３０か
ら）送る。さらに、バス調整器／コントローラ２６は、
宛先ユーザに対して、転送が読み出しか書き込みかを示
すＲ／Ｗ信号を送る。

【０００５】様々なソース・ユーザからバス調整器／コ
ントローラ２６へ接続している宛先ユーザ・アドレス線
３２を使用して、各ソース・ユーザから、情報の交換を
望んでいる相手である宛先ユーザのアドレスを伝送す
る。あてはまる宛先ユーザのアドレスが、バス調整器／
コントローラにより、選択された宛先ユーザのアドレス
・バス３４を介して、選択された宛先ユーザへ伝送され
る。

【０００６】１個以上のシステム・クロック信号が、ク
ロック・ジェネレータ（ＣＬＯＣＫＧＥＮ２５）から
クロック線３３を介してユーザへ送信される。

【０００７】図２に、４ユーザを持つシステム内のバス
調整器／コントローラ２６で用いられる回路のブロック
図を示す。バス調整器／コントローラ２６は、マルチプ
レクサ（ＭＵＸ３６）、第２のマルチプレクサ（ＭＵＸ
３８）、調整器から構成される。ＭＵＸ３６は、システ
ムの各ユーザから、宛先ユーザ・アドレス線３２ａ、３
２ｂ、３２ｃ、３２ｄを介して宛先ユーザのアドレスを
受け取る。調整器４０から出ている制御線４２は、ＭＵ
Ｘ３６に対して選択するべきアドレスを指示す。選択さ
れたアドレスは、選択された宛先ユーザのアドレス・バ
ス３４を介して出力される。

【０００８】ＭＵＸ３８には、各ユーザから、読み出し
／書き込み（Ｒ／Ｗ）選択線３０ａ、３０ｂ、３０ｃ、
３０ｄが入っている。これらの信号線は、ソース・ユー
ザにより提案された動作が宛先ユーザに関する読み出し
か書き込みかを示す。調整器４０からの制御線４２は、
ＭＵＸ３８に対して、どのソース・ユーザのＲ／Ｗ線を
選択するべきかを指示し、当てはまる信号が制御線３０
ｅから出力される。

【０００９】調整器４０は、個々のソース・ユーザから
のデータ・バス使用要求をソース・ユーザ要求線３０
ｆ、３０ｇ，３０ｈ、３０ｉから受け取る。調整器４０
は、要求しているユーザのどれが高い優先権を持つかを
決定し、対応するユーザをユーザ選択線３０ｊ、３０
ｋ、３０ｌ、及び３０ｍを介して選択する。

【００１０】既述の通り、ユーザ間のデータ転送は、同
期されている。つまり、各ユーザへクロックもしくはシ
ステム・クロックが供給され、データ転送は、そのシス
テム・クロックを利用して、各クロック・サイクルの間
に、データ・バスが調整されるかデータがユーザ間を転
送されるようにする。言い替えれば、最初のクロック・
サイクルの間に、データ・バスによるデータを送信もし
くは受信を望むユーザは、データ・バスの排他的な使用
を要求し、バス調整器／コントローラは、データ・バス
の使用を要求するユーザのどれが高い優先権を有するか
を決定する。これを、”調整サイクル”と呼ぶことがあ
る。次のクロック・サイクル、もしくは”データ転送サ
イクル”において、選択されたユーザはそのユーザ選択
線を介して通告され、宛先ユーザのアドレスが選択され
た宛先ユーザのアドレス・バス３４を通って送信され、
データがソースと宛先ユーザの間を転送される。引き続
くサイクルは、次のデータ転送サイクルのための調整サ
イクルにあたり、以下も同様である。

【００１１】１サイクルでのデータ転送を次のサイクル
のバス調整と一緒にして、時間を節約しているシステム
もある。この方法では、次のサイクルためののバス調整
が現在のデータ転送と平行して行われるので、調整／デ
ータ転送に必要な時間の総計が削減される。このような
システムの例を図３のダイアグラムに示す。

【００１２】図３に示す例では、システムＢクロックが
システムへタイミングを供給している。つまり、システ
ムＢクロックの立ち上がりエッジが、新しいサイクルの
開始を意味する。この例では、ソース・ユーザ＃１及び
ソース・ユーザ＃２の２ユーザが、それぞれ、データ・
バスの排他的使用を要求しているが、ソース・ユーザ＃
１のほうが、ソース・ユーザ＃２より高い優先権を持っ
ている。見ての通り、最初のシステム・クロック・サイ
クル５０において、ソース・ユーザ＃１とソース・ユー
ザ＃２との両方の要求線（図２の線３０ｆ及び３０ｇに
相当する）の値がハイ（ｈｉｇｈ）レベルになってい
る。ソース・ユーザ＃１のほうが、ソース・ユーザ＃２
より高い優先権を持っているので、ソース・ユーザ＃１
の選択線（図２の線３０ｊに相当する）で示されている
ように、バス調整器／コントローラはソース・ユーザ＃
１を選択する。宛先ユーザのアドレス１が、（図２の）
ＭＵＸ３６により、選択された宛先ユーザのアドレス・
バス３４に対して選択される。

【００１３】次のクロック・サイクル５２の間に、ソー
ス・ユーザ＃１のデータが転送される。ソース・ユーザ
＃１により送信されるか受信されるかは、そのＲ／Ｗ線
に依る。同じクロック・サイクル中に、ソース・ユーザ
＃２の選択線（図２の線３０ｋに相当する）で示されて
いるように、バス調整器／コントローラはソース・ユー
ザ＃２を選択する。ソース・ユーザ＃２に関するデータ
転送は次のクロック・サイクル５４の間に行われ、デー
タが、アドレスが宛先ユーザのアドレス２である、選択
された宛先ユーザへ（から）転送される。

【００１４】図に示したように、クロック・サイクル５
４の間にソース・ユーザ＃１が再度データ・バスへのア
クセスを要求して、続くクロック・サイクル５６の間に
データの転送／受信をすることができる。この方法で
は、最初のクロック・サイクルを除けば、バス調整のた
めに無駄になるクロック・サイクルが無い。つまり、転
送すべきデータがある場合は、全てのクロック・サイク
ルの間中データが転送されている。

【００１５】

【発明が解決しようとする課題】しかしながら、このよ
うなシステムの内部データ・バスを介したデータ転送を
著しく遅くする問題がある。多くの場合、選択された宛
先ユーザは、選択された宛先ユーザのアドレス・バスか
ら自身のアドレスを受け取った後で、データ転送に先立
ち、アドレス・デコーディングを行わねばならない。例
として、宛先ユーザがレジスタのグループで構成されて
いる場合、そのアドレスをレジスタ選択信号へデコード
しなければならない。しかも、パリティを含むレジスタ
もあれば、そうでないレジスタもある。つまり、パリテ
ィを持つソース・ユーザ（レジスタ）は宛先ユーザ（レ
ジスタ）へ１６ビットのデータと２ビットのパリティと
を送信するが、パリティを持たないソース・ユーザなら
ば、１６ビットのデータだけを送信することになる。パ
リティを持つレジスタに対しては、パリティはソース・
レジスタで生成され、宛先レジスタでチェックされる。
パリティを含まないレジスタに対しては、このパリティ
・チェック機構の働きを止める必要がある。宛先ユーザ
は、そのパリティ・チェック機構の働きを止めるように
要求する機能を備えた特別なデコード論理を含んでい
る。

【００１６】他の例として宛先ユーザが１個以上のＲＡ
Ｍを含む場合があり、アドレスからＲＡＭ選択信号を生
成しなくてはならない。例えば、宛先ユーザにローカル
記憶容量、データ・バッファ、低次の命令ＲＡＭ、高次
の命令ＲＡＭが含まれる場合、選択された宛先ユーザの
アドレスをデコードすることにより、以下のような選択
信号が生成されてくる：ローカル記憶の選択信号；デー
タ・バッファの選択信号；低次の命令ＲＡＭの選択信
号；高次の命令ＲＡＭの選択信号。こうしたＲＡＭの選
択信号は、宛先ユーザの中のデコード論理により生成さ
れる。

【００１７】さらに、そのアドレスが有効なアドレスで
あることを確かめねばならない。例えば、アドレスが読
み出し専用のアドレスに対して書き込みを指示したり、
書き込み専用のアドレスに対して読み出しを指示したり
保護されている記憶容量に対して書き込みを指示したり
すると、エラー・コードが生成される。

【００１８】問題となるのは、ここに挙げたものやその
他のアドレスデコードが、データ転送サイクルの間の時
間を消費することである。それは、消費されなければ、
ユーザ間のデータ転送に当てられる時間なのである。そ
の結果、様々なデコードを行いデータを転送できるよう
に、長いデータ転送サイクルが必要になる。

【００１９】

【課題を解決するための手段】本発明は、選択された宛
先ユーザのアドレスを分散方式でデコードし、それによ
りバス・サイクルを高速にし、早期のエラー検出を可能
にする方式及びシステムである。本発明の方式及びシス
テムでは、アドレス・デコードを１でなく２サイクルに
分散させ、バス・サイクルを高速にしている。また、本
発明では、バス調整器／コントローラ内部にアドレス・
デコード回路を設けて、アドレス・デコーディング及び
エラー検出がバス調整と平行して実行されるようにして
いる。

【００２０】

【実施例】図４に示すブロック図で、バス調整器／コン
トローラ７０は、本発明による分散アドレス・デコーテ
ィング回路である。既述の通り、バス調整器／コントロ
ーラ７０は、図１に示した共有データ・バス構造を持つ
システム内で使用されている。共有データ・バス構造で
は、データ・バスの”ソース・ユーザ”が、そのデータ
・バスの排他的な使用を要求する。バス調整器／コント
ローラ７０は、どのソース・ユーザが最高の優先権を有
するかを決定し、そのデータ・バスを通って望みの第２
のユーザ、つまり”宛先ユーザ”へ（から）データを送
信（受信）するソース・ユーザを選択する。この例に示
す場合、４個のデータ・バス・ユーザが存在する。デー
タ・バス・ユーザ数が幾つであっても選択することは可
能であり、本発明は同じように機能するので、ここに示
すユーザを用いて本発明の概念を説明する。

【００２１】図４に示すように、バス調整器／コントロ
ーラ７０は、マルチプレクサ（ＭＵＸ７２）、第２のマ
ルチプレクサ（ＭＵＸ７４）、調整器７６、デコーダ
（ＤＥＣＯＤＥ７８）及び複数のラッチから構成され
る。この場合、６個のラッチ８０ａ、８０ｂ、８０ｃ、
８０ｄ，８０ｅ、８０ｆが含まれる。バス調整器／コン
トローラ７０は、クロック・ジェネレータから２つのク
ロック信号システム・クロックＢ及びシステム・クロッ
クＣを受けとる。これらについては、以下で詳細に述べ
る。

【００２２】調整器７６は、４つのユーザの各々からソ
ース・ユーザ要求線３０ｆ、３０ｇ、３０ｈ、３０ｉを
介して、データ・バスの使用要求を受け取る。調整器７
６は、要求しているユーザのどれが最高の優先権を有す
るかを決定し、相当するユーザをユーザ選択線３０ｊ、
３０ｋ、３０ｌ、３０ｍを介して選択する。調整器７６
は、さらに、ＭＵＸ７２及びＭＵＸ７４により使用され
る制御信号も生成し、これらを制御線８２を介して出力
する。これらの制御信号は、ＭＵＸ７２及びＭＵＸ７４
に対し、どの入力信号を選択して出力すべきか指示す
る。

【００２３】ＭＵＸ７２は、システム内の４個のデータ
・バス・ユーザから、宛先ユーザアドレス線３２ａ、３
２ｂ、３２ｃ、３２ｄを介して宛先ユーザのアドレスを
受け取る。宛先ユーザ・アドレスとは、ソース・ユーザ
がデータを転送をしようとしている宛先ユーザのアドレ
スを指す。調整器７６からの制御線８２が、ＭＵＸ７２
に対して、選択するべきアドレスを指示する。選択され
たアドレスは、内部の宛先ユーザ・アドレス・バス８４
を介して、ＤＥＣＯＤＥ７８及びラッチ８０ｅへ入力さ
れる。

【００２４】ＭＵＸ７４には、各ユーザから、読み出し
／書き込み（Ｒ／Ｗ）選択線３０ａ、３０ｂ、３０ｃ、
３０ｄが入っている。これらの信号線は、ソース・ユー
ザにより提案された動作が、宛先ユーザに関する読み出
しであるか書き込みであるかを示す。調整器７６からの
制御線８２は、ＭＵＸ７４に対して、どのソース・ユー
ザのＲ／Ｗ線を選択するべきかを指示し、当てはまる信
号が制御線８６を介してＤＥＣＯＤＥ７８及びラッチ８
０ｆへ入力される。

【００２５】ＤＥＣＯＤＥ７８は、システムに初期デコ
ード機能を提供するために、ＭＵＸ７２から宛先ユーザ
・アドレスを受け取る。ＤＥＣＯＤＥ７８は、アドレス
をデコードし、どんな数であろうと必要な出力を与える
デコード論理で構成されている。この場合、ＤＥＣＯＤ
Ｅ７８には、４グループの出力がある：レジスタのデコ
ード信号８８ａ；ＲＡＭの選択信号８８ｂ；エラー・デ
コード信号８８ｃ；パリティ・チェック／生成信号８８
ｄ。ＤＥＣＯＤＥ７８によるデコード論理は、システム
の宛先ユーザにより通常提供される論理と類似してい
る。例えば、ある宛先ユーザには複数のレジスタがある
場合、宛先ユーザ・アドレスをデコードして、レジスタ
・デコード信号を生成しなければならない。本発明のバ
ス調整器／コントローラ７０を使用すると、これらのレ
ジスタ・デコード信号は、そのデコーティングがデータ
転送サイクルに完全に先立って終了するように提供され
る。

【００２６】同様に、ＤＥＣＯＤＥ７８は、宛先ユーザ
・アドレスをデコードして、ＲＡＭ選択信号８８ｂを出
力する。通常は、１個以上のＲＡＭを持つ宛先ユーザ
は、宛先ユーザ・アドレスをデコードして、書き込みも
しくは読み出しの対象になる特定のＲＡＭを選択するた
めに、ＲＡＭ選択信号を生成しなくてはならない。レジ
スタのデコード信号のように、ＲＡＭの選択信号は、選
択された宛先ユーザに対して、その宛先ユーザ・アドレ
スに従ってデータ転送サイクルの間に、バス調整器／コ
ントローラ７０により与えられる。そうすることで、宛
先ユーザがアドレスのデコードと選択信号の生成に通常
は必要とする時間を節約している。このような時間の節
約により、データ転送サイクルを短縮し、バス・サイク
ル全体を高速化している。

【００２７】同様のことが、ＤＥＣＯＤＥ７８の残りの
２つの出力、エラー・デコード信号８８ｃ及びパリティ
・チェック／生成信号８８ｄについても言える。既述の
通り、エラー・デコード信号は、宛先アドレスが有効か
無効かを示す。通常は、この動作は、ユーザにより、デ
ータ転送サイクルの間に実行される。本発明では、それ
とは対照的に、アドレスが調整サイクルの間にデコード
され、そのため、もしエラーが生じればより早期に検出
することができる。

【００２８】パリティ・チェック／生成信号８８ｄは、
１個以上のレジスタがある宛先ユーザに関係がある。転
送されるデータについてパリティを生成する能力を持っ
たレジスタもある。持たないレジスタもある。パリティ
を含むレジスタに対しては、パリティは再度生成され、
もともとのパリティと比較してチェックされる。パリテ
ィを含まないレジスタにとっては、パリティ・チェック
機構は、無意味になる。パリティ・チェック／生成信号
８８ｄは、宛先ユーザに対して、パリティをチェックす
るべきか、あるいはパリティ・チェック機構が無意味で
あるかどうかを指示する。この動作は、データ転送サイ
クルの間に通常通り実行される。しかし、本発明のバス
調整器／コントローラ７０を用いると、この動作は、調
整サイクルの間に実行され、データ転送サイクルの間に
通常消費されていた時間を節約することができる。

【００２９】ＤＥＣＯＤＥ７８からのデコードされた信
号は、宛先ユーザ・アドレスやＲ／Ｗ信号と同様に、ラ
ッチ８０ａ、８０ｂ、８０ｃ、８０ｄ，８０ｅ、８０ｆ
へ入力される。このラッチは、信号を適切な時に選択さ
れた宛先ユーザに対して出力できるように使用されてい
る。見ての通り、ラッチ８０ａ、８０ｂ、８０ｃ、８０
ｄ、８０ｅ、８０ｆは、システム・クロックＢ及びシス
テム・クロックＣの両方が入力されている。システム・
クロックＢはラッチから出力される信号へのクロックを
与えているが、システム・クロックＣは、ラッチへ入力
される信号へのクロックを与えている。システム・クロ
ックＢとシステム・クロックＣとの相対的な関係は、図
３のタイミング図に示されている。

【００３０】このように、本発明の方式及び装置は、レ
ジスタ・デコード信号やＲＡＭ選択信号等を生成するこ
とにより、調整サイクルの間にアドレス・デコーディン
グを行う。これにより、データ転送サイクルの間のアド
レス・デコーティング時間が最小化され、その結果、デ
ータ・バス上の装置はデータ転送サイクル中の依り早い
時期に選択され、バス・サイクル時全体を削減してい
る。調整サイクルの間に終了するデコーディングは全て
１点で集中的に実行され、各ユーザへ分散されていない
ので、重複するデコーディング論理が必要とされず、セ
ル・カウント（ｃｅｌｌｃｏｕｎｔ）が最小化され
る。また、調整サイクル中でデータ転送が始まるより前
に、ある種のエラー状態をより早期に検出することがで
きる。

【００３１】

【発明の効果】本発明により、選択された宛先ユーザの
アドレスを分散方式でデコードし、それによりバス・サ
イクルを高速にし、早期のエラー検出を可能にする方式
及びシステムが提供された。

【図面の簡単な説明】

【図１】従来のシステム及び方式を採用したバス構造を
持つシステムのブロック図である。

【図２】従来技術によるバス調整器／コントローラのブ
ロック図である。

【図３】図１のデータ・バスを通るデータ転送に関し
て、データ・バス制御信号、選択された宛先ユーザのア
ドレス、システム・クロック信号を示したタイミングの
図である。

【図４】本発明によるバス調整器／コントローラのブロ
ック図である。

【符号の説明】

１０通信装置３０制御線３２宛先ユーザのアドレス線３３クロック線３６、３８マルチプレクサ４２制御線８２、８６制御線８４宛先ユーザのアドレス・バス８８ａレジスタのデコード信号８８ｂＲＡＭの選択信号８８ｃエラー・デコード信号８８ｄパリティ・チェック／生成信号

Claims

【特許請求の範囲】

【請求項１】複数のユーザと、前記のあらゆるユーザ間でのデータ転送のために、前記
ユーザに接続されている共通の通信バスと、前記ユーザに対して、バス調整サイクルとデータ転送サ
イクルとがあるシステム・クロック信号を生成し供給す
る手段と、前記ユーザに接続され、前記通信バスの使用をユーザ間
で調整し、そのバス調整サイクルの間に、前記ユーザの
中から前記バスへアクセスするものを一つ選択し、選択
されたユーザを示す出力を生成する調整手段と、前記ユーザに接続され、あらゆるユーザから各々が希望
する相手ユーザのアドレスを受け取り、前記データ転送
サイクルの間に、前記選択されたユーザが希望する相手
ユーザのアドレスを出力し、前記調整手段に接続されて
おり且つ前記選択されたユーザを示す出力の受信手段
と、前記受信手段に接続され、前記バス調整サイクルの間
に、前記選択されたユーザが希望する相手ユーザのアド
レスをデコードする手段とを有する通信システム。
【請求項２】前記アドレス・デコード手段が、アドレス
指定エラーの有無を判定する手段と、その結果を示す１
個以上の信号を出力する手段とを有する請求項１に記載
の通信システム。
【請求項３】前記選択されたユーザが希望する相手ユー
ザには複数のレジスタが含まれ、前記アドレス・デコード手段は、前記選択されたユーザ
が前記複数のレジスタのどれにアドレスすべきかを示す
出力を与える請求項１に記載の通信システム。
【請求項４】前記選択されたユーザが希望する相手ユー
ザには複数のランダム・アクセス・メモリ（ＲＡＭ）が
含まれ、前記アドレス・デコード手段は、前記選択されたユーザ
が前記複数のＲＡＭのどれにアドレスすべきかを示す出
力を与える請求項１に記載の通信システム。
【請求項５】前記選択されたユーザには最低１個のレジ
スタが含まれ、前記選択されたユーザが希望する相手ユ
ーザには最低１個のレジスタとパリティ・チェック機が
含まれ、前記アドレス・デコード手段は、前記パリティ・チェッ
ク機構が有効かどうかを示す出力を与える請求項１に記
載の通信システム。
【請求項６】前記調整手段が、前記のバスにアクセスし
て相手ユーザとのデータ転送をするために、バス調整サ
イクルの間に前記ユーザからの送信要求を受信する手段
をさらに含む請求項１乃至５のいずれかに記載の通信シ
ステム。
【請求項７】複数のユーザと、前記のあらゆるユーザ間でのデータ転送のために、前記
ユーザに接続されている１個の共通の通信バスと、前記ユーザに対して、バス調整サイクルとデータ転送サ
イクルとがあるシステム・クロック信号を生成し供給す
る手段とから構成される通信システム内で使用され、前記バス調整サイクルの間に、前記ユーザの中から前記
データ転送サイクルの間に前記バスへアクセスするもの
を一つ選択する手段と、その選択されたユーザを示す出
力を生成する手段と、あらゆるユーザから各々が希望する相手ユーザのアドレ
スを受け取り、前記データ転送サイクルの間に、選択さ
れたユーザが希望する相手ユーザのアドレスを出力し、
前記選択手段に接続されており且つ前記選択されたユー
ザを示す出力の受信手段と、前記受信用手段へ接続され、前記バス調整サイクルの間
に、前記選択されたユーザが希望する相手ユーザのアド
レスをデコードする手段とを有するバス調整器。
【請求項８】前記アドレス・デコード手段の出力を受信
するために、前記デコード手段へ接続されている複数の
ラッチをさらに含み、前記システム・クロック信号生成手段が、最低２個のク
ロック信号を生成し、前記ラッチが最低２個の前記クロック信号を受信する手
段を有する請求項７に記載のバス調整器。
【請求項９】前記バスへアクセスして相手ユーザとデー
タ転送を行うために、バス調整サイクルの間、前記ユー
ザの各々からの送信要求を受信する手段をさらに含む請
求項７又は８に記載のバス調整器。