JP3179364B2 - 光ネットワークシステムにおける転送データ処理方式 - Google Patents

光ネットワークシステムにおける転送データ処理方式

Info

Publication number
JP3179364B2
JP3179364B2 JP10284697A JP10284697A JP3179364B2 JP 3179364 B2 JP3179364 B2 JP 3179364B2 JP 10284697 A JP10284697 A JP 10284697A JP 10284697 A JP10284697 A JP 10284697A JP 3179364 B2 JP3179364 B2 JP 3179364B2
Authority
JP
Japan
Prior art keywords
data
delimiter
transfer
block
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10284697A
Other languages
English (en)
Other versions
JPH10294728A (ja
Inventor
弥恵子 遠藤
Original Assignee
甲府日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 甲府日本電気株式会社 filed Critical 甲府日本電気株式会社
Priority to JP10284697A priority Critical patent/JP3179364B2/ja
Publication of JPH10294728A publication Critical patent/JPH10294728A/ja
Application granted granted Critical
Publication of JP3179364B2 publication Critical patent/JP3179364B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Optical Communication System (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は光ネットワークシス
テムにおける転送データ処理方式に関し、特に光ネット
ワークシステムにおけるノードでの転送データ処理方式
に関する。
【0002】
【従来の技術】図4は、従来の光ネットワークシステム
の一例を示すブロック図であり、n個のノード(4−
1,4−2,…4−3)とノード間ネットワーク4−1
0により構成されている。
【0003】従来の光ネットワークシステムにおいて、
ノードは、図4から分かるように、複数の演算プロセッ
サ(4−6,4−7,…4−8)と、主記憶装置4−4
と、リモートアクセス制御装置4−9と、これら演算プ
ロセッサと主記憶装置とリモートアクセス制御装置を接
続するノード内ネットワーク4−5により構成される。
【0004】リモートアクセス制御装置4−9は、リモ
ートアクセスが向かうノード番号を示すリモートアドレ
スをアドレス変換し自ノード内のローカルアドレスを生
成/変換するアドレス変換部と、自ノード内演算プロセ
ッサ(あるいは拡張記憶制御装置)が発行した他ノードへ
のリモートアクセスリクエスト、及び他ノードから送ら
れて来た自ノードへのリモートアクセスリクエストを受
け付け、これらのリクエストを選択調停し、選択された
リクエストをアドレス変換部に送出するコマンド処理・
管理部と、ノード間ネットワーク4−10あるいはノー
ド内ネットワーク4−5から送られてきたデータをバッ
ファに格納し、主記憶装置リクエスト制御部から送出さ
れたリクエストに対し、バッファからノード間ネットワ
ーク4−10あるいはノード内ネットワーク4−5にデ
ータを送出するデータ制御部により構成され、データ転
送を行う場合、ノード間ネットワーク4−10から送ら
れて来たデータをデータ制御部のバッファに格納すると
共に、アドレス変換部においてローカルアドレスを生成
/変換する。コマンド処理・管理部において、他ノード
から送られて来た自ノードへのリモートアクセスリクエ
ストを受け付け、これらのリクエストを選択調停し選択
されたリクエストによりデータ制御部のバッファに格納
されたデータとアドレス変換部において生成されたロー
カルアドレスをノード内ネットワークに出力する。
【0005】ノード間ネットワークは、ネットワ−クス
イッチ部と光インターフェイス部により構成される。
【0006】図5は、図4のノード間ネットワーク4−
10を示すブロック図である。ノード間ネットワーク
は、スイッチ部5−1と光インターフェイス部5−2に
より構成される。スイッチ部は、光インターフェイス部
から転送された転送ブロックを、転送ブロックに付随し
ている送出先ノード番号により送出先ノードを選択し、
光インターフェイス部に送出する。光インターフェイス
部は、光インターフェイス送信部と光インターフェイス
受信部により構成される。光インターフェイス送信部
は、パラレルデータをシリアル信号に変換後電気信号を
光信号に変換し送信する。光インターフェイス受信部
は、送信された光信号を電気信号に変換後さらにシリア
ル信号からパラレルデータに変換する。
【0007】ノード#1(5−12)からノード#0(5
−11)へのデータ転送を行う場合、ノード#1(5−1
2)から出力された転送ブロックは光インターフェイス
部の光インターフェイス送信部5−7から、光インター
フェイス受信部5−8に転送されスイッチ部5ー1を経
由して光インターフェイス送信部5ー6から光インター
フェイス受信部5ー5を通りノード#0(5−11)にデ
ータ転送が行われる。
【0008】異なるクロック位相で動作するシステム間
ネットワークで、同期(及び互いの接続確認)をとるため
決められた時間間隔に1度出力される同期確認信号をデ
リミタ信号と呼ぶ。デリミタ信号は両システムの位相の
ずれを吸収し同期を取るその特性の為に、信号がONの
間は送るデータの保障を行わない。この方式のシステム
では、固まりにし続けてデータ転送を行う(以後ブロッ
ク転送と呼ぶ)プロトコルでも、そのプロトコルとは無
関係にデリミタ信号ONの間はデータが送れず(保障さ
れない為)、ブロック転送中にデータが無効な時間(以後
スロットと呼ぶ)を生ずる。この無効スロットをデリミ
タと呼ぶ。
【0009】図6は、光インターフェイス送信部より送
出される転送ブロックの形式の一例を示す図である。図
6においては転送ブロックのライン長を256ラインと
する。1ラインは、符号部とヘッダ部とデータ部により
構成され、1wordとする。ヘッダ部には、送出元ノ
ード番号、自ノード番号、ブロックのライン長等の制御
情報が含まれている。転送ブロックには決められたライ
ン数分に対し、1ラインのデリミッタラインを挿入しな
ければならない。図6においては64ラインに対し、1
ラインのデリミッタラインを挿入する構成とする。
【0010】図7は、光インターフェイス受信部より受
理される転送ブロックの形式の一例を示す図である。デ
リミッタライン箇所おいて、デリミッタラインが数ライ
ン分新たに挿入される、もしくはデリミッタラインが全
くない場合がある。光インターフェイス受信側において
デリミッタラインを0から数ライン分とすることで、受
信側のクロックと送出側のクロックの周波数差を吸収す
ることができる。
【0011】図9は、上述したリモートアクセス制御装
置4−9におけるデータ制御部を示すブロック図であ
る。ノード間転送単位であるブロックが、図6のように
複数個のデータラインと光インターフェイスの同期合わ
せに必要となる複数個のデリミッタラインより構成さ
れ、ノード間ネットワークを通じて転送されるものとす
る。 リモートアクセス制御装置におけるデータ制御部
は、ノード間ネットワークからのブロック単位のデータ
を入力として、ブロックを構成するヘッダ部(ヘッダ部
には、送出元ノード番号、自ノード番号、ブロックのラ
イン長等の制御情報が含まれている)と、データ部の2
つの部分に分割し、ヘッダ部をヘッダ部格納バッファ9
−2へ、データ部をライトバッファ9−5へ送出するブ
ロック分割部9−1と、ブロック分割部9−1とライト
バッファ9−5に接続され、ライトバッファ9−5に対
してブロック分割部9−1から出力されたデータ部の書
き込みを制御する書き込み制御回路9−6と、ブロック
分割部9−1に接続され、ブロック分割部9−1から出
力されたヘッダ部を一時的に格納するヘッダ部格納バッ
ファ9−2と、ヘッダ部格納バッファ9−2とライトバ
ッファ9−5に接続され、ノード内主記憶装置9−7に
ブロック転送を行うためにライトバッファ9−5に対し
て、データ部の読みだしを指示する読みだし制御回路9
−4で構成されている。
【0012】ノード間データ転送単位である転送ブロッ
クをノード間ネットワークからノード内主記憶装置に書
き込み処理を行うときに、ノード間ネットワークからの
ブロック単位のデータは、ブロック分割部9−1におい
て、ブロックを構成するヘッダ部と、データ部の2つの
部分に分割され、ヘッダ部はヘッダ部格納バッファ9−
2へ、データ部はライトバッファ9−5へ送出される。
ブロック分割部9−1から出力されたデータ部は、書き
込み制御回路9−6から出力される書き込み指示により
ライトバッファ9−5へ書き込みが行われる。読みだし
制御回路9−4の読みだしを指示により、ライトバッフ
ァ9−5から主記憶装置9−7に対してデータ部を送出
する。この場合、該ブロックにデリミッタラインが挿入
されているが、デリミッタラインのデータは保証されて
いないため、主記憶装置に対してはデリミッタラインを
除いて連続した書き込みブロックアクセスをする必要が
ある。そのため、データ転送処理装置にライトバッファ
設け、ライトバッファ9−5には有効なデータのみを書
き込み(ヘッダ部の符号ビットで判断できる。)、ライト
バッファ9−5から主記憶装置に対してデータを送出す
ることにより、主記憶装置に対する連続した書き込みブ
ロックアクセスを可能としている。即ち、ブロック転送
を行う場合に転送ブロックに付加されるデリミッタライ
ンの個数は転送ブロックを構成するライン長に依存して
変化するため、付加されるデリミッタラインの個数は分
からず、デリミッタラインの挿入される箇所もわからな
い。従って、転送ブロックを構成するデータライン全て
を一度ライトバッファに格納して主記憶装置に対してデ
ータを送出している。
【0013】図8は、ノード間データ転送単位である転
送ブロックをノード間ネットワークからノード内主記憶
装置に書き込み処理を行うときのタイムチャートであ
る。図8において横軸は時間軸であり、縦方向の上から
下に転送ブロックがブロック分割部9−1から、ライト
バッファ9−5を介して、主記憶装置9−7に転送され
る。
【0014】転送ブロックは、データラインが256ラ
インであり4箇所2ラインずつデリミッタラインが挿入
されている。転送ブロックはブロック分割部1において
ヘッダ部とデータ部に分解され、ブロック分割部1から
出力されたデータ部はライトバッファ9−5に送出され
る。図8においては、データ部を一旦ライトバッファ9
−5に全て格納してから主記憶装置9−7に対してデー
タを送出するため、転送ブロックのデータ部を構成する
最後のラインがバッファに格納されてから主記憶装置に
対してデータ部の先頭ラインを送出している。
【0015】
【発明が解決しようとする課題】上述したように、光ネ
ットワークシステムにおける従来の転送データ処理方式
は、ノード間データ転送単位であるブロックをノード内
主記憶装置にブロック転送を行う場合に、該ブロックに
デリミッタラインが挿入されているため、転送ブロック
を構成するデリミッタラインを除いたデータライン全て
を一度ライトバッファに格納しなければ主記憶装置に対
してデータを送出できず、その結果主記憶装置に対する
アクセス時間に無駄な時間が生じ、ノードのデータ処理
能力が低下するという欠点があった。
【0016】本発明の目的は、データラインと光インタ
ーフェイスの同期合わせに必要となるデリミッタライン
により構成される転送ブロックを、ノード内主記憶装置
にブロック転送を行う場合に、ノード内のリモートアク
セス制御装置内で、転送ブロックを構成するデリミッタ
ラインを除いたデータラインをライトバッファに格納し
つつ、付加されるデリミッタラインの個数分だけ遅らせ
てライトバッファ内のデータラインを主記憶装置に送出
することにより、主記憶装置に対する連続した書き込み
アクセスを可能とし、ノードのデータ処理能力を向上さ
せることを目的とする。
【0017】
【課題を解決するための手段】本発明は、データライン
と光インターフェイスの同期合わせに必要となるデリミ
ッタラインにより構成される転送ブロックを光ネットワ
ークを介してノード間で転送する場合の光ネットワーク
システムにおける転送データ処理方式において、前記ノ
ードは、前記転送ブロックを受けて該転送ブロックを構
成する前記デリミッタラインを除いた前記データライン
を予め備えたライトバッファに格納しつつ、前記デリミ
ッタラインの個数分だけ遅らせて該ライトバッファ内の
該データラインを予め具備された主記憶装置に送出する
ことを特徴とする。
【0018】また、第2の発明は、第1の発明における
前記デリミッタラインの個数は、前記転送ブロックに含
まれる前記デリミッタラインの最大値であることを特徴
とする。
【0019】また、第3の発明は、第2の発明における
前記デリミッタラインの最大値は、前記転送ブロックの
ライン長と前記ノード間を前記転送ブロックが通過する
スイッチの個数及び前記ノード間で同期を取るために該
転送ブロック内に挿入されるでデリミッタラインの挿入
周期から決定されることを特徴とする。
【0020】また、第4の発明は、第3の発明における
前記デリミッタラインの最大値は、式(1)から決定さ
れることを特徴とする。
【0021】また、第5の発明は、第4の発明における
前記X及び前記Yの値は、前記転送ブロックのヘッダ部
に含まれるデータに基づいて算出することを特徴とす
る。
【0022】[作用]複数の演算プロセッサと、主記憶
装置と、リモートアクセス制御装置と、これら演算プロ
セッサと主記憶装置と、リモートアクセス制御装置を接
続するノード内ネットワークとからなるノードにおい
て、本発明に係わるリモートアクセス制御装置は、複数
個のデータラインと光インターフェイスの同期合わせに
必要となる複数個のデリミッタラインより構成される転
送ブロックを入力して、ヘッダ部とデータ部を分離し、
データ部をライトバッファへ格納し、ヘッダ部における
ブロックのライン長および発行元ノード番号と自ノード
番号の対応関係を基に、付加されたデリミッタライン数
の最大値を求め、ライトバッファに格納されているデー
タを求められたデリミッタライン数分遅らせて主記憶装
置に対して送出することにより、ライトバッファから主
記憶装置に対して最短のタイミングにおいてデータ送出
を行うことができる。
【0023】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【0024】図1は、本発明の光ネットワークシステム
における転送データ処理方式の一実施の形態を示すブロ
ック図である。
【0025】図1における、複数の演算プロセッサと、
主記憶装置と、リモートアクセス制御装置と、これら演
算プロセッサと主記憶装置と、リモートアクセス制御装
置を接続するノード内ネットワークとからなるノードに
おいて、本発明に係わるリモートアクセス制御装置は、
ライトバッファ1−5に接続され、ノード間ネットワー
クから図6のように複数個のデータラインと光インター
フェイスの同期合わせに必要となる複数個のデリミッタ
ラインより構成される転送ブロックを入力して、該ブロ
ックを構成するヘッダ部(ヘッダ部には、送出元ノード
番号、自ノード番号、ブロックのライン長等の制御情報
が含まれている)とデータ部の2つの部分に分割し、ヘ
ッダ部をデータ部出力タイミング計算回路1−3(もし
くはヘッダ部格納バッファ2)へ、データ部をライトバ
ッファ1−5へ送出するブロック分割部1−1と、ブロ
ック分割部1−1とライトバッファ1−5に接続され、
ライトバッファ1−5に対してブロック分割部から出力
されたデータ部の書き込みを制御する書き込み制御回路
6と、ブロック分割部1−1に接続され、ブロック分割
部1−1から出力されたヘッダ部を一時的に格納するヘ
ッダ部格納バッファ1−2と、ブロック分割部1−1と
ヘッダ部格納バッファ1−2に接続され、ブロック分割
部1−1もしくはヘッダ部格納バッファ1−2から出力
されたヘッダ部を入力とし、ブロックのライン長および
発行元ノード番号と自ノード番号の対応関係を基に下記
に示す式(1)から、付加されたデリミッタライン数の
最大値を求め、ライトバッファ1−5に格納されている
データ部を主記憶装置1−7に書き込みアクセスを行う
ために、求められたデリミッタライン数の最大値からラ
イトバッファ1−5からデータを読みだしを開始するタ
イミングを算出するデータ部出力タイミング計算回路1
−3と、データ部出力タイミング計算回路1−3とライ
トバッファ1−5に接続され、ライトバッファ1−5に
対して、データ部出力タイミング計算回路1−3の解析
結果からデータ部の読みだしを指示する読みだし制御回
路1−4で構成されている。
【0026】 ((X÷Z)×2)×Y (1) X;転送ブロックのライン長 Y;スイッチを通過する回数 Z;ノード間で同期を取るために挿入されるでデリミッ
タの挿入周期(ライン数) 次に、ノード間の距離(ノードとノード間のネットワ−
クスイッチの個数のこと)が1段の場合の光ネットワー
クシステムにおける本発明の実施例について説明する。
【0027】ノード間ネットワークからのノード間デー
タ転送単位である転送ブロックは、ブロック分割部1−
1において、ブロックを構成するヘッダ部(ヘッダ部に
は、送出元ノード番号、自ノード番号、ブロックのライ
ン長等の制御情報が含まれている)と、データ部の2つ
の部分に分割され、ヘッダ部はデータ部出力タイミング
計算回路1−3(もしくはヘッダ部格納バッファ1−2)
へ、データ部はライトバッファ1−5へ送出される。ブ
ロック分割部1−1から出力されたデータ部は、書き込
み制御回路1−6から出力される書き込み指示によりラ
イトバッファ1−5へ書き込みが行われる。
【0028】データ部出力タイミング計算回路1−3に
おいて、ブロック分割部1−1から出力されたヘッダ部
を入力として、ヘッダ部に含まれている転送ブロックの
ライン長(この場合256ラインとする)及びスイッチ部
の段数などを基に、式(1)から付加される最大のデリ
ミッタライン数を求め[この場合式(1)から((25
6÷64)×2)×1=8ライン]、ライトバッファ1
−5に格納されているデータ部を主記憶装置1−7に書
き込みアクセスを行うために、ライトバッファ1−5か
らデータの読みだしを開始するタイミングを算出し、そ
の解析結果から読みだし制御回路1−4はライトバッフ
ァ1−5に対してデータ部の読みだしを指示する。その
結果、転送ブロックに挿入されているデリミッタライン
8ライン数分遅らせるだけでライトバッファ1−5から
送出することができ、ライトバッファから主記憶装置に
対して最短のタイミングにおいてデータ送出を行うこと
ができる。
【0029】図3は、上述のノード間データ転送単位で
ある転送ブロックをノード間ネットワークからノード内
主記憶装置に書き込み処理を行うときのタイムチャート
である。
【0030】図3において横軸は時間軸であり、縦方向
の上から下に転送ブロックがブロック分割部1−1か
ら、バッファ1−5を介して、主記憶装置1−7に転送
される。転送ブロックは、データラインが256ライン
であり4箇所2ラインずつデリミッタラインが挿入され
ている。転送ブロックはブロック分割部1−1において
ヘッダ部とデータ部に分解され、ブロック分割部1から
出力されたデータ部はライトバッファ1−5に送出され
る。図3においてはデータ部は挿入されたデリミッタラ
イン数分(8ライン)だけ遅らせてバッファから主記憶装
置に対してデータを送出するので、転送ブロックのデー
タ部を構成するデータライン8ライン目がライトバッフ
ァに格納されてから主記憶装置に対してデータ部の先頭
ラインの送出をしている。その結果、本発明を実施した
場合は従来技術を用いた場合に比較すると256ライン
分速く主記憶装置に対してデータ部を送出できる。
【0031】上述した実施例は、ノード間の距離(ノー
ドとノード間のネットワ−クスイッチの個数のこと)が
1段の場合について説明したが、図2に示すようなノー
ド間の距離が一定でない光ネットワークシステムにおい
ても、本発明が同様に適用できることは言うまでもな
い。
【0032】
【発明の効果】以上説明したように、本発明は、データ
ラインと光インターフェイスの同期合わせに必要となる
デリミッタラインにより構成される転送ブロックを、ノ
ード内主記憶装置にブロック転送を行う場合に、ノード
内のリモートアクセス制御装置内で、転送ブロックを構
成するデリミッタラインを除いたデータラインをライト
バッファに格納しつつ、付加されるデリミッタラインの
個数分だけ遅らせてライトバッファ内のデータラインを
主記憶装置に送出することにより、主記憶装置に対する
連続した書き込みアクセスを可能とし、ノードのデータ
処理能力を向上させることが出来る効果がある。
【図面の簡単な説明】
【図1】本発明におけるノード内のリモートアクセス制
御装置の一実施例を示すブロック図である。
【図2】本発明に係わる光ネットワークシステムのネッ
トワーク構成を示す図である。
【図3】本発明を用いてノード間データ転送単位である
転送ブロックをノード間ネットワークからノード内主記
憶装置に書き込み処理を行うときのタイムチャートであ
る。
【図4】光ネットワークシステムの一実施例を示すブロ
ック図である。
【図5】ノード間ネットワークを示すブロック図であ
る。
【図6】光インターフェイス送信部より送出されるノー
ド間ネットワークを流れる転送ブロックの構成例を示す
図である。
【図7】光インターフェイス受信部より受理されるノー
ド間ネットワークを流れる転送ブロックの構成例を示す
図である。
【図8】従来技術におけるノード間データ転送単位であ
る転送ブロックをノード間ネットワークからノード内主
記憶装置に書き込み処理を行うときのタイムチャートで
ある。
【図9】従来のノード内のリモートアクセス制御装置の
一実施例を示すブロック図である。
【符号の説明】
1−1 ブロック分割部 1−2 ヘッダ部格納バッファ 1−3 データ部出力タイミング計算回路 1−4 読みだし制御回路 1−5 ライトバッファ 1−6 書き込み制御回路 1−7 主記憶装置 4−1,4−2,…4−3 ノード0,ノード1,…
ノードn−1 4−4 主記憶装置 4−5 ノード内ネットワーク 4−6,4−7…4−8 演算プロセッサ 4−9 リモートアクセス制御装置 4−10 ノード間ネットワーク 5−1 スイッチ部 5−3,5−6,5−7,5−10 光インタフェー
ス送信部 5−4,5−5,5−8,5−9 光インタフェース
受信部 5−11 ノード#0 5−12 ノード#1 9−1 ブロック分割部 9−2 ヘッダ部格納バッファ 9−4 読みだし制御回路 9−5 ライトバッファ 9−6 書き込み制御回路 9−7 主記憶装置

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 データラインと光インターフェイスの
    同期合わせに必要となるデリミッタラインにより構成さ
    れる転送ブロックを光ネットワークを介してノード間で
    転送する場合の光ネットワークシステムにおける転送デ
    ータ処理方式において、前記ノードは、前記転送ブロッ
    クを受けて該転送ブロックを構成する前記デリミッタラ
    インを除いた前記データラインを予め備えたライトバッ
    ファに格納しつつ、前記デリミッタラインの個数分だけ
    遅らせて該ライトバッファ内の該データラインを予め具
    備された主記憶装置に送出することを特徴とし、該主記
    憶装置に対する連続した書き込みアクセスを可能としノ
    ードのデータ処理能力を向上させることを目的とする光
    ネットワークシステムにおける転送データ処理方式。
  2. 【請求項2】 前記デリミッタラインの個数は、前記
    転送ブロックに含まれる前記デリミッタラインの最大値
    であることを特徴とする請求項1記載の光ネットワーク
    システムにおける転送データ処理方式。
  3. 【請求項3】 前記デリミッタラインの最大値は、前
    記転送ブロックのライン長と前記ノード間を前記転送ブ
    ロックが通過するスイッチの個数及び前記ノード間で同
    期を取るために該転送ブロック内に挿入されるでデリミ
    ッタラインの挿入周期から決定されることを特徴とする
    請求項2記載の光ネットワークシステムにおける転送デ
    ータ処理方式。
  4. 【請求項4】 前記デリミッタラインの最大値は、式
    (1)から決定されることを特徴とする請求項3記載の
    光ネットワークシステムにおける転送データ処理方式。 ((X÷Z)×2)×Y 式(1) X;転送ブロックのライン長 Y;スイッチを通過する回数 Z;ノード間で同期を取るために挿入されるデリミッタ
    ラインの挿入周期
  5. 【請求項5】 前記X及び前記Yの値は、前記転送ブ
    ロックのヘッダ部に含まれるデータに基づいて算出する
    ことを特徴とする請求項4記載の光ネットワークシステ
    ムにおける転送データ処理方式。
JP10284697A 1997-04-21 1997-04-21 光ネットワークシステムにおける転送データ処理方式 Expired - Fee Related JP3179364B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10284697A JP3179364B2 (ja) 1997-04-21 1997-04-21 光ネットワークシステムにおける転送データ処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10284697A JP3179364B2 (ja) 1997-04-21 1997-04-21 光ネットワークシステムにおける転送データ処理方式

Publications (2)

Publication Number Publication Date
JPH10294728A JPH10294728A (ja) 1998-11-04
JP3179364B2 true JP3179364B2 (ja) 2001-06-25

Family

ID=14338324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10284697A Expired - Fee Related JP3179364B2 (ja) 1997-04-21 1997-04-21 光ネットワークシステムにおける転送データ処理方式

Country Status (1)

Country Link
JP (1) JP3179364B2 (ja)

Also Published As

Publication number Publication date
JPH10294728A (ja) 1998-11-04

Similar Documents

Publication Publication Date Title
US7016989B1 (en) Fast 16 bit, split transaction I/O bus
US6108736A (en) System and method of flow control for a high speed bus
JPH02272925A (ja) ポインタ変換によるフレーム位相同期方法およびその回路
JP3179364B2 (ja) 光ネットワークシステムにおける転送データ処理方式
CA1270575A (en) I/o handler
US7107371B1 (en) Method and apparatus for providing and embedding control information in a bus system
JPH05300113A (ja) シェルフ構成におけるカード間通信方式
KR100266963B1 (ko) 전송되는 패킷을 오버래핑하여 인터페이스의 대기시간을 감소시키는 방법 및 장치
JP2823548B2 (ja) アクセス方法
JPH08214031A (ja) 通信システムおよび通信用中継器
JP4472402B2 (ja) バス装置
JPH10336252A (ja) シリアルデータ転送制御装置およびシリアルデータ転送方法
JP2721458B2 (ja) チャネル装置およびそのフレーム送受信方法
JPH11163910A (ja) 非同期データ通信方法,非同期データ通信装置,及び非同期データ通信システム
JP2001094598A (ja) サーバ装置、サーバノード装置、クライアントノード装置及びネットワークシステム
JP2763407B2 (ja) 多重化装置
KR100350465B1 (ko) 선입선출 메모리를 이용한 동기화 장치 및 방법
KR960009668B1 (ko) 브이 엠이(vme)를 에스버스(sbus)로 데이타 전송을 위한 사이즈 정보 발생회로
KR100406956B1 (ko) 음성메모리의 엑세스 충돌방지장치 및 그 제어방법
JPH01204169A (ja) バス転送制御方式
JP2000101617A (ja) 非同期デ―タ通信方法,非同期デ―タ通信装置,及び非同期デ―タ通信システム
JPH07235926A (ja) パケット送信・受信回路
JPH02307151A (ja) プロセッサ・システム
JPH01103757A (ja) データ転送装置
JP2005071278A (ja) クロック同期シリアルデータ転送方法および同システム

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010321

LAPS Cancellation because of no payment of annual fees