JPH03108930A - 非同期通信方式 - Google Patents

非同期通信方式

Info

Publication number
JPH03108930A
JPH03108930A JP1247252A JP24725289A JPH03108930A JP H03108930 A JPH03108930 A JP H03108930A JP 1247252 A JP1247252 A JP 1247252A JP 24725289 A JP24725289 A JP 24725289A JP H03108930 A JPH03108930 A JP H03108930A
Authority
JP
Japan
Prior art keywords
character
start bit
communication
unit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1247252A
Other languages
English (en)
Inventor
Toshihiro Konno
今野 敏廣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP1247252A priority Critical patent/JPH03108930A/ja
Publication of JPH03108930A publication Critical patent/JPH03108930A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野J 本発明は、例えばプリンタ装置におけるオペレーション
パネル・ユニットと主制御装置間の通信のように% 1
装置内の複数のマイクロプロセッサ処理装置間における
非同期通信方式に関し、特に処理時間を短縮するのに好
適な非同期通信方式に関する。
〔従来の技術] 従来、複数のマイクロプロセッサ処理装置を有する装置
では、例えば第2図のように、1装置内の2個のユニッ
ト(ユニットA、B)が48008PSで通信する場合
、ユニットAおよびユニットB相互間の通信手順は、第
3図のように示される。
この場合、受信側のユニットBはlキャラクタ単位で応
答キャラクタを返送する方式を採用している。すなわち
、ユニットAが送信したキャラクタlをユニットBが受
は取り、その解析を行った後、応答キャラクタ2をユニ
ットAに送信する。さらに、ユニットAから送信された
キャラクタ3についても、解析の後、応答キャラクタ4
を送信する。
同様の手順で、次伝送キャラクタがあれば、送受信を続
行する。
この方法では、第4図に示すように、ユニットAがキャ
ラクタを送信してから応答キャラクタを受は取るまで、
正常な通信でも待ち時間(約2ミリ秒)を要する。
従って、各ユニットは、通信相手へのキャラクタ数送信
を開始した時点で、相手からの応答を受信できるにも拘
らず、最小でも、約2ミリ秒待たされることになり、伝
送すべきキャラクタ数が多いと、通信時間を長びかせる
。特に、キー押下、およびLEDやLCD表示等、操作
に関連する処理では、マンマシンインタフェースの問題
となってしまう。
一方、プリンタ装置のオペレーションパネル・ユニット
と主制御装置間の通信等、1装置内における複数のマイ
クロプロセッサ処理装置間の通信では、伝送効率を向上
させるため、次に挙げる方法が考えられている。
(1)ボーレートを高める。
(2)全2重通信方式とする。
(3)情報を圧縮して伝送する。
これらの方法では、装置の構成が複雑になったり、通信
処理時間が増大したり、あるいは通信プロトコルを変更
する必要が生じて、既存のユニットをそのまま利用する
ことは難しい。
なお、情報を圧縮して伝送する方法としては、例えば“
特開昭63−284951号”が挙げられる。
(発明が解決しようとする課題〕 上記従来技術では、伝送すべきキャラクタ数が多いと、
通信時間を長びかせるという問題があった。また%(1
)〜(3)に示した方法を用いる場合には、既存のユニ
ットを利用することは難しい。
本発明の目的は、このような問題点を改善し、ボーレー
トおよび通信プロトコルの変更を行わず、既存のユニッ
トを利用して、新開発ユニットとの伝送効率を向上させ
、ユニット間の情報伝送量の増加に対応して、処理時間
を短縮することが可能な非同期通信方式を提供すること
にある。
〔課題を解決するための手段〕
上記目的を達成するため、本発明の非同期通信方式は、
マイクロプロセッサと、非同期シリアルデータとパラレ
ルデータの相互変換を行う通信手段(非同期通信回路)
と、マイクロプロセッサへの割り込み動作を行う手段(
割込回路)とを有するユニットを1装置内に複数備え、
各ユニット間でデータを伝送する場合、lキャラクタ受
信毎に応答キャラクタを返送するマイクロプロセッサ処
理装置間の非同期通信方式において、通信相手からのシ
リアル受信データのスタートビットを検出する手段(ス
タートビット検出回路)と、スタートビットの検出を抑
止する手段(スタートビット検出抑止回路)とを設け、
受信側ユニットでは、スタートビットを検出すると、割
り込みによってキャラクタの受信開始を認識するととも
に、スタートビットの検出を抑止して、直ちに応答キャ
ラクタを返送し、送信側ユニットは、当該応答キャラク
タを受信して次データの送信を開始し、受信側ユニット
は、当該キャラクタの受信終了時点で解析を行うことに
特徴がある。
【作用) 本発明においては、受信側ユニットのスタートビット検
出回路がスタートビットを検出すると、割込回路を通じ
てマイクロプロセッサ(以下MPUと記す)に通知され
、直ちに正常応答キャラクタが送信される。これにより
、送信側ユニットは次のキャラクタを迅速に送信するこ
とができる。
さらに、当該キャラクタの受信完了後、受信側ユニット
は解析を行い、異常がある場合のみ、ブレークキャラク
タを送信する。
従って、正常な通信では、応答キャラクタを返送するま
での時間が短縮されるため、新開発のユニットが増設さ
れても、既存ユニット間のプロトコルを変更することな
く、快適なマンマシンインタフェースを実現することが
できる。
〔実施例〕
以下5本発明の一実施例を図面により説明する。
第5図は、本発明の一実施例におけるマイクロプロセッ
サ処理装置の構成図である。
本実施例では、!装置内に第5図に示すようなユニット
(マイクロプロセッサ処理袋ra)を複数有し、ユニッ
ト間でデータ通信を行う場合について述べる。
第5図において、51はユニット全体を制御するMPU
、52は受信したデータおよびMPU51のマイクロプ
ログラムを格納するデータメモリ、53は非同期シリア
ルデータとパラレルデータの相互変換を行い、送信完了
信号あるいは受信完了信号を送出する非同期通信回路、
55は通信相手からの非同期シリアルデータの受信開始
を検出して、スタートビット検出信号を出力するスター
トビット検出回路、56は不必要なスタートビット検出
を抑止するスタートビット検出抑止回路、54はスター
トビット検出時にMPU51等に通知する割込回路、5
7は他ユニットからのデータを受は取るインタフェース
回路である。
このような構成により、通信データは、例えば操作パネ
ルユニット(図示せず)からインタフェース回路57を
通じて転送され、非同期通信回路53でパラレルデータ
に変換されて、データメモリ52に格納される。
この際、スタートビット検出回路55は、インタフェー
ス回路57より受信シリアル信号を得て、割込回路54
を通じてMPU51に検出を通知する。
また、スタートビット検出抑止回路56は、MPU51
によるスタートビット検出の要否の指定により、割込回
路54へのスタートビット検出通知信号を制御する。
次に、本実施例におけるデータ通信時の処理手順につい
て述べる。
第1図は、本発明の一実施例における非同期式データ伝
送方式を示すフローチャート、第6図は本発明の一実施
例におけるユニット間通信を示すタイミングチャートで
ある。
本実施例では、MP[J51は受信開始に先立ち、スタ
ートビット検出抑止回路55に対して検出指定を行う(
101)。
こうして、通信相手から送信が開始されると(102)
、スタートビット検出回路55が動作して、割込回路5
4を通じ、MPU51に通知する。
この時、スタートビット検出抑止回路56に対し、抑止
送元する(103)。
次に、MPU51は次に正常応答キャラクタを送信開始
する(104)。
さらに、約2ミリ秒後に、非同期通信回路53からMP
U51に対して受信完了信号により受信完了が通知され
るので(105)、MPU51はこれを解析し、正常な
らば(106)、ステップ107へ進み、異常ならば、
ブレークキャラクタを送信して(108)、通信相手に
異常を知らせ、ステップ101へ戻る。なお、送信完了
が先に発生した場合には、雑音として扱い1通信相手に
ブレークキャラクタを送信して、ステップ101へ戻る
また、ブレークキャラクタを送信した場合には、MPU
51により、lキャラクタ分の受信データを捨てるよう
に制御される。
これらの処理を全データ完了まで繰り返す。
〔発明の効果] 本発明によれば、新開発のユニットが増設されても、既
存ユニットを変更することなく、通信時間を半減するこ
とができる。
例えば、情報伝送量の増加が2倍までなら、従来と同等
の通信時間で済み、また、伝送量が同じなら、従来、通
信完了を待つ以外になかったMPUが、次の処理をより
早く開始できる。
【図面の簡単な説明】
第1図は本発明の一実施例における非同期式データ伝送
方式を示すフローチャート、第2図は従来のユニット間
通信を示す説明図、第3図は従来のユニット間通信を示
すシーケンス図、第4図は従来のユニット間通信を示す
タイミングチャート、第5図は本発明の一実施例におけ
るマイクロプロセッサ処理装置の構成図、第6図は本発
明の一実施例におけるユニット間通信を示すタイミング
チャートである。 51:マイクロプロセッサ(MPU)、52’:データ
メモリ、53:非同期通信回路、54;割込回路、55
ニスタ一トビツト検出回路、56:スタートビツト検出
抑止回路、57:インタフェース回路。 第 図 第 図 第 5 図 Qつ Qつ バ

Claims (1)

    【特許請求の範囲】
  1. (1)マイクロプロセッサと、非同期シリアルデータと
    パラレルデータの相互変換を行う通信手段と、マイクロ
    プロセッサへの割り込み動作を行う手段とを有するユニ
    ットを1装置内に複数備え、該ユニット間でデータを伝
    送する場合、1キャラクタ受信毎に応答キャラクタを返
    送するマイクロプロセッサ処理装置間の非同期通信方式
    において、通信相手からのシリアル受信データのスター
    トビットを検出する手段と、該スタートビットの検出を
    抑止する手段とを設け、受信側ユニットでは、該スター
    トビットを検出すると、割り込みによってキャラクタの
    受信開始を認識するとともに、スタートビットの検出を
    抑止して、直ちに応答キャラクタを返送し、送信側ユニ
    ットは、当該応答キャラクタを受信して次データの送信
    を開始し、受信側ユニットは、当該キャラクタの受信終
    了時点で解析を行うことを特徴とする非同期通信方式。
JP1247252A 1989-09-22 1989-09-22 非同期通信方式 Pending JPH03108930A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1247252A JPH03108930A (ja) 1989-09-22 1989-09-22 非同期通信方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1247252A JPH03108930A (ja) 1989-09-22 1989-09-22 非同期通信方式

Publications (1)

Publication Number Publication Date
JPH03108930A true JPH03108930A (ja) 1991-05-09

Family

ID=17160720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1247252A Pending JPH03108930A (ja) 1989-09-22 1989-09-22 非同期通信方式

Country Status (1)

Country Link
JP (1) JPH03108930A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11305950A (ja) * 1998-04-17 1999-11-05 Fujitsu Ltd 磁気ディスク制御装置によるリモート転送方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11305950A (ja) * 1998-04-17 1999-11-05 Fujitsu Ltd 磁気ディスク制御装置によるリモート転送方法

Similar Documents

Publication Publication Date Title
JPH04142642A (ja) 通信機能付き情報処理装置
GB2198018A (en) Simultaneous data communication
JPH03108930A (ja) 非同期通信方式
JPH0473178B2 (ja)
US6912210B1 (en) Data communication system and communication device used
JPS5811146B2 (ja) ポ−リングエミュレ−タを用いた通信方式
KR910008445B1 (ko) 호 해제 방법
JPS61186046A (ja) 端末接続制御方式
JPH06152679A (ja) パケット網を利用した通信システム
KR0141294B1 (ko) 퍼스널 컴퓨터 내장형 전전자 교환기 접속용 프로세서
JP2502850B2 (ja) Scsiシステムのコミュニケ―ション方法
JPH01141455A (ja) 公衆通信回線切断方式
JPH04205620A (ja) プリンタ制御装置
JPH03117945A (ja) Hdlc手順を用いた通信装置
JPH0583297A (ja) パケツト転送方式
JPS6074852A (ja) 通信制御装置
JPH06326744A (ja) マルチベンダ間メッセージ通信システム
JPS6013628B2 (ja) 多元デ−タフレ−ム伝送方式
JPS62117440A (ja) 通信制御方式
JP2003256178A (ja) 装置間データ通信の制御装置及び方法
JPH0722284B2 (ja) 通信制御装置
JPH03158924A (ja) プリンタ制御装置
JPH02216941A (ja) 連続受信制御方式
JPS63202154A (ja) シリアル通信方式
JPS62247441A (ja) 送信メツセ−ジ一括転送方式