JPS6158064A - メモリ書込保護機能を有するマイクロプロセツサ制御システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、バックアップ電源を備えたランダムアクセス
メモリを存するマイクロプロセッサ制御システムに於い
て、ランダムアクセスメモリの書込保護領域を任意に設
定できると共に、電源断時のマイクロプロセッサの暴走
によるランダムアクセスメモリの四速内容の破壊を防止
するメモリ書込保工Ｗａ能を有するマイクロプロセッサ
制御システムに関するものである。

〔従来の技術〕

ランダムアクセスメモリに書込まれたデータに対して、
他のデータを上古きした場合は、最初のデータを破壊す
ることになるが、このようなデータの破壊を防止するメ
モリの四速保護方式として、既に各種の方式が提案され
ている。例えば、複数のロック式のスイッチを設け、こ
のスイッチによって書込保護を行うメモリの領域を指定
する方式がある。これは、電？ＪＱ断時にプロセツサが
暴走しても、ハード的に書込保護領域が指定されている
ので、確実な保護が可能となる。

又ソフトウェアによりメモリの書込保護領域情報をセッ
トするレジスタを設け、書込アドレスについてはこのレ
ジスタにセットされた書込保護領域アドレスと照合する
ことにより、メモリの四速保護を行う方式も知られてい
る。

〔発明が解決しようとする問題点〕

メモリの書込保護領域を指定するスイッチを設ける方式
に於いては、スイッチを筐体外に設けた場合、オペレー
タ等による誤り操作の可能性が高く、誤り操作により古
仏保護解除を行うと９．重要なデータが破壊される欠点
がある。又スイッチを筐体内に設けた場合は、オペレー
タ等による誤り操作を防止することができるが、書込保
護領域の設定や変更の度に、筐体の前面扉等を開いてス
イッチを操作しなければならず、その設定や変更操作が
繁雑となる欠点がある。

又レジスタを設けて、書込保護領域を設定する方式に於
いては、書込保護領域の設定、変更をソフトウェアによ
り比較的節単に変更できるが、電源断等による電源電圧
低下によって、プロセッサが暴走し、也込保護を解除す
る危険性を有する欠点があった。

本発明は、前述のような欠点を改善することを目的とす
るものである。

〔問題点を解決するだめの手段〕

本発明のメモリ四速保護機能を仔するマイクロプロセッ
サ制御システムは、バックアップ電源をＴｒするランダ
ムアクセスメモリと、このランダムアクセスメモリの書
込み、続出しを制御するマイクロプロセッサと、外部電
源より供給された電圧を各部の動作電圧に変換して供給
すると共に外部電源断時にマイクロプロセッサの退避処
理が可能なように電圧供給をｍ続する電源供給部と、前
記マイクロプロセッサの退避処理により前記ランダムア
クセスメモリの書込保護領域データが格納されるレジス
タと、外部電源断時に前記ランダムアクセスメモリの書
込禁止信号をオンとし、外部電源復旧により書込禁止信
号をオフとする保護回路とを備えているものである。

〔作用〕

ランダムアクセスメモリの書込保護領域をレジスタにソ
フトウェアによりセントすることができるので、任意の
時点で所望の領域を書込保護領域とすることができ、又
電源断時には、ランダムアクセスメモリの全書込保護領
域データをレジスタにセットし、且つフリップフロップ
からのチップセレクト信号を０″として、マイクロプロ
セッサの暴走によりランダムアクセスメモリをアクセス
しても、ランダムアクセスメモリに書込むことができな
いので、四速保＝Ｉεを行うことができるものである。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第１図は本発明の実施例のブロック図であり、１はマイ
クロプロセッサ（ＭＰＵ）　、２は電源供給部（ＰＷ）
　、３はランダムアクセスメモリ　（ＲＡＭ）、ＭＯ−
Ｍｎは領域、４はレジスタ、５はアドレスデコーダ、６
．７はフリップフロップ、８はアンド回路、９０〜９ｎ
はアンド回路、１０はデータバス、１１はアドレスバス
、１２はコントロールバス、Ｇ１．Ｇ２はゲート回路、
Ｒ１−Ｒ３は抵抗、Ｃ１，Ｃ２はコンデンサ、Ｄｌはダ
イオードである。

電源供給部２は商用電源等から給電され、マイクロプロ
セッサ１や各部の動作電圧を供給するものであり、その
商用電源等の断によっても、マイクロプロセッサ１の退
避処理を可能とするように、暫くの間は動作電圧の供給
を継続できる措成を有するものである。又電源断検出信
号ＰＦＤは、正常時は“０“で、電源断検出により“ｌ
”となる。従って、正常時は、コンデンサＣ１の端子電
圧はローレベルであるから、ゲート回路Ｇ１の出ツノ信
号ば０″となっている。又正常時は、電源供給部２から
の電圧ＶＣＣによりコンデンサＣ２の端子電圧はハイレ
ベルとなり、ゲート回１■Ｇ２の出力信号は“１”とな
っている。

レジスタ４及びフリップフロップ６．７のリセ・ノド端
子Ｒに、ゲート回路Ｇ２の出ツノ信号が加えられ、その
出力信号が“０″の時、１″への立上りによりレジスタ
４及びフリップフロップ６．７はリセット（データ端子
りの入力が“ｌ”となり、クロック端子ＧＫに加えられ
る信号が“０”から“１”へ立上るまで出力レベルを保
持）されるものである。従って、正常時は、フリップフ
ロップ６．７はリセット状態になっており、フリップフ
ロップ７のｄ端子出力のチップセレクト信号Ｃ３は“１
″となる。

又データバス１０を介して書込保護領域データがレジス
タ４のデータ端子りに加えられ、このレジスタ４を指定
するアドレス信号がアドレスバス１１を介してアドレス
デコーダ５に加えられ、且つコントロールバス１２に書
込信号ＷＲが送出されると、アンド回路８の出力信号が
レジスタ４とフリップフロップ６とのクロック端子ＧＫ
に加えられ、レジスタ４には書込保ｆｉ　ＳＲ域データ
がセットされる。又フリップフロップ６のデータ端子り
には、電源断ではないので、“０”が加えられることに
なり、リセット状態が継続される。

ランダムアクセスメモリ３の各領域ＭＯｘＭｎは、チッ
プセレクト信号Ｃ３が“１″で、書込信号ＷＲによる書
込信号ＷＲＯ〜ＷＲｎが“１”の場合に、アドレスバス
１１からの書込アドレス信号により指定された領域に、
データバス１０を介して加えられたデータが書込まれる
。その場合、レジスタ４に例えば、領域Ｍｌが書込保１
！領域としてセットされていると、書込信号ＷＲがコン
トロールバス１２に送出されても、アンド回路９１の出
力信号の書込信号ＷＲＩは“Ｏ”となるので、領域Ｍ１
がアドレスバス１１を介したアドレス信号によりアクセ
スされて書込みを行うとしても、書込みが不可能となる
ので、この領域Ｍｌの書込保護を行うことができる。

前述のように、レジスタ４には、ソフトウェアによって
ランダムアクセスメモリ３の書込保護領域データをセッ
トすることができるので、任意の時点で任意の領域を書
込保Ｍｕ　Ｈ域とすることができ、且つ任意の時点で解
除することができる。

又電源断時には、電源供給部２からは電源断検出信号Ｐ
ＦＤが１１″として出力され、それによってコンデンサ
Ｃ１の端子電圧はハイレベルとなり、ゲート回路Ｇ１の
出力信号は“１”となる。

この“１”の出力信号が退避処理の割込信号ＮＭＩとし
てマイクロプロセッサ１に加えられる。この割込信号Ｎ
ＭＩによりマイクロプロセッサ１は退避処理を開始する
。電源供給部２は、マイクロプロセッサ１の退避処理終
了までは動作電圧を供給できるように、内部のコンデン
サ等の容量が選定されている。

又マイクロプロセッサ１は、退避処理が終了すると、レ
ジスタ４を指定するアドレス信号をアドレスバス１１に
送出し、データバス１０にランダムアクセスメモリ３の
全書込保護領域データを送出し、コントロールバス１２
に書込信号ＷＲを送出する。それによってアンド回路８
の出力信号は１”となり、レジスタ４にはランダムアク
セスメモリ３の全四速保ＩＥ　ｊＭ域データがセットさ
れ、又デτタバス１０を介してフリップフロップ６のデ
ータ端子りに“１”が加えられるので、フリップフロン
プロはセットされて、そのＱ端子出力信号は“１”とな
る。

フリップフロップ７のデータ端子りには割込信号ＮＭＩ
が加えられ、クロック端子ＧＫにはフリップフロップ６
のＱ端子出力信号が加えられるので、フリップフロップ
６のＱ端子出力信号の立上りによってフリップフロップ
７はセットされる。

それによって、ｄ端子出力信号のチップセレクト信号ｃ
ｓは“０″となる。

前述のように、レジスタ４にランダムアクセスメモリ３
の全書込保ｉ（ｔ　ｆｉＩ域データがセットされるので
、書込信号ＷＲが“１″となっても、アンド回路９０〜
９ｎの出力信号の書込信号ＷＲＯ−ＷＲｎは“０”とな
り、チップセレクト信号Ｃ８も“Ｏ”であるから、マイ
クロプロセッサ１の暴走によりランダムアクセスメモリ
３に対する書込アクセスがあっても、書込みは不可能と
なる。又フリップフロップ７はセットされた後は、電源
復旧までリセットされることはないので、ランダムアク
セスメモリ３の書込保護を確実に行うことができる。

電源復旧により電源供給部２から各部へ動作電圧が供給
されると、コンデンサＣ２の端子電圧が次第に上昇し、
ゲート回路Ｇ２の闇値以上となると、その出力信号は“
１”となる。この出力信号はシステムリセット信号ＲＥ
Ｓとなり、マイクロプロセ・７す１に加えられるので、
マイクロプロセッサ１は初期状態にリセットされ、又レ
ジスタ４及びフリップフロップ６．７がリセットされる
。

従って、ランダムアクセスメモリ３のチップセレクト信
号Ｃ３は“１”となり、又レジスタ４にはソフトウェア
により会込保Ｅｌｆ、Ｂ域データの書込みが行われる。

第２図は電源断時のシーケンス説明図であり、第３図は
電源断時のΦ〜■のステップからなるフローチャートを
示す０時刻１０に電源断が発生すると、第３図のフロー
チャートでは■のステ、プとなり、電源供給部２から第
１図に示す構成以外の部分に供給する電圧は、第２図の
Ｔａ）に示すように、時刻ｔｏから次第に低下する。こ
の電圧低下により、電源断検出信号ＰＦＤが時刻ｔ１に
第２図の（Ｃ１及び第３図の■のステップに示すように
出力される。マイクロプロセッサ１を含む第１図の構成
に対しては、電源供給部２から第２図の（ｂｌに示すよ
うに時刻ｔ５まで動作電圧が確保されて供給される。

電源検出信号ＰＦＤが時刻ｔ１に“ｌ”となると、コン
デンサＣ１の端子電圧が次第に上昇して、ゲート回路Ｇ
１の闇値以上となる時刻ｔ２に割込信号ＮＭＩが第２図
の（ｄ）及び第３図のステップ■に示すように発生して
、マイクロプロセッサｌに加えられる。この割込信号Ｎ
Ｍｒが加えられる時刻ｔ２までは、第２図の（ｅ）に示
すように、マイクロプロセッサｌは通常動作を行い、割
込信号ＮＭＩにより電源断退避処理を開始し、第３図の
■のステップとなる。

電源断退避処理が終了すると、時刻ｔ３〜む４間に、ラ
ンダムアクセスメモリ３の全書込保ＩＨｉ域データをレ
ジスタ４にセントするステップ■を行い、且つフリップ
フロップ６をセットするステップ■を行い、フリップフ
ロンプロのＱ端子出力信号によりチップセレクト信号Ｃ
３を出力するフリップフロップ７をセットし、そのｄ端
子出力信号のチップセレクト信号Ｃ３を“０”とするス
テップ■を行い、次のステップ■でマイクロプロセッサ
１は動作を停止する。

ランダムアクセスメモリ３は書込信号ＷＲＯ〜ＷＲｎが
“１”で書込可能となるものであるが、“０”で書込可
能となるメモリを用いた場合は、レジスタ４にセットす
る書込保ｊｌ！　９．Ｑ　Ｍデータの論理レベルの選定
、或いはアンド回路９０〜９ｎを他の論理ゲートに変更
すれば良いことになる。

〔発明の効果〕

以上説明したように、本発明は、ランダムアクセスメモ
リ３の四速保護領域データをソフトウェアによりセント
できるレジスタ４と、ランダムアクセスメモリ３のチッ
プセレクタ信号Ｃ８を出力するフリップフロップ７とを
設けて、電源断時に、レジスタ４にランダムアクセスメ
モリ３の全四速保ＫＷ　ｎＭ域データをセットすると共
に、チップセレクト信号Ｃ３を“０”として、マイクロ
プロセッサ３が電圧低下による動作不安定で暴走したと
しても、ランダムアクセスメモリ３の書込保護が確実に
行われる利点がある。そして、正常時の書込保ｉＩｔ　
ｓｕ域の設定及び解除も容易であり、マイクロプロセッ
サ制御システムの信頼性及び実用性を向上することがで
きる。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は電源断
時のシーケンス説明図、第３図は電源断時のフローチャ
ートを示す。 １はマイクロプロセッサ（ＭＰＵ）　、２は電源供給部
（ＰＷ）　、３はランダムアクセスメモリ　（ＲＡＭ）
　、ＭＯ＝Ｍｎは領域、４はレジスタ、５はアドレスデ
コーダ、６．７はフリップフロップ、８はアンド回路、
９０〜９ｎはアンド回路、１０はデータバス、１１はア
ドレスバス、１２はコントロールバス、Ｇ１．Ｇ２はゲ
ート回路、Ｒ１−Ｒ３は抵抗、ＣＩ、Ｃ２はコンデンサ
、Ｄｌはダイオードである。 第２図 ｔ。 第３図

Claims (1)

【特許請求の範囲】
1. バックアップ電源を有するランダムアクセスメモリと、
   該ランダムアクセスメモリの書込み、誘出しを制御する
   マイクロプロセッサと、外部電源より供給された電圧を
   各部の動作電圧に変換して供給すると共に該外部電源断
   時に前記マイクロプロセッサの退避処理が可能なように
   電圧供給を継続する電源供給部と、前記マイクロプロセ
   ッサの退避処理により前記ランダムアクセスメモリの書
   込保護領域データが格納されるレジスタと、外部電源断
   時に前記ランダムアクセスメモリの書込禁止信号をオン
   とし、外部電源復旧により該書込禁止信号をオフとする
   保護回路とを備えたことを特徴とするメモリ書込保護機
   能を有するマイクロプロセッサ制御システム。