JPH02224138A - 情報処理装置の再開方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は情報処理装置の再開方式に関し、特に通信機器
における瞬断を含むパワーオンレセットによる再開か、
障害によるリセット再開かを区別し、パワーオンリセッ
ト以外の障害は障害情報をＤｕｍｐする等の処理を必要
とする情報処理装置の再開方式に関する。

（従来の技術） 従来、この種の再開方式としては、メモリ上にそのデー
タを保持し、そのデータが破壊されていれば、瞬断を含
むパワーオンリセット再開とみなす方式や、パワーオン
リセット以外初期化されない再開レジスタをもち、その
データが破壊されていればパワーオンリセット再開とみ
なす方式が採用されていた。

（発明が解決しようとする課題） 上述した従来の情報処理装置の再開方式は、メモリを利
用する場合には瞬断により、その書き込まれたデータが
十分破壊される保証がなく、また、メモリを利用する場
合も、パワーオンリセット以外初期化されない再開レジ
スタを用いた場合も、ソフト暴走による障害で、そのデ
ータを書き換えてしまうことを防ぐことができないとい
う欠点がある。

（課題を解決するための手段） 本発明による情報処理装置の再開方式は、パワーオンリ
セット信号を出力する回路と、パワーオン以外のリセッ
ト信号を出力する回路と、前記パワーオンリセット信号
によってのみ初期化されるレジスタであってＣＰＵから
のＯＵＴ命令によるデータをＩ／Ｏライト信号とそのチ
ップセレクト信号および前記レジスタに書き込まれたプ
ロテクト用の特定ｂｉｔのデータが０の時のみ書き込め
る再開レジスタと、Ｉ／Ｏリードとそのチップセレクト
信号により前記再開レジスタに書き込まれたデータを読
み出すゲートとを有することにより瞬断を含むパワーオ
ンリセットによる再開か障害によるリセット再開かを区
別して処理する。

（実施例） 次に本発明について図面を参照して説明する。

第１図は本発明による情報処理装置の再開方式の一実施
例を示す全体構成図であり、再開レジスタ１／Ｏおよび
ゲート１１７を含んで構成されている。

再開レジスタ１／Ｏのデータ入力部ＩＯ〜Ｉ３にはＣＰ
Ｕのデータバスで２°ｂｉｔ／Ｏ６゜２’　　ｂｉｔ／
Ｏ７，２”　　ｂｉｔ／Ｏ８゜２’ｂｉｔ／Ｏ９が接続
されており、ＣＫ部に入力されるクロックＣＬＯＣＫの
立ち上がりでＩＯ〜、１３のデータをラッチする。この
ラッチされたデータは００が２°ｂｉｔ、０１が２’ｂ
ｉｔ。

ｏ２が２２ｂ　ｉ　ｔ、０３が２’　ｂ　ｉ　ｔとして
それぞれ信号１１８，１１９．１２０として出力される
。また、ＲＥＳＥＴ部に入力されるＡｃｔｉｖｅ　　Ｌ
ｏｗの信号で初期化され、出力はａｌｌ　“０″になる
。

リセット回路／Ｏ１はパワーオン以外のリセット回路で
、パワーオン以外のリセット信号／Ｏ３を出力する。ま
た、パワーオンリセット回路／Ｏ２はオンリセット信号
／Ｏ４を出力する。これら出力信号／Ｏ３，／Ｏ４のＡ
ＮＤ出力はリセット信号／Ｏ５となる。

従って、電源立ち上げ時、および瞬断を含むパワーオン
リセット再開時、信号／Ｏ４のＡｃｔｉＶｅ　　Ｌｏｗ
の信号が再開レジスタ１／ＯのＲＥＳＥＴ部に入力され
て初期化され、出力はａｌｌ“０”になる、この再開レ
ジスタ１／Ｏを割り付けられたＩ／ＯマツプのＩＮ命令
で読むと、信号１１４のＩ／Ｏリード信号のＡｃｔｉｖ
ｅ　　Ｌ。

Ｗと、信号１１２のＩ／Ｏアドレスの再開レジスタのチ
ップセレクト信号Ａｃｔｉｖｅ　　ＬｏｗのＯＲ出力信
号１１６の再開レジスタリード時イネーブル信号Ａｃｔ
ｉｖｅ　　Ｌｏｗにより再開レジスタ１／Ｏのリード時
のゲート１１７をイネーブルにして開ける。

すると、再開レジスタ１／Ｏからの出力データが２°ｂ
ｉｔのデータ信号１１８．２’　ｂｉｔのデータ信号１
１９．２２ｂｉｔのデータ信号１２０．２’　ｂｉｔの
データ信号１１３がゲート１１７を通してＣＰＵのデー
タバス／Ｏ６〜／Ｏ９に出力される。

第２図は初期化状態およびパワーオンリセット時の状態
のリードのデータである。２０１は当該レジスタは下位
４ｂｉｔｌ、か使用していないなめ、ｄｏｎ　　ｔ　　
ｃａｒｅになる。また２０２および２０３はａｌｌ　　
Ｏ″となる。

さて、通信機器の初期設定をし、ＯＮ　　ＬＩＮＥに入
る直前で、第３図に示すように２’ｂｉｔ３０２を“１
”としたデータをＯＵＴ命令で書き込む。上位４ｂｉｔ
３０１はｄｏｎ’ｔ　　ｃａｒｅであり、３０３は任意
のデータでよい。第１図の再開レジスタ１／Ｏにおいて
入力データが入るとＩ／Ｏライト信号１１１のＡｃｔｉ
ｖｅ　　Ｌ。

Ｗと信号１１２のＡｃｔｉｖｅ　　Ｌｏｗおよび信号１
１３のデータＬｏｗで再開レジスタ１／Ｏへのデータラ
ッチ信号１１５はＬｏｗとなる。ここで、信号１１３は
初期状態、パワーオンリセット再開時は“０”である。

次に、入力データが確定し、Ｉ／Ｏライト信号がｌ、□
ｗからＨｌｇｈへと立ち上がると、信号１１５は立ち上
がりのＣＬＯＣＫとなり、再開レジスタ１／Ｏにラッチ
される。しかし、−度う・ｙチされると２ｓｂｔｔデー
タは“ｌ”となるため、信号１１３は“１”つまりＨｉ
ｇｈを保持し、それ以後ＯＵＴ命令でデータを書いても
、信号１１５はＨｉｇｈ状態が継続されるため、データ
をラッチできない、つまり、瞬断およびパワーオンによ
るリセットによる初期化以外１／Ｏのう・ツチされたデ
ータは保持され、かつプロテクトされる。したがって、
ソフト暴走によって誤って再開レジスタ１／Ｏに０ｔＪ
Ｔ命令を出してデータを書き換えようとしても、書き換
わらず、確実にパワーオン再開以外は２’ｂｉｔ“１”
に固定され、瞬断を含むパワーオンリセット再開か、障
害によるリセット再開かの区別ができる。

（発明の効果） 以上説明したように本発明は、瞬断を含むパワーオンリ
セット以外は初期化されず、かつ、プロテクト用の特定
ｂｉｔを“１”にすることで、度データを書き込むと保
持し、ソフト暴走時、０ＬＪＴ命令で誤って書いても書
き換わらないようプロテクト機能をもつ再開レジスタを
用いることにより、システムダウンの原因が、瞬断を含
む電源断によるものなのか、または他の障害でリセット
再開したものなのかをこの再開レジスタを読むだけで判
別でき、ソフトの処理をメモリを用いるときよりも大幅
に削減できる。また、従来の再開レジスタソフト暴走に
より書き換えられる可能性は全くないため、／Ｏ０％信
頼して処理できる効果がある。

【図面の簡単な説明】

第１図は本発明による情報処理装置の再開方式の一実施
例を示す全体構成図、第２図は再開レジスタの設定前の
初期状態およびパワーオンによるリセット再開時のレジ
スタの状態を示す図、第３図は再開レジスタのデータ設
定時、通常運用時およびパワーオンによるリセット再開
を除く、リセット再開時のレジスタの状態を示す図であ
る。 ／Ｏ１・・・パワーオン以外のリセット回路、／Ｏ２・
・・パワーオンリセット回路、／Ｏ３・・・パワーオン
以外のリセット信号（Ａｃｔｉｖｅ　　Ｌ。 ｗ）、／Ｏ４・・・パワーオンリセット信号（Ａｃｔｉ
ｖｅ　　Ｌｏｗ）、／Ｏ５−リセット信号（Ａｃｔｉｖ
ｅ　　Ｌｏｗ）　、／Ｏ６，／Ｏ７，／Ｏ８゜／Ｏ９・
・・ＣＰＵのデータバス、１／Ｏ・・・再開レジスタ、
１１１・　Ｉ／Ｏライト信号（ＡｃｔｉｖｅＬＯＷ）、
１１２・・・再開レジスタチップセレクト信号（Ａｃｔ
ｉｖｅ　　Ｌｏｗ）、１１３−再開レジスタ２’ｂｉｔ
のデータ信号、１１４・・・Ｉ／Ｏリード信号（Ａｃｔ
ｉｖｅ　　Ｌｏｗ）、１１５・・・再開レジスタへのデ
ータラッチ信号（立ち上がりエッヂでラッチ）、１１６
・・・再開レジスタリード時イネーブル信号（Ａｃｔｉ
ｖｅ　　Ｌ。 ｗ）、１１７・・・ゲート、１１８，１１９，１２０・
・・再開レジスタのデータ信号、２０１，２０２゜２０
３・・・再開レジスタリード、ライト時データ、３０１
．３０２，３０３・・・再開レジスタリード、ライト時
データ。 第２図 第３図

Claims (1)

【特許請求の範囲】
1. パワーオンリセット信号を出力する回路と、パワーオン
   以外のリセット信号を出力する回路と、前記パワーオン
   リセット信号によってのみ初期化されるレジスタであっ
   てＣＰＵからのＯＵＴ命令によるデータをＩ／Ｏライト
   信号とそのチップセレクト信号および前記レジスタに書
   き込まれたプロテクト用の特定ｂｉｔのデータが０の時
   のみ書き込める再開レジスタと、Ｉ／Ｏリードとそのチ
   ップセレクト信号により前記再開レジスタに書き込まれ
   たデータを読み出すゲートとを有することにより瞬断を
   含むパワーオンリセットによる再開か障害によるリセッ
   ト再開かを区別して処理することを特徴とする情報処理
   装置の再開方式。