JPS6157541U - - Google Patents
Info
- Publication number
- JPS6157541U JPS6157541U JP14109984U JP14109984U JPS6157541U JP S6157541 U JPS6157541 U JP S6157541U JP 14109984 U JP14109984 U JP 14109984U JP 14109984 U JP14109984 U JP 14109984U JP S6157541 U JPS6157541 U JP S6157541U
- Authority
- JP
- Japan
- Prior art keywords
- power source
- bias power
- semiconductor integrated
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
第１図は本考案に係る半導体集積回路装置の一
実施例を示す図、第２図は本考案の半導体集積回
路装置の断面図、第３図は本考案の半導体集積回
路装置の平面図、第４図は従来の半導体集積回路
装置の説明の為の図である。 １：電源端子、２，３：バイサアス用端子、４
：接地端子、５：出力端子、１７：信号処理回路
、Ｍ１：主電源、Ｍ２，Ｍ３：バイアス電源、Ａ
１，Ａ２：バツフアー回路。
実施例を示す図、第２図は本考案の半導体集積回
路装置の断面図、第３図は本考案の半導体集積回
路装置の平面図、第４図は従来の半導体集積回路
装置の説明の為の図である。 １：電源端子、２，３：バイサアス用端子、４
：接地端子、５：出力端子、１７：信号処理回路
、Ｍ１：主電源、Ｍ２，Ｍ３：バイアス電源、Ａ
１，Ａ２：バツフアー回路。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 第一導電型の島領域に第二導電型の拡散層
抵抗が形成された半導体集積回路装置に於いて、
該拡散層抵抗に第１と第２の電極が設けられ、該
第１の電極が所定の回路領域に接続され、且つ該
第２の電極が第１のバイアス電源に接続され、該
島領域の第３の電極に第１と第２のダイオードの
アノードが接続され、第１のダイオードのカソー
ドに該バイアス電源と同電位か、或いはその電位
より高い第２のバイアス電源が接続され、第２の
ダイオードのカソードに電圧源が接続された該島
領域を含むことを特徴とする半導体集積回路装置
。 (2) 前記ダイオードがトランジスタのベースと
コレクタ間に抵抗が接続されてなる実用新案登録
請求の範囲第１項記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14109984U JPS6157541U (ja) | 1984-09-18 | 1984-09-18 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14109984U JPS6157541U (ja) | 1984-09-18 | 1984-09-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6157541U true JPS6157541U (ja) | 1986-04-17 |
Family
ID=30699444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14109984U Pending JPS6157541U (ja) | 1984-09-18 | 1984-09-18 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6157541U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4960181A (ja) * | 1972-10-06 | 1974-06-11 |
-
1984
- 1984-09-18 JP JP14109984U patent/JPS6157541U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4960181A (ja) * | 1972-10-06 | 1974-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6157541U (ja) | ||
| JPH0328517Y2 (ja) | ||
| JPH0722182B2 (ja) | 相補形半導体装置 | |
| JPS61102057U (ja) | ||
| JPS60149149U (ja) | Ｃｍｏｓ集積回路 | |
| JPH0183352U (ja) | ||
| JPH0256438U (ja) | ||
| JPS61107017U (ja) | ||
| JPS62122358U (ja) | ||
| JPS6315065U (ja) | ||
| JPH03122534U (ja) | ||
| JPS61123549U (ja) | ||
| JPS6210452U (ja) | ||
| JPS58195455U (ja) | バイポ−ラｉｃ | |
| JPS63169711U (ja) | ||
| JPS60193708U (ja) | 低入力端子電圧型カレントミラ−回路 | |
| JPS6315066U (ja) | ||
| JPS6429855U (ja) | ||
| JPS6230359U (ja) | ||
| JPH02125342U (ja) | ||
| JPS60149152U (ja) | 埋込み型ツエナ−ダイオ−ド | |
| JPS63198342U (ja) | ||
| JPS6221551U (ja) | ||
| JPH01169048U (ja) | ||
| JPS6165761U (ja) |