JPS6157116A - 電子スイツチ回路 - Google Patents
電子スイツチ回路Info
- Publication number
- JPS6157116A JPS6157116A JP17971084A JP17971084A JPS6157116A JP S6157116 A JPS6157116 A JP S6157116A JP 17971084 A JP17971084 A JP 17971084A JP 17971084 A JP17971084 A JP 17971084A JP S6157116 A JPS6157116 A JP S6157116A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- diode
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、アナログ回路に用いられる電子スイッチ回路
に関するものである。
に関するものである。
従来例の構成とその問題点
従来、たとえば、ビデオのノイズ除去手段などに用いら
れる電子スイッチ回路には、第１図のような回路形式の
ものがある。同回路図中Ｅ１．Ｅ２゜ＥＲ，ＥＲ／は直
流電圧、Ｖｌ、 Ｖ２は入力交流信号である。ｎｐｎ
）ランジスタ対Ｑ１．Ｑ２は差動回路を形成し、ダイオ
ード接続体Ｑ３はトランジスタ対Ｑ１．Ｑ２と同特性の
トランジスタのベース。
れる電子スイッチ回路には、第１図のような回路形式の
ものがある。同回路図中Ｅ１．Ｅ２゜ＥＲ，ＥＲ／は直
流電圧、Ｖｌ、 Ｖ２は入力交流信号である。ｎｐｎ
）ランジスタ対Ｑ１．Ｑ２は差動回路を形成し、ダイオ
ード接続体Ｑ３はトランジスタ対Ｑ１．Ｑ２と同特性の
トランジスタのベース。
コレクタを短絡したものである。又、ｎｐｎｌ−７ンジ
スタＱ４．Ｑ５およびダイオード接続体Ｑ６は、前記ト
ランジスタＱ１．Ｑ２．Ｑ３ と同様な構成である。な
お、コンデンサＣ，，Ｃ２は結合コンデンサである。
スタＱ４．Ｑ５およびダイオード接続体Ｑ６は、前記ト
ランジスタＱ１．Ｑ２．Ｑ３ と同様な構成である。な
お、コンデンサＣ，，Ｃ２は結合コンデンサである。
いま、ｖｌの入力信号を出力端ａからとり出そうとする
ときは、直流電圧Ｅ１は、トランジスタ対Ｑ１．Ｑ２を
完全にスイッチングさせるのに十分低い電圧とし、一方
、直流電圧Ｅ２は、トランジスタ対Ｑ４．Ｑ５を完全に
スイッチングさせるのに十分高い電圧とする。これによ
り、両トランジスタ対のうちの各１方のトランジスタＱ
、、Ｑ４はオン。
ときは、直流電圧Ｅ１は、トランジスタ対Ｑ１．Ｑ２を
完全にスイッチングさせるのに十分低い電圧とし、一方
、直流電圧Ｅ２は、トランジスタ対Ｑ４．Ｑ５を完全に
スイッチングさせるのに十分高い電圧とする。これによ
り、両トランジスタ対のうちの各１方のトランジスタＱ
、、Ｑ４はオン。
また、各他方のトランジスタＱ２．Ｑ５はオフとなり、
この結果、ダイオードＱ３は順バイアスとな９導通また
、夕゛イオードＱ６は逆バイアスとなり非導通となる。
この結果、ダイオードＱ３は順バイアスとな９導通また
、夕゛イオードＱ６は逆バイアスとなり非導通となる。
従って、出力端ａには、ｖｌ の入力信号がダイオー
ドＱ３を介して現われる。
ドＱ３を介して現われる。
一方、直流電圧Ｅ１．Ｅ２の電圧関係を逆にすれば、そ
れぞれ、トランジスタＱ２．Ｑ５およびダイオードＱ６
がオン、また、トランジスタＱ１．Ｑ４およびダイオー
ドＱ がオフとなシ、ｖ２の入力信号がダイオードＱ６
を介して出力端ａに取シ出される。
れぞれ、トランジスタＱ２．Ｑ５およびダイオードＱ６
がオン、また、トランジスタＱ１．Ｑ４およびダイオー
ドＱ がオフとなシ、ｖ２の入力信号がダイオードＱ６
を介して出力端ａに取シ出される。
上記のように、交流信号人力ｖ１或いはｖ２を、出力端
子ａに取シ出す事はできるが、逆の場合、即ち、端子ａ
よシ交流信号を加えて、その信号をトランジスタＱ１或
いはＣ５のベースに取９出す事は不可能である。また、
上記説明においても、従来例として示した第１図のよう
な回路では、交流信号入力の直流電圧成分Ｅ Ｒ、Ｅ
Ｒｔ が必要であり、ｌ もし直流電圧
成分ＥＲ，ＥＲ’を回路素子で構成するならば、その回
路構成は、第１図のものより複雑なものとなってしまう
、という欠点があった。
子ａに取シ出す事はできるが、逆の場合、即ち、端子ａ
よシ交流信号を加えて、その信号をトランジスタＱ１或
いはＣ５のベースに取９出す事は不可能である。また、
上記説明においても、従来例として示した第１図のよう
な回路では、交流信号入力の直流電圧成分Ｅ Ｒ、Ｅ
Ｒｔ が必要であり、ｌ もし直流電圧
成分ＥＲ，ＥＲ’を回路素子で構成するならば、その回
路構成は、第１図のものより複雑なものとなってしまう
、という欠点があった。
発明の目的
力端子の直流電圧成分を自己設定とし、また、交流信号
の入力端子と出力端子とは、互いに置き換えることがで
き、しかも簡単な回路構成の電子スイッチ回路を提供す
るものである。
の入力端子と出力端子とは、互いに置き換えることがで
き、しかも簡単な回路構成の電子スイッチ回路を提供す
るものである。
発明の構成
本発明の回路構成は、入力側と出力側をそれぞれのダイ
オードのアノード側に置き、それらのダイオードのカソ
ード側を互いに接続する事により、入力側と出力側は対
称的な形式になシ、信号は、ダイオードを通じて、やシ
取シが行なわれるのである。
オードのアノード側に置き、それらのダイオードのカソ
ード側を互いに接続する事により、入力側と出力側は対
称的な形式になシ、信号は、ダイオードを通じて、やシ
取シが行なわれるのである。
実施例の説明
第２図は、本発明の回路構成の一実施例である。
従来例として示した第１図と本発明の実施例として示し
た第２図で、等価もしくは擬似等価な部分即 については、同一の記号を用いている。第２図中、Ｅｌ
、Ｅ２は直流電圧、Ｖ １． Ｖ ２ 、 ’ＩＦ ３
は入力交流信号であシ、コンデンサＣ１，Ｃ２，Ｃ３は
結合コンデンサである。端子ａ、ｂ、ｃは出力端子であ
り、入力交流信号Ｖ ３． ’Ｖ ２ 、 ”Ｉ １と
スイッチＳｗ１． Ｓｖ２゜８ｗ３で切り換えられる。
た第２図で、等価もしくは擬似等価な部分即 については、同一の記号を用いている。第２図中、Ｅｌ
、Ｅ２は直流電圧、Ｖ １． Ｖ ２ 、 ’ＩＦ ３
は入力交流信号であシ、コンデンサＣ１，Ｃ２，Ｃ３は
結合コンデンサである。端子ａ、ｂ、ｃは出力端子であ
り、入力交流信号Ｖ ３． ’Ｖ ２ 、 ”Ｉ １と
スイッチＳｗ１． Ｓｖ２゜８ｗ３で切り換えられる。
即ち、端子Ａ、Ｂ、Ｃは交流信号側にスイッチが接続さ
れている時は入力端子となり、出力端子ａ、ｂ、ｃ側に
スイッチが接続されている時は出力端子となり、そのス
イッチの状態は用途に応じて使い分ける。さて、ダイオ
ード接続体Ｑ１ＰＱ３は、ｎｐｎ トランジスタＱ２と
同特性のトランジスタのベース、コレクタヲ短絡したも
のであり、ダイオードＱ１とトランジスタＱ２ば、擬似
差動回路を構成している。ｎｐｎトランジスタＱ４およ
びダイオードＱ５．Ｑ６は、前記の各トランジスタＱ１
．Ｑ２．Ｑ３と同様な構成である。
れている時は入力端子となり、出力端子ａ、ｂ、ｃ側に
スイッチが接続されている時は出力端子となり、そのス
イッチの状態は用途に応じて使い分ける。さて、ダイオ
ード接続体Ｑ１ＰＱ３は、ｎｐｎ トランジスタＱ２と
同特性のトランジスタのベース、コレクタヲ短絡したも
のであり、ダイオードＱ１とトランジスタＱ２ば、擬似
差動回路を構成している。ｎｐｎトランジスタＱ４およ
びダイオードＱ５．Ｑ６は、前記の各トランジスタＱ１
．Ｑ２．Ｑ３と同様な構成である。
今、ｖｌの入力信号を出力端子ａからとり出す場合は、
スイッチＳｖ１．Ｓｗ２．Ｓｗ３は全て下側になければ
ならない。この時、直流電圧Ｅ１ば、ダイオード、トラ
ンジスタ対Ｑ１゜Ｃ２を完全にスイッチングさぜるのに
十分低い電圧とし、一方、直流電圧Ｅ２は、ダイオード
、トランジスタ対Ｑ４．Ｑ５を完全にスイッチングさせ
るのに十分高い電圧とする。これにより、前記ダイオー
ド、トランジスタ対のうち各一方のトランジスタＱ１゜
Ｑ はオン、また各他方のトランジスタＱ２．Ｑ５はオ
フとなシ、この結果ダイオードＱ３は順バイアスとなシ
導通、またダイオードＱ６は逆バイアスとなり非導通と
なる。従って、出力端子ａにはｖｌの入力信号が、ダイ
オードＱ３を介して現われる。いま、入力信号ｖ１の伝
達経路について見てみると、入力信号ｖ１は、ダイオー
ドＱ１及び同Ｑ３を通過して出力端子ａに達しており、
この様子を信号を考えずに見たならば、即ち、端子Ａと
Ｃで見たならば、両者は全くの等価で何の差違も無い事
が分かる。従って、スイッチＳｗ１． Ｓｗ２゜Ｓ Ｖ
／ ｓを、上記の場合とは逆の接点に切換えるならば、
ｖ３の入力信号は、出力端子Ｃから取り出きれる。
スイッチＳｖ１．Ｓｗ２．Ｓｗ３は全て下側になければ
ならない。この時、直流電圧Ｅ１ば、ダイオード、トラ
ンジスタ対Ｑ１゜Ｃ２を完全にスイッチングさぜるのに
十分低い電圧とし、一方、直流電圧Ｅ２は、ダイオード
、トランジスタ対Ｑ４．Ｑ５を完全にスイッチングさせ
るのに十分高い電圧とする。これにより、前記ダイオー
ド、トランジスタ対のうち各一方のトランジスタＱ１゜
Ｑ はオン、また各他方のトランジスタＱ２．Ｑ５はオ
フとなシ、この結果ダイオードＱ３は順バイアスとなシ
導通、またダイオードＱ６は逆バイアスとなり非導通と
なる。従って、出力端子ａにはｖｌの入力信号が、ダイ
オードＱ３を介して現われる。いま、入力信号ｖ１の伝
達経路について見てみると、入力信号ｖ１は、ダイオー
ドＱ１及び同Ｑ３を通過して出力端子ａに達しており、
この様子を信号を考えずに見たならば、即ち、端子Ａと
Ｃで見たならば、両者は全くの等価で何の差違も無い事
が分かる。従って、スイッチＳｗ１． Ｓｗ２゜Ｓ Ｖ
／ ｓを、上記の場合とは逆の接点に切換えるならば、
ｖ３の入力信号は、出力端子Ｃから取り出きれる。
一方、ｖ２の入力信号を出力端子ａから取り出す場合、
或いは、ｖ３の入力信号を出力端子すから取り出す場合
には、直流電圧Ｅ１．Ｅ２の電圧関係を逆にすることに
より、夕”イオード０５，０６およびトランジスタＱ２
がオン、またダイオードＱ１゜Ｑ３およびトランジスタ
Ｑ４がオフとなり、スイッチＳｖ 、Ｓｗ Ｓｗが
下側にある時は、ｖ２の入力信号は出力端子ａから取り
出され、一方、スイッチＳｗ Ｓｗ Ｓｗ が上
側にある時は、ｖ３の入力信号は出力端子すから取り出
される。
或いは、ｖ３の入力信号を出力端子すから取り出す場合
には、直流電圧Ｅ１．Ｅ２の電圧関係を逆にすることに
より、夕”イオード０５，０６およびトランジスタＱ２
がオン、またダイオードＱ１゜Ｑ３およびトランジスタ
Ｑ４がオフとなり、スイッチＳｖ 、Ｓｗ Ｓｗが
下側にある時は、ｖ２の入力信号は出力端子ａから取り
出され、一方、スイッチＳｗ Ｓｗ Ｓｗ が上
側にある時は、ｖ３の入力信号は出力端子すから取り出
される。
今までは、入力端子と出力端子の互換性を中心に説明し
たが、ここで観点を変えて説明する。
たが、ここで観点を変えて説明する。
スイッチＳｗ１．Ｓｗ２．Ｓｗ３が全て下側にあるとき
は、本発明は従来例として示した第１図の回路と同様な
機能を有し、直流電圧Ｅ１が、ダイオード、トランジス
タ対Ｑ１．Ｑ２を完全にスイッチングさせるのに十分低
い電圧で、直流電圧Ｅ２が、ダイオード、トランジスタ
対Ｑ４．Ｑ５を完全にスイッチングさせるのに十分高い
電圧である時は、出力端子ａＫｉｌ″ｌ：ｖ１の入力信
号が取り出される。
は、本発明は従来例として示した第１図の回路と同様な
機能を有し、直流電圧Ｅ１が、ダイオード、トランジス
タ対Ｑ１．Ｑ２を完全にスイッチングさせるのに十分低
い電圧で、直流電圧Ｅ２が、ダイオード、トランジスタ
対Ｑ４．Ｑ５を完全にスイッチングさせるのに十分高い
電圧である時は、出力端子ａＫｉｌ″ｌ：ｖ１の入力信
号が取り出される。
一方、直流電圧Ｅ１．Ｅ２の関係を逆にすると、出力端
子ａには、ｖ２の入力信号が取り出される。
子ａには、ｖ２の入力信号が取り出される。
次に、スイッチＳｗ１．Ｓｗ２．Ｓｗ３が全て上側にあ
るときは、本発明は従来例として示した第１図の回路に
は無い機能を有し、直流電圧Ｅ１が、ダイオード、トラ
ンジスタ対Ｑ、、Ｑ２を完全にスイッチングさせるのに
十分低い電圧で、直流電圧Ｅ２が、ダイオード、トラン
ジスタ対Ｑ４．Ｑ５を完全にスイッチングさせるのに十
分高い電圧である時は、出力端子Ｃには、ｖ３の入力信
号が取シ出され、出力端子すには、信号は取り出されな
い。一方、直流電圧Ｅ１．Ｅ２の関係を逆にすると、出
力端子Ｃには信号は取り出されず、出力端子すにｖ３の
入力信号が取り出される。また、直流電圧Ｅ１゜Ｒ２を
、それぞれのダイオード、トランジスタ対Ｑ１．Ｑ２及
び０４，０５を完全にスイッチングさせるのに十分低い
電圧にすると、出力端子す及びＣの両方に、ｖ３の入力
信号が取り出される。
るときは、本発明は従来例として示した第１図の回路に
は無い機能を有し、直流電圧Ｅ１が、ダイオード、トラ
ンジスタ対Ｑ、、Ｑ２を完全にスイッチングさせるのに
十分低い電圧で、直流電圧Ｅ２が、ダイオード、トラン
ジスタ対Ｑ４．Ｑ５を完全にスイッチングさせるのに十
分高い電圧である時は、出力端子Ｃには、ｖ３の入力信
号が取シ出され、出力端子すには、信号は取り出されな
い。一方、直流電圧Ｅ１．Ｅ２の関係を逆にすると、出
力端子Ｃには信号は取り出されず、出力端子すにｖ３の
入力信号が取り出される。また、直流電圧Ｅ１゜Ｒ２を
、それぞれのダイオード、トランジスタ対Ｑ１．Ｑ２及
び０４，０５を完全にスイッチングさせるのに十分低い
電圧にすると、出力端子す及びＣの両方に、ｖ３の入力
信号が取り出される。
ここで、入力端子及び出力端子の直流電圧成分について
説明する。いま、ｖｌの交流信号を出力端子ａに取り出
す場合、即ち、ダイオードＱ１゜Ｑ 及びトランジスタ
Ｑ４がオン、ｔ−た、ダイ第一ド０５，０６及びトラン
ジスタＱ４がオフしている場合を考える。この時、端子
Ｃの電圧（以後ｖｃと記す）及び端子Ａの電圧（以後ｖ
Ａと記す）は、ダイオードＱ１．Ｑ３と抵抗Ｒ１，Ｒ２
，Ｒ４だけで決まシ、その値は次式で表わされる。
説明する。いま、ｖｌの交流信号を出力端子ａに取り出
す場合、即ち、ダイオードＱ１゜Ｑ 及びトランジスタ
Ｑ４がオン、ｔ−た、ダイ第一ド０５，０６及びトラン
ジスタＱ４がオフしている場合を考える。この時、端子
Ｃの電圧（以後ｖｃと記す）及び端子Ａの電圧（以後ｖ
Ａと記す）は、ダイオードＱ１．Ｑ３と抵抗Ｒ１，Ｒ２
，Ｒ４だけで決まシ、その値は次式で表わされる。
以下余白
Ｆ τ
ン ２
（１）式及び（２）式において、ダイオードＱ１．Ｑ３
に流れる電流を等しくすると、すなわち、抵抗Ｒ１とＲ
゛４の値を等しくすると、直流電圧成分ＶＡとＶｃの値
は等しくなる。
に流れる電流を等しくすると、すなわち、抵抗Ｒ１とＲ
゛４の値を等しくすると、直流電圧成分ＶＡとＶｃの値
は等しくなる。
上述のように、本発明においては、入力端子側には、特
別なバイアス回路を必要としないため、回路構成は極め
て簡単である。なお、本発明の実施例として示した第２
図において、スイッチＳｗ１゜ＳＷ２．ＳＷ３は、動作
説明をわかり易くするために設けたものであり、実際の
使用上では、スイッチは設ける必要は無く、また、スイ
ッチを用いないからといって、本発明の特徴が損なわれ
ることはない。
別なバイアス回路を必要としないため、回路構成は極め
て簡単である。なお、本発明の実施例として示した第２
図において、スイッチＳｗ１゜ＳＷ２．ＳＷ３は、動作
説明をわかり易くするために設けたものであり、実際の
使用上では、スイッチは設ける必要は無く、また、スイ
ッチを用いないからといって、本発明の特徴が損なわれ
ることはない。
発明の効果
以上のように、本発明は信号の入力側と出力側を対称的
な形式にする事により、電子スイッチ回路における信号
の方向性を双方向性とし、壕だ。
な形式にする事により、電子スイッチ回路における信号
の方向性を双方向性とし、壕だ。
信号の入力側の直流電圧成分の設定に、外部回路を必要
としないため、回路構成が簡単であシ、実用土きわめて
有効である。
としないため、回路構成が簡単であシ、実用土きわめて
有効である。
第１図は従来例として示した電子スイッチ回路図、第２
図は本発明の実施例として示した電子スシ イッチ回路である。 Ｑ −０７・・・・・・トランジスタ及びダイオード
、Ｒ〜Ｒ・・・・・・抵抗、Ｃ１〜Ｃ３・・・・・・コ
ンデンサ、Ｅｌ、Ｅ２・・・・・・直流電圧、ＥＲ、Ｅ
Ｒ’・・・・・・定電圧、ｖ１〜ｖ３・・・・・・入力
交流信号、Ａ−Ｃ・・・・・・入出力端子、ａ ％ Ｃ
・・・・・・出力端子、ＳＷ１〜ＳＷ３・・・・・・ス
イッチ０
図は本発明の実施例として示した電子スシ イッチ回路である。 Ｑ −０７・・・・・・トランジスタ及びダイオード
、Ｒ〜Ｒ・・・・・・抵抗、Ｃ１〜Ｃ３・・・・・・コ
ンデンサ、Ｅｌ、Ｅ２・・・・・・直流電圧、ＥＲ、Ｅ
Ｒ’・・・・・・定電圧、ｖ１〜ｖ３・・・・・・入力
交流信号、Ａ−Ｃ・・・・・・入出力端子、ａ ％ Ｃ
・・・・・・出力端子、ＳＷ１〜ＳＷ３・・・・・・ス
イッチ０
Claims (1)
- ２個のダイオードのカソード及びトランジスタのエミッ
タを共通結合した回路を２組並列に有し、それぞれの回
路の一方のダイオードのアノード側を共通の抵抗を介し
て回路電源側に接続し、それぞれの回路の他方のダイオ
ードのアノード側に交流信号を入力して、前記回路のそ
れぞれのトランジスタのベースに直流電圧源をそなえ、
各ダイオードのアノード端および共通アノード端にそれ
ぞれ、交流信号の入出力端子を有することを特徴する電
子スイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17971084A JPS6157116A (ja) | 1984-08-28 | 1984-08-28 | 電子スイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17971084A JPS6157116A (ja) | 1984-08-28 | 1984-08-28 | 電子スイツチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6157116A true JPS6157116A (ja) | 1986-03-24 |
Family
ID=16070516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17971084A Pending JPS6157116A (ja) | 1984-08-28 | 1984-08-28 | 電子スイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6157116A (ja) |
-
1984
- 1984-08-28 JP JP17971084A patent/JPS6157116A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0132684B2 (ja) | ||
| US4779059A (en) | Current mirror circuit | |
| JPH0136290B2 (ja) | ||
| JPS6157116A (ja) | 電子スイツチ回路 | |
| US3541355A (en) | Circuit for selectively producing output pulses of opposite polarity in response to input pulses of a similar polarity | |
| KR930006230B1 (ko) | 스피리어스 신호 발생 감소 장치 | |
| JPS6047787B2 (ja) | 集積回路化同期再生回路 | |
| US4970416A (en) | Emitter coupled logic circuit having rapid output voltage | |
| US4453135A (en) | Amplifier circuit arrangement having two amplifiers with respectively different electrical properties | |
| JP2900373B2 (ja) | 演算増幅器 | |
| JP2998258B2 (ja) | スイッチ回路 | |
| JPS5814775B2 (ja) | トリガカイロ | |
| US4069461A (en) | Amplifier circuit having two negative feedback circuits | |
| JPH0347775B2 (ja) | ||
| JPS58101524A (ja) | 電子スイツチ回路 | |
| JPH024522Y2 (ja) | ||
| JP2589577Y2 (ja) | スイッチ回路 | |
| JPS6040730B2 (ja) | エミッタホロワ回路 | |
| JPS6337528B2 (ja) | ||
| JP2751387B2 (ja) | Ｅｃｌ回路の入力回路 | |
| JP2702197B2 (ja) | ダイオードスイッチ回路 | |
| JPH0918252A (ja) | 高電圧演算増幅器の出力段 | |
| JPH03162122A (ja) | スイッチ回路 | |
| JPS5831775B2 (ja) | ダイオ−ドゲ−トカイロ | |
| JPS603726A (ja) | 基準電源 |