JPS5831775B2 - ダイオ−ドゲ−トカイロ - Google Patents
ダイオ−ドゲ−トカイロInfo
- Publication number
- JPS5831775B2 JPS5831775B2 JP6835575A JP6835575A JPS5831775B2 JP S5831775 B2 JPS5831775 B2 JP S5831775B2 JP 6835575 A JP6835575 A JP 6835575A JP 6835575 A JP6835575 A JP 6835575A JP S5831775 B2 JPS5831775 B2 JP S5831775B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- transistor
- circuit
- transistors
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
この発明はたとえば標本化回路あるいは標本化保持回路
等に使用されるダイオードゲート回路に関するものであ
る。
等に使用されるダイオードゲート回路に関するものであ
る。
標本化回路あるいは標本化保持回路に使用されるダイオ
ードゲート回路として、従来は第１図に示すように定電
流源１および２よりの電流を駆動パルスａおよびｂによ
り切換えてゲートの開閉を行う回路が使用されてきた。
ードゲート回路として、従来は第１図に示すように定電
流源１および２よりの電流を駆動パルスａおよびｂによ
り切換えてゲートの開閉を行う回路が使用されてきた。
すなわち第１図においてダイオード３に駆動パルスａの
高電位が与えられダイオード４に駆動パルスｂの低電位
が与えられると、ダイオード３および４は非導通状態と
なり、安電流源１および２からの電流はダイオード５，
６，７．８を流れてこれらのダイオードを導通状態にす
る。
高電位が与えられダイオード４に駆動パルスｂの低電位
が与えられると、ダイオード３および４は非導通状態と
なり、安電流源１および２からの電流はダイオード５，
６，７．８を流れてこれらのダイオードを導通状態にす
る。
この結果、入力端子９と出力端子１０との間は導通状態
となってゲートが開いたことになる。
となってゲートが開いたことになる。
一方ダイオード３に駆動パルスａの低電位が与えられダ
イオード４に駆動パルスｂの高電位が与えられるとダイ
オード３および４は導通状態となり、安電流源１および
２よりの電流はダイオード３，４を流れダイオード５，
６，７゜８を非導通状態にする。
イオード４に駆動パルスｂの高電位が与えられるとダイ
オード３および４は導通状態となり、安電流源１および
２よりの電流はダイオード３，４を流れダイオード５，
６，７゜８を非導通状態にする。
その結果、入力端子９と出力端子１０の間は非導通状態
となってゲートが閉じられたことになる。
となってゲートが閉じられたことになる。
しかるにこの回路には次のような欠点がある。
すなわと駆動パルスａおよびｂの低電位から高電位へ、
あるいは高電位から低電位へ変化するのに要する過渡時
間が零ではないので入力端子９に加わる信号の値によっ
てゲートが開閉するしきい値電圧が変化してダイオード
３とダイオード４との導通、非導通の時刻を変化させる
。
あるいは高電位から低電位へ変化するのに要する過渡時
間が零ではないので入力端子９に加わる信号の値によっ
てゲートが開閉するしきい値電圧が変化してダイオード
３とダイオード４との導通、非導通の時刻を変化させる
。
したがって第１図の回路を標本化回路あるいは標本化保
持回路のゲート回路として使用した場合には信号に歪を
生じさせるおそれがある。
持回路のゲート回路として使用した場合には信号に歪を
生じさせるおそれがある。
このような欠点を改良した回路として第２図に示すよう
な電流切換形スイッチ回路（以下ＣＭＬ回路と呼ぶ）を
使用したゲート回路がある。
な電流切換形スイッチ回路（以下ＣＭＬ回路と呼ぶ）を
使用したゲート回路がある。
ＰＮＰ ）ランジスタ１１，１２と抵抗１３とで構成し
た第１のＣＭＬ回路とＮＰＮトランジスタ１４．１５と
抵抗１６とで構成した第２のＣＭＬ回路とを設け、トラ
ンジスタ１２と１５のコレクタ間にダイオード１７，１
８，１９，２０を図のように接続する。
た第１のＣＭＬ回路とＮＰＮトランジスタ１４．１５と
抵抗１６とで構成した第２のＣＭＬ回路とを設け、トラ
ンジスタ１２と１５のコレクタ間にダイオード１７，１
８，１９，２０を図のように接続する。
またトランジスタ１１および１４のコレクタは図のよう
に直接接地するか、または抵抗を介して接地する。
に直接接地するか、または抵抗を介して接地する。
トランジスタ１２および１５のベースにはそれぞれｖＢ
ｌ、−ＶＨ２の定電位を与える定電圧源２１，２２が接
続されている。
ｌ、−ＶＨ２の定電位を与える定電圧源２１，２２が接
続されている。
端子２３，２４には正極性および負極性の駆動パルスｃ
、ｄがそれぞれ加えられる。
、ｄがそれぞれ加えられる。
トランジスタ１１に加えられる駆動パルスＣの電位がＶ
Ｂｌより高く、トランジスタ１４に加えられる駆動パル
スｄの電位か−ＶＢ□より低い時には、トランジスタ１
１，１４が非導通となりトランジスタ１２．１５が導通
となる。
Ｂｌより高く、トランジスタ１４に加えられる駆動パル
スｄの電位か−ＶＢ□より低い時には、トランジスタ１
１，１４が非導通となりトランジスタ１２．１５が導通
となる。
このためトランジスタ１２、抵抗１３、定電圧源２１に
よって決定される定電流およびトランジスタ１５、抵抗
１６、定電圧源２２によって決定される定電流がダイオ
ード１７，１８，１９，２０を通って流れ、入力端子２
５と出力端子２６との間が導通状態となる。
よって決定される定電流およびトランジスタ１５、抵抗
１６、定電圧源２２によって決定される定電流がダイオ
ード１７，１８，１９，２０を通って流れ、入力端子２
５と出力端子２６との間が導通状態となる。
またトランジスタ１１に加えられる駆動パルスＣの電位
がＶＢｏ より低く、トランジスタ１４に加えられる駆
動パルスｄの電位が−ＶＢ２ より高い時には、トラン
ジスタ１１．１４が導通となり、トランジスタ１２，１
５が非導通となる。
がＶＢｏ より低く、トランジスタ１４に加えられる駆
動パルスｄの電位が−ＶＢ２ より高い時には、トラン
ジスタ１１．１４が導通となり、トランジスタ１２，１
５が非導通となる。
このため定電流はトランジスタ１１．１４を通って流れ
、ダイオード１７，１８，１９，２０には電流が流れな
いので、入力端子２５と出力端子２６との間は非導通状
態となる。
、ダイオード１７，１８，１９，２０には電流が流れな
いので、入力端子２５と出力端子２６との間は非導通状
態となる。
この第２図の回路の駆動パルスｃ、ｄに対するしきい値
電圧は２つのＣＭＬ回路のしきい値電圧によって決まり
、入力端子２６に加えられる信号の値によっては変化し
ない。
電圧は２つのＣＭＬ回路のしきい値電圧によって決まり
、入力端子２６に加えられる信号の値によっては変化し
ない。
したがってゲートが導通、非導通となる時刻が入力端子
２５に加えられる信号によって影響をうけることはない
。
２５に加えられる信号によって影響をうけることはない
。
しかしながらこの回路ではダイオード１７．１Ｂ、１９
，２０に電流が流れないときに、トランジスタ１２およ
び１５のコレクタ電位が不定となって、これらのコレク
タに蓄積された電荷および誘導雑音によってダイオード
１７゜１８．１９，２０に電流が流れることがある。
，２０に電流が流れないときに、トランジスタ１２およ
び１５のコレクタ電位が不定となって、これらのコレク
タに蓄積された電荷および誘導雑音によってダイオード
１７゜１８．１９，２０に電流が流れることがある。
このため入力端子２５と出力端子２６との間の分離が完
全に行なわれないという欠屯がある。
全に行なわれないという欠屯がある。
本発明はこのような点を考慮してなされたもので、ＣＭ
Ｌ回路を用いたダイオードゲート回路における非導通時
の入力端子と出力端子との間の分離を完全ならしめ、標
本化回路あるいは標本化保持回路に適用した場合におい
て極めて好適なダイオードゲート回路を提供することを
目的とする。
Ｌ回路を用いたダイオードゲート回路における非導通時
の入力端子と出力端子との間の分離を完全ならしめ、標
本化回路あるいは標本化保持回路に適用した場合におい
て極めて好適なダイオードゲート回路を提供することを
目的とする。
以下、本発明の詳細を図面に示す実施例によって明らか
にする。
にする。
第３図は本発明の一実施例の回路図である。
この第３図においてＡは一対のＰＮＰ）ランジスタ３１
，３２を能動素子とし且つ抵抗３３を組合せて構成した
第１のＣＭＬ回路であり、Ｂは一対のＮＰＮ）ランジス
タ３４゜３５を能動素子とし且つ抵抗３６を組合せて構
成した第２のＣＭＬ回路である。
，３２を能動素子とし且つ抵抗３３を組合せて構成した
第１のＣＭＬ回路であり、Ｂは一対のＮＰＮ）ランジス
タ３４゜３５を能動素子とし且つ抵抗３６を組合せて構
成した第２のＣＭＬ回路である。
上記トランジスタ３１と３４のコレクタは抵抗３７を介
して接続され、トランジスタ３２と３５のコレクタは抵
抗３８を介して接続されている。
して接続され、トランジスタ３２と３５のコレクタは抵
抗３８を介して接続されている。
Ｄは４個のダイオード３９，４０，４１．４２を、トラ
ンジスタ３４のコレクタとトランジスタ３２のコレクタ
との間に図示極性に接続したダイオードブリッジである
。
ンジスタ３４のコレクタとトランジスタ３２のコレクタ
との間に図示極性に接続したダイオードブリッジである
。
トランジスタ３１および３５の各コレクタはそれぞれダ
イオード４３および４４を介して接地される。
イオード４３および４４を介して接地される。
上記ダイオード４３．４４の向きは、ダイオード４３に
ついてはカソード側がトランジスタ３１のコレクタに接
続され、ダイオード４４についてはアノード側がトラン
ジスタ３５のコレクタに接続される向きである。
ついてはカソード側がトランジスタ３１のコレクタに接
続され、ダイオード４４についてはアノード側がトラン
ジスタ３５のコレクタに接続される向きである。
またトランジスタ３２および３５のベースにはそれぞれ
ＶＢｓ、ＶＨ２の定電位を与える定電圧源４５．４６が
接続される。
ＶＢｓ、ＶＨ２の定電位を与える定電圧源４５．４６が
接続される。
トランジスタ３１および３４のベースに接続されている
端子４７．４８には、中心レベルの異なる負極性の駆動
パルスｅ、ｆがそれぞれ加えられるものとなっている。
端子４７．４８には、中心レベルの異なる負極性の駆動
パルスｅ、ｆがそれぞれ加えられるものとなっている。
このように構成されたダイオードゲート回路は次のよう
に動作する。
に動作する。
トランジスタ３１のベースに、ＶＨ３より低い電位の駆
動パルスＣを加え、トランジスタ３４のベースに−ＶＢ
４ より低い電位の駆動パルスｆを加えると、トラン
ジスタ３１と３５が導通となり、トランジスタ３２と３
４とが非導通となる。
動パルスＣを加え、トランジスタ３４のベースに−ＶＢ
４ より低い電位の駆動パルスｆを加えると、トラン
ジスタ３１と３５が導通となり、トランジスタ３２と３
４とが非導通となる。
このためトランジスタ３２と抵抗３３と定電圧源４５に
よって決定される定電流およびトランジスタ３５と抵抗
３６と定電圧源４６によって決定される定電流が、抵抗
３３、トランジスタ３１、抵抗３７、ダイオードブリッ
ジＤ、抵抗３８、トランジスタ３５、抵抗３６の回路を
通流し、入力端子４９と出力端子５０との間カ導通状態
となる。
よって決定される定電流およびトランジスタ３５と抵抗
３６と定電圧源４６によって決定される定電流が、抵抗
３３、トランジスタ３１、抵抗３７、ダイオードブリッ
ジＤ、抵抗３８、トランジスタ３５、抵抗３６の回路を
通流し、入力端子４９と出力端子５０との間カ導通状態
となる。
またトランジスタ３１０ベースにＶＢ３より高い電位の
駆動パルスｅを加え、トランジスタ３４のベースに−Ｖ
Ｂ４ より高い電位の駆動パルスｆを加えると、トラ
ンジスタ３１と３５が非導通となり、トランジスタ３２
と３４が導通となる。
駆動パルスｅを加え、トランジスタ３４のベースに−Ｖ
Ｂ４ より高い電位の駆動パルスｆを加えると、トラ
ンジスタ３１と３５が非導通となり、トランジスタ３２
と３４が導通となる。
このため定電流は抵抗３３、トランジスタ３２、抵抗３
８、ダイオード４４の回路およびダイオード４３、抵抗
３７、トランジスタ３４、抵抗３６の回路を通流する。
８、ダイオード４４の回路およびダイオード４３、抵抗
３７、トランジスタ３４、抵抗３６の回路を通流する。
これらの電流による抵抗３８およびダイオード４４すな
わち第１の逆バイアス回路の電圧降下およびダイオード
４３および抵抗３７すなわち第２の逆バイアス回路の電
圧降下は、ダイオードブリッジＤに対し逆バイアス電圧
として加わる。
わち第１の逆バイアス回路の電圧降下およびダイオード
４３および抵抗３７すなわち第２の逆バイアス回路の電
圧降下は、ダイオードブリッジＤに対し逆バイアス電圧
として加わる。
すなわち、ダイオードブリッジＤのカソード側制御端で
あるダイオード４０．４２のカソードの電位は接地電位
に対して抵抗３８およびダイオード４４の電圧降下分だ
け高くなり、ダイオードブリッジＤのアノード側制御端
であるダイオード３９，４１のアノードの電位は接地電
位に対してダイオード４３および抵抗３７の電圧降下分
だけ低くなる。
あるダイオード４０．４２のカソードの電位は接地電位
に対して抵抗３８およびダイオード４４の電圧降下分だ
け高くなり、ダイオードブリッジＤのアノード側制御端
であるダイオード３９，４１のアノードの電位は接地電
位に対してダイオード４３および抵抗３７の電圧降下分
だけ低くなる。
したがってダイオードブリッジＤの各ダイオードは逆バ
イアスされる。
イアスされる。
このため入力端子４９と出力端子５０との間が非導通状
態となる。
態となる。
なおダイオードブリッジＤを逆バイアスするための抵抗
３８とダイオード４４の電圧降下およびダイオード４３
と抵抗３７の電圧降下の大きさは、入力端子４９に加わ
る入力信号の最大値よりも大きくする必要がある。
３８とダイオード４４の電圧降下およびダイオード４３
と抵抗３７の電圧降下の大きさは、入力端子４９に加わ
る入力信号の最大値よりも大きくする必要がある。
前記実施例ではトランジスタ３１と３４とを制御用のト
ランジスタとし、トランジスタ３２と３５のベースに定
電圧源４５．４６をそれぞれ接続するようにした場合を
示したが、トランジスタ３：１３４とを制御用のトラン
ジスタとなし、トランジスタ３１と３５のベースにそれ
ぞれ定電圧源４５．４６を接続し、トランジスタ３２と
３４のベースに加える駆動パルスの極性を互いに逆極性
とるようにしてもよい。
ランジスタとし、トランジスタ３２と３５のベースに定
電圧源４５．４６をそれぞれ接続するようにした場合を
示したが、トランジスタ３：１３４とを制御用のトラン
ジスタとなし、トランジスタ３１と３５のベースにそれ
ぞれ定電圧源４５．４６を接続し、トランジスタ３２と
３４のベースに加える駆動パルスの極性を互いに逆極性
とるようにしてもよい。
こうすることによって、端子５１，５２に定電流源が接
続されない場合においても、ダイオード３９，４０，４
１．４２の導通時における電流を安定化できる利点があ
る。
続されない場合においても、ダイオード３９，４０，４
１．４２の導通時における電流を安定化できる利点があ
る。
但し、反面において二つの駆動パルスの極性を互いに逆
極性にしなげればならないので、駆動パルス印加回路の
構成が複雑化することになる。
極性にしなげればならないので、駆動パルス印加回路の
構成が複雑化することになる。
したがって、適用される回路の条件に応じて適宜使い分
けるようにすることが望ましい。
けるようにすることが望ましい。
なお上記以外にも本発明の要旨を変えない範囲で種々変
形実施可能であるのは勿論である。
形実施可能であるのは勿論である。
以上説明したように、本発明によればＣＭＬ回路を用い
たダイオードゲート回路における入力と出力の分離が完
全なものとなり、標本化回路あるいは標本化保持回路に
適用した場合に極めて有用なダイオードゲート回路を提
供できる。
たダイオードゲート回路における入力と出力の分離が完
全なものとなり、標本化回路あるいは標本化保持回路に
適用した場合に極めて有用なダイオードゲート回路を提
供できる。
また、本発明によるダイオードゲート回路はモノリシッ
クＩＣ内で大面積を占め実現困難なコンデンサを必要と
しないので、ＩＣ化に適したものである。
クＩＣ内で大面積を占め実現困難なコンデンサを必要と
しないので、ＩＣ化に適したものである。
第１図は従来のダイオードゲート回路の原理図、第２図
はＣＭＬ回路を用いたダイオードゲート回路の回路図、
第３図は本発明の一実施例を示す回路図である０ ３１ ．３２・・・・・・ＰＮＰ）ランジスタ、３４゜
３５・・・・・・ＮＰＮ）ランジスタ、３３，３６°°
°°°゛抵抗、３９，４０，４１，４２・・・・・・ダ
イオード、３７ 、３８・・・・・・逆バイアス用の抵
抗、４３ 、４４・・・・・・逆バイアス用のダイオー
ド、４５．４６・・・・・・定電圧源、Ａ・・・・・・
第１のＣＭＬ回路、Ｂ・・・・・・第２のＣＭＬ回路、
Ｄ・・・・・・ダイオードブリッジ。
はＣＭＬ回路を用いたダイオードゲート回路の回路図、
第３図は本発明の一実施例を示す回路図である０ ３１ ．３２・・・・・・ＰＮＰ）ランジスタ、３４゜
３５・・・・・・ＮＰＮ）ランジスタ、３３，３６°°
°°°゛抵抗、３９，４０，４１，４２・・・・・・ダ
イオード、３７ 、３８・・・・・・逆バイアス用の抵
抗、４３ 、４４・・・・・・逆バイアス用のダイオー
ド、４５．４６・・・・・・定電圧源、Ａ・・・・・・
第１のＣＭＬ回路、Ｂ・・・・・・第２のＣＭＬ回路、
Ｄ・・・・・・ダイオードブリッジ。
Claims (1)
- １一対のＰＮＰ ）ランジスタを能動素子とする第１の
電流切換形スイッチ回路と、この第１の電流切換形スイ
ッチ回路の各トランジスタのコレクタに対しそれぞれの
コレクタを第１、第２の抵抗を介して接続した一対のＮ
ＰＮ）ランジスタを能動素子とする第２の電流切換形ス
イッチ回路と、この第２の電流切換形スイッチ回路の一
方のトランジスタのコレクタにアノード側制御端を接続
し前記第１の電流切換形回路の他方のトランジスタのコ
レクタにカソード側制御端を接続したダイオードブリッ
ジと、前記第２の電流切換形スイッチ回路の他方のトラ
ンジスタのコレクタとアースとの間に設けた第１のバイ
アス用ダイオードと、前記第１の電流切換形スイッチ回
路の一方のトランジスタのコレクタとアースとの間に設
けた第２のバイアス用ダイオードとを具備し、前記ダイ
オードブリッジの非導通時において前記第１、第２の抵
抗および第１、第２のバイアス用ダイオードによって前
記ダイオードブリッジが逆バイアスされるようにしたこ
とを特徴とするダイオードゲート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6835575A JPS5831775B2 (ja) | 1975-06-06 | 1975-06-06 | ダイオ−ドゲ−トカイロ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6835575A JPS5831775B2 (ja) | 1975-06-06 | 1975-06-06 | ダイオ−ドゲ−トカイロ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51144564A JPS51144564A (en) | 1976-12-11 |
| JPS5831775B2 true JPS5831775B2 (ja) | 1983-07-08 |
Family
ID=13371414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6835575A Expired JPS5831775B2 (ja) | 1975-06-06 | 1975-06-06 | ダイオ−ドゲ−トカイロ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831775B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4758736A (en) * | 1986-03-28 | 1988-07-19 | Tektronix, Inc. | Fast transition, flat pulse generator |
-
1975
- 1975-06-06 JP JP6835575A patent/JPS5831775B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51144564A (en) | 1976-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4885486A (en) | Darlington amplifier with high speed turnoff | |
| JPS5910031A (ja) | スイツチ回路 | |
| JP2839206B2 (ja) | ３端子非反転形トランジスタスイッチ | |
| US4125814A (en) | High-power switching amplifier | |
| JPS5831775B2 (ja) | ダイオ−ドゲ−トカイロ | |
| JPH05243504A (ja) | 導通電力損失を最適化する集積ブリッジ・デバイス | |
| US3644757A (en) | Voltage and temperature stabilized multivibrator circuit | |
| GB2027305A (en) | Semiconductor drive circuits | |
| US4837458A (en) | Flip-flop circuit | |
| US3175100A (en) | Transistorized high-speed reversing double-pole-double-throw switching circuit | |
| JPH0237547B2 (ja) | ||
| JPH0669141B2 (ja) | 入力回路 | |
| GB1365914A (en) | Transistor circuits for performing gating operations | |
| JPS5836537B2 (ja) | 雑音抑止回路 | |
| US4277696A (en) | Semiconductor switch circuit | |
| JPH07120935B2 (ja) | スイツチング回路 | |
| JP3005730B2 (ja) | 論理和回路 | |
| JP2549104B2 (ja) | 半導体装置 | |
| JPS6325775Y2 (ja) | ||
| JPH04358413A (ja) | トーテムポール回路 | |
| JPH0227567Y2 (ja) | ||
| JPH0374534B2 (ja) | ||
| JPH0513064Y2 (ja) | ||
| JPH0524226Y2 (ja) | ||
| JPH0451094B2 (ja) |