JPS6156818B2 - - Google Patents
Info
- Publication number
- JPS6156818B2 JPS6156818B2 JP57031815A JP3181582A JPS6156818B2 JP S6156818 B2 JPS6156818 B2 JP S6156818B2 JP 57031815 A JP57031815 A JP 57031815A JP 3181582 A JP3181582 A JP 3181582A JP S6156818 B2 JPS6156818 B2 JP S6156818B2
- Authority
- JP
- Japan
- Prior art keywords
- test data
- channel status
- status word
- control unit
- csw
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 25
- 230000002093 peripheral effect Effects 0.000 claims description 23
- 238000003745 diagnosis Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 7
- 238000013500 data storage Methods 0.000 description 11
- 238000004891 communication Methods 0.000 description 6
- 230000005856 abnormality Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005316 response function Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Input From Keyboards Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Computer And Data Communications (AREA)
Description
【発明の詳細な説明】
本発明は、通信制御装置等において、そのチヤ
ネルステータスワード（以下、CSWという。）に
係る障害探索の際の障害経路、部位の切分けを行
うためのチヤネルステータスワード折返し診断方
式に関するものである。
ネルステータスワード（以下、CSWという。）に
係る障害探索の際の障害経路、部位の切分けを行
うためのチヤネルステータスワード折返し診断方
式に関するものである。
通信制御装置等における従来のCSW折返し診
断方式は、一例として、中央制御装置からCSW
折返し診断のための所定の試験データが含まれて
いるCSW折返し制御データ信号を共通バスへ送
出し、これを周辺制御装置のステータス制御部が
受信して、その試験データを一旦バツフアメモリ
内のCSWデータ格納エリアに格納した後、主記
憶装置のCSWデータ格納特定エリアへ転送・格
納をし、中央制御装置が主記憶装置から当該試験
データを読み取り、その照合、判定をするという
ものであつた。
断方式は、一例として、中央制御装置からCSW
折返し診断のための所定の試験データが含まれて
いるCSW折返し制御データ信号を共通バスへ送
出し、これを周辺制御装置のステータス制御部が
受信して、その試験データを一旦バツフアメモリ
内のCSWデータ格納エリアに格納した後、主記
憶装置のCSWデータ格納特定エリアへ転送・格
納をし、中央制御装置が主記憶装置から当該試験
データを読み取り、その照合、判定をするという
ものであつた。
この場合、周辺制御装置は、上記試験データを
バツフアメモリに残しておかず、また、その主記
憶装置への書込み結果の確認を行つていないの
で、CSW報告で障害が発生したときは、中央制
御装置は周辺制御装置が中央制御装置から上記
CSW折返し制御データ信号を受信するまでの経
路の障害か、または周辺制御装置から主記憶装置
へ同上信号に含まれ試験データを書き込むための
経路の障害かを識別することができなかつた。
バツフアメモリに残しておかず、また、その主記
憶装置への書込み結果の確認を行つていないの
で、CSW報告で障害が発生したときは、中央制
御装置は周辺制御装置が中央制御装置から上記
CSW折返し制御データ信号を受信するまでの経
路の障害か、または周辺制御装置から主記憶装置
へ同上信号に含まれ試験データを書き込むための
経路の障害かを識別することができなかつた。
したがつて、障害経路、部位の切分けは、多く
の人手を要し、煩雑で効率が悪く、不確実な方法
をとらざるを得なかつた。
の人手を要し、煩雑で効率が悪く、不確実な方法
をとらざるを得なかつた。
本発明の目的は、上記した従来技術の欠点をな
くし、CSWに係る障害探索の際の障害経路、部
位の切分けを自動化することができるチヤネルス
テータスワード折返し診断方式を提供することに
ある。
くし、CSWに係る障害探索の際の障害経路、部
位の切分けを自動化することができるチヤネルス
テータスワード折返し診断方式を提供することに
ある。
本発明の特徴は、中央制御装置からチヤネルス
テータスワード折返し診断のための所定の試験デ
ータが含まれているチヤネルステータスワード折
返し制御データ信号を送出し、これを周辺制御装
置が受信して当該試験データを主記憶装置のチヤ
ネルステータスワード格納特定エリアへ転送・書
込みをし、その内容を上記中央制御装置が照合・
判定をするチヤネルステータスワード折返し診断
方式において、周辺制御装置が、チヤネルステー
タスワード折返し診断のための原試験データと、
これを主記憶装置に書き込んだものを更に読み取
つた読取り試験データとを自律的に比較・判定し
た結果を中央制御装置へ報告し、前記中央処理装
置が、その報告の有無・内容、もしくは上記主記
憶装置への上記試験データの書込みの有無・内
容、またはこれらの組合せに基づき、障害経路・
部位の識別を行うようにしたチヤネルステータス
ワード折返し診断方式にある。
テータスワード折返し診断のための所定の試験デ
ータが含まれているチヤネルステータスワード折
返し制御データ信号を送出し、これを周辺制御装
置が受信して当該試験データを主記憶装置のチヤ
ネルステータスワード格納特定エリアへ転送・書
込みをし、その内容を上記中央制御装置が照合・
判定をするチヤネルステータスワード折返し診断
方式において、周辺制御装置が、チヤネルステー
タスワード折返し診断のための原試験データと、
これを主記憶装置に書き込んだものを更に読み取
つた読取り試験データとを自律的に比較・判定し
た結果を中央制御装置へ報告し、前記中央処理装
置が、その報告の有無・内容、もしくは上記主記
憶装置への上記試験データの書込みの有無・内
容、またはこれらの組合せに基づき、障害経路・
部位の識別を行うようにしたチヤネルステータス
ワード折返し診断方式にある。
以下、本発明の実施例を図に基づいて説明す
る。
る。
図は、本発明に係るチヤネルステータスワード
折返し診断方式による通信制御装置の一実施例の
方式構成図である。
折返し診断方式による通信制御装置の一実施例の
方式構成図である。
ここで、１は、中央制御装置（CPU）、２は、
主記憶装置（MM）であつて、通常の格納エリア
のほかにCSWデータ格納特定エリアＡを設けた
もの、３は、周辺制御装置（IOC）、３ａは、そ
のステータス制御部（SCL）、３ｂは、同バス、
３ｃは、同演算処理部（ALU）、３ｄは、同読取
り専用メモリ（ROM）であつて、上記演算処理
部３ｃその他の制御プログラムが格納されている
もの、３ｅは、同バツフアメモリ（BFM）であ
つて、例えば、ランダムアクセスメモリ
（RAM）で構成され、通常の格納エリアのほかに
CSW原データ格納エリアＢ、CSW読取りデータ
格納エリアＣを設けたもの、４は、上記各装置
１，２，３間を接続する共通バス（BUS）であ
る。
主記憶装置（MM）であつて、通常の格納エリア
のほかにCSWデータ格納特定エリアＡを設けた
もの、３は、周辺制御装置（IOC）、３ａは、そ
のステータス制御部（SCL）、３ｂは、同バス、
３ｃは、同演算処理部（ALU）、３ｄは、同読取
り専用メモリ（ROM）であつて、上記演算処理
部３ｃその他の制御プログラムが格納されている
もの、３ｅは、同バツフアメモリ（BFM）であ
つて、例えば、ランダムアクセスメモリ
（RAM）で構成され、通常の格納エリアのほかに
CSW原データ格納エリアＢ、CSW読取りデータ
格納エリアＣを設けたもの、４は、上記各装置
１，２，３間を接続する共通バス（BUS）であ
る。
なお、本通信制御装置が回線を通して他の同装
置との間で通信を行うため、モデムが入出力ポー
ト（チヤネル）として周辺制御装置３に接続され
るが、本実施例の説明に直接の関係がないので図
示省略をしてある。
置との間で通信を行うため、モデムが入出力ポー
ト（チヤネル）として周辺制御装置３に接続され
るが、本実施例の説明に直接の関係がないので図
示省略をしてある。
ステータスワードの診断の動作について以下で
説明する。
説明する。
まず、中央制御装置１は、CSW折返し診断の
ための所定の試験データ（通常のCSWデータと
同一フオーマツトであつて、試験用である旨を示
す特定パターンのもの）が含まれているCSW折
返し制御データ信号を共通バス４へ送出し、主記
憶装置２のCSWデータ格納特定エリアに全
“０”を書き込む。これは、後に当該試験データ
が周辺制御装置３から書き込まれるためである。
ための所定の試験データ（通常のCSWデータと
同一フオーマツトであつて、試験用である旨を示
す特定パターンのもの）が含まれているCSW折
返し制御データ信号を共通バス４へ送出し、主記
憶装置２のCSWデータ格納特定エリアに全
“０”を書き込む。これは、後に当該試験データ
が周辺制御装置３から書き込まれるためである。
次に、周辺制御装置３は、ステータス制御部３
ａにより、共通バス４から上記CSW折返し制御
データ信号を演算処理部３ｃへ取り込む。
ａにより、共通バス４から上記CSW折返し制御
データ信号を演算処理部３ｃへ取り込む。
演算処理部３ｃは、この信号の認識を行つた
後、その試験データをバツフアメモリ３ｅの
CSW原データ格納エリアＢに格納するとともに
（以上、経路５ａ）、主記憶装置２のCSW格納特
定エリアＡに転送・書込みをし（経路５ｂ）、更
に、その試験データを主記憶装置２の上記エリア
Ａから読み取つてバツフアメモリ３ｅのCSW読
取りデータ格納エリアＣに格納した後（経路５
ｄ）、書込みデータ（上記エリアＢ）、読取りデー
タ（上記エリアＣ）の比較・判定を自律的に行
い、その結果をステータス制御部３ａを介して中
央制御装置１へ報告する。
後、その試験データをバツフアメモリ３ｅの
CSW原データ格納エリアＢに格納するとともに
（以上、経路５ａ）、主記憶装置２のCSW格納特
定エリアＡに転送・書込みをし（経路５ｂ）、更
に、その試験データを主記憶装置２の上記エリア
Ａから読み取つてバツフアメモリ３ｅのCSW読
取りデータ格納エリアＣに格納した後（経路５
ｄ）、書込みデータ（上記エリアＢ）、読取りデー
タ（上記エリアＣ）の比較・判定を自律的に行
い、その結果をステータス制御部３ａを介して中
央制御装置１へ報告する。
中央制御装置１は、次のようにしてCSW折返
し診断を行う。
し診断を行う。
(1) 上記CSW折返し制御データ信号に対する周
辺制御装置３からの応答（報告）がない場合
と、主記憶装置２のCSWデータ格納特定エリ
アＡに当該試験データが書き込まれていない場
合とについては、中央制御装置１、周辺制御装
置３間の経路５ａの異常、障害と判定する。
辺制御装置３からの応答（報告）がない場合
と、主記憶装置２のCSWデータ格納特定エリ
アＡに当該試験データが書き込まれていない場
合とについては、中央制御装置１、周辺制御装
置３間の経路５ａの異常、障害と判定する。
(2) 主記憶装置２のCSWデータ格納特定エリア
Ａに試験データが書き込まれているにもかかわ
らず、上記CSW折返し制御データ信号に対す
る周辺制御装置３からの応答（報告）がない場
合については、周辺制御装置３の応答機能の異
常、障害と判定する。
Ａに試験データが書き込まれているにもかかわ
らず、上記CSW折返し制御データ信号に対す
る周辺制御装置３からの応答（報告）がない場
合については、周辺制御装置３の応答機能の異
常、障害と判定する。
(3) CSW折返し制御データ信号に対する周辺制
御装置３からの応答（報告）が異常である旨の
ものである場合と、主記憶装置２のCSWデー
タ格納特定エリアＡに試験データが書き込まれ
ていない場合とについては、周辺制御装置３、
主記憶装置２間の経路５ｂの異常、障害と判定
する。
御装置３からの応答（報告）が異常である旨の
ものである場合と、主記憶装置２のCSWデー
タ格納特定エリアＡに試験データが書き込まれ
ていない場合とについては、周辺制御装置３、
主記憶装置２間の経路５ｂの異常、障害と判定
する。
(4) 主記憶装置２のCSWデータ格納特定エリア
Ａに試験データが書き込まれているにもかかわ
らず、CSW折返し制御データ信号に対する周
辺制御装置３からの応答（報告）が異常である
旨のものである場合については、中央制御装置
１、主記憶装置２間の経路５ｃの異常、障害と
判定する。
Ａに試験データが書き込まれているにもかかわ
らず、CSW折返し制御データ信号に対する周
辺制御装置３からの応答（報告）が異常である
旨のものである場合については、中央制御装置
１、主記憶装置２間の経路５ｃの異常、障害と
判定する。
以上により、中央制御装置１、主記憶装置２、
周辺制御装置３の各相互間の各経路５ａ，５ｂ，
５ｃの異常、障害と、周辺制御装置３自身の異
常、障害とについて、自動的に識別が可能とな
り、CSW折返し診断による障害解析作業を容易
とすることができる。
周辺制御装置３の各相互間の各経路５ａ，５ｂ，
５ｃの異常、障害と、周辺制御装置３自身の異
常、障害とについて、自動的に識別が可能とな
り、CSW折返し診断による障害解析作業を容易
とすることができる。
以上、詳細に説明したように、本発明によれ
ば、通信制御装置等において、その周辺制御装置
から主記憶装置に対するCSWの書込み、読取り
の診断、識別が中央制御装置によつて自動的に行
うことができるので、その診断機能の向上と、
CSW報告経路の障害部位の切分け作業等の効率
向上と顕著な効果が得られる。
ば、通信制御装置等において、その周辺制御装置
から主記憶装置に対するCSWの書込み、読取り
の診断、識別が中央制御装置によつて自動的に行
うことができるので、その診断機能の向上と、
CSW報告経路の障害部位の切分け作業等の効率
向上と顕著な効果が得られる。
図は、本発明に係るチヤネルステータスワード
折返し診断方式による通信制御装置の一実施例の
方式構成図である。 １……中央制御装置、２……主記憶装置、３…
…周辺制御装置、２ａ……ステータス制御部、２
ｂ……バス、３ｃ……演算処理部、３ｄ……読出
し専用メモリ、３ｅ……バツフアメモリ、４……
共通バス。
折返し診断方式による通信制御装置の一実施例の
方式構成図である。 １……中央制御装置、２……主記憶装置、３…
…周辺制御装置、２ａ……ステータス制御部、２
ｂ……バス、３ｃ……演算処理部、３ｄ……読出
し専用メモリ、３ｅ……バツフアメモリ、４……
共通バス。
Claims (1)
- １ 中央制御装置からチヤネルステータスワード
折返し診断のための所定の試験データが含まれて
いるチヤネルステータスワード折返し制御データ
信号を送出し、これを周辺制御装置が受信して当
該試験データを主記憶装置のチヤネルステータス
ワード格納特定エリアへ転送・書込みをし、その
内容を上記中央制御装置が照合・判定をするチヤ
ネルステータスワード折返し診断方式において、
周辺制御装置が、チヤネルステータスワード折返
し診断のための原試験データと、これを主記憶装
置に書き込んだものを更に読み取つた読取り試験
データとを自律的に比較・判定した結果を中央制
御装置へ報告し、前記中央処理装置が、その報告
の有無・内容、もしくは上記主記憶装置への上記
試験データの書込みの有無・内容、またはこれら
の組合せに基づき、障害経路・部位の識別を行う
ようにすることを特徴とするチヤネルステータス
ワード折返し診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57031815A JPS58149529A (ja) | 1982-03-02 | 1982-03-02 | チヤネルステ−タスワ−ド折返し診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57031815A JPS58149529A (ja) | 1982-03-02 | 1982-03-02 | チヤネルステ−タスワ−ド折返し診断方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58149529A JPS58149529A (ja) | 1983-09-05 |
| JPS6156818B2 true JPS6156818B2 (ja) | 1986-12-04 |
Family
ID=12341583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57031815A Granted JPS58149529A (ja) | 1982-03-02 | 1982-03-02 | チヤネルステ−タスワ−ド折返し診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58149529A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6476246A (en) * | 1987-09-18 | 1989-03-22 | Fujitsu Ltd | System for testing common bus |
| US5161162A (en) * | 1990-04-12 | 1992-11-03 | Sun Microsystems, Inc. | Method and apparatus for system bus testability through loopback |
| JPH0776947B2 (ja) * | 1991-02-27 | 1995-08-16 | 株式会社ピーエフユー | 故障診断方法 |
-
1982
- 1982-03-02 JP JP57031815A patent/JPS58149529A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58149529A (ja) | 1983-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4581701A (en) | Monitoring plural process control stations | |
| EP0261335A2 (en) | Test method and apparatus for a distributed processing system | |
| JPS6156818B2 (ja) | ||
| JP2635637B2 (ja) | システム内メモリの試験装置 | |
| JPH01155452A (ja) | データ処理システムの接続確認方式 | |
| JPH0689239A (ja) | 通信トレース自動採取方式 | |
| JPH0733985B2 (ja) | 自動車の点検整備用診断装置 | |
| JPH07152497A (ja) | ディスク制御装置 | |
| JPH0587850B2 (ja) | ||
| JP2001117635A (ja) | モニタ装置 | |
| JPS6359638A (ja) | エラ−ログ方式 | |
| JPH0217555A (ja) | メモリ診断方式 | |
| JPS59177799A (ja) | 読出専用メモリのチエツク方式 | |
| JPH0667921A (ja) | 障害処理機能を有する情報処理装置 | |
| JP2000134238A (ja) | 通信装置 | |
| JPH08263331A (ja) | 情報処理システム | |
| JPS61199133A (ja) | コンピユ−タの遠隔診断方式 | |
| JPS6298438A (ja) | 遠隔保守システム | |
| JPH04268657A (ja) | 入出力チャネルの試験・診断方式 | |
| JPS627582B2 (ja) | ||
| JPH01321529A (ja) | 装置初期診断方式 | |
| JPH0312748A (ja) | 故障診断方式 | |
| JPS58142454A (ja) | 故障診断方式 | |
| JPS59226955A (ja) | プログラム・デバツク装置 | |
| JPH0511818A (ja) | プログラマブルコントローラの故障検出装置 |