JPH0776947B2 - 故障診断方法 - Google Patents
故障診断方法Info
- Publication number
- JPH0776947B2 JPH0776947B2 JP3032638A JP3263891A JPH0776947B2 JP H0776947 B2 JPH0776947 B2 JP H0776947B2 JP 3032638 A JP3032638 A JP 3032638A JP 3263891 A JP3263891 A JP 3263891A JP H0776947 B2 JPH0776947 B2 JP H0776947B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- control unit
- data
- diagnostic
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は故障診断方法に関し、特
に、バス変換モジュールの故障診断に際して、拡張バス
側にアダプタを接続することなくバス変換モジュール単
独で故障診断できるようにした故障診断方法に関する。
このような故障診断は通常、システムの立上がり時や装
置の異常時に行われる。
に、バス変換モジュールの故障診断に際して、拡張バス
側にアダプタを接続することなくバス変換モジュール単
独で故障診断できるようにした故障診断方法に関する。
このような故障診断は通常、システムの立上がり時や装
置の異常時に行われる。
【０００２】
【従来の技術】図４は従来の構成図である。図中、１は
ＣＰＵ、２は基本バス、３はバス変換モジュール、４は
拡張バス、５はアダプタである。このような構成におい
て、バス変換モジュール３の故障診断を行うには２つの
形態がある。１つはＣＰＵ１から基本バス２を経てバス
変換モジュール３内のレジスタにアクセスし、正常に応
答しているか否かを診断する。この場合では特に診断用
のデータを用いずに通常のデータでバス変換モジュール
３の入力側（基本バス側）について診断することができ
る。２つはバス変換モジュール３の出力側（拡張バス
側）の診断である。この場合は、拡張バス４にアダプタ
５を接続し、ＣＰＵ１からアダプタ５をアクセスし、ア
ダプタ５を動作させて正常に動作すれば、システムを含
めてバス変換モジュール３は正常であると判断する。
ＣＰＵ、２は基本バス、３はバス変換モジュール、４は
拡張バス、５はアダプタである。このような構成におい
て、バス変換モジュール３の故障診断を行うには２つの
形態がある。１つはＣＰＵ１から基本バス２を経てバス
変換モジュール３内のレジスタにアクセスし、正常に応
答しているか否かを診断する。この場合では特に診断用
のデータを用いずに通常のデータでバス変換モジュール
３の入力側（基本バス側）について診断することができ
る。２つはバス変換モジュール３の出力側（拡張バス
側）の診断である。この場合は、拡張バス４にアダプタ
５を接続し、ＣＰＵ１からアダプタ５をアクセスし、ア
ダプタ５を動作させて正常に動作すれば、システムを含
めてバス変換モジュール３は正常であると判断する。
【０００３】従来のこのような故障診断方法は、バス変
換モジュール３内の拡張バス側のバス制御部の機能に起
因するもので、従来、拡張バス４に対してマスタとして
データを送出する制御と、拡張バス４からスレーブとし
てデータを受け取る機能を単一のバス制御部で行ってい
たためである。
換モジュール３内の拡張バス側のバス制御部の機能に起
因するもので、従来、拡張バス４に対してマスタとして
データを送出する制御と、拡張バス４からスレーブとし
てデータを受け取る機能を単一のバス制御部で行ってい
たためである。
【０００４】
【発明が解決しようとする課題】このように従来方法で
は、バス変換モジュールの故障診断を行う場合に、その
拡張バス側の診断では常に拡張バスにアダプタを接続し
て行い、バス変換モジュール単独では行うことができな
い。従って、特に、複数のバス変換モジュールの診断を
行う場合には、その都度アダプタを接続することにな
り、そのため故障診断に手間がかかり、異常時の異常箇
所の切り分けにも手間がかかるという問題があった。
は、バス変換モジュールの故障診断を行う場合に、その
拡張バス側の診断では常に拡張バスにアダプタを接続し
て行い、バス変換モジュール単独では行うことができな
い。従って、特に、複数のバス変換モジュールの診断を
行う場合には、その都度アダプタを接続することにな
り、そのため故障診断に手間がかかり、異常時の異常箇
所の切り分けにも手間がかかるという問題があった。
【０００５】本発明の目的は、拡張バスにアダプタ等を
接続しなくとも、バス変換モジュール単独でその故障診
断及び障害箇所の切り分け等を容易かつ迅速に行うこと
ができる故障診断方法を提供することにある。
接続しなくとも、バス変換モジュール単独でその故障診
断及び障害箇所の切り分け等を容易かつ迅速に行うこと
ができる故障診断方法を提供することにある。
【０００６】
【課題を解決するための手段】図１は本発明の基本構成
図である。図１において、３１は基本バス側のバス制御
部、３２はＰモードアクセスバッファ、３３は診断レジ
スタ、３４はＤＭＡバッファ、３５は拡張バス側マスタ
制御部、３６は拡張バス側スレーブ制御部である。図示
のように、本発明では拡張バス側のバス制御部をマスタ
制御部３５とスレーブ制御部３６に分離し、マスタとし
てデータを送出する機能と、スレーブとしてデータを受
ける機能を分離している。
図である。図１において、３１は基本バス側のバス制御
部、３２はＰモードアクセスバッファ、３３は診断レジ
スタ、３４はＤＭＡバッファ、３５は拡張バス側マスタ
制御部、３６は拡張バス側スレーブ制御部である。図示
のように、本発明では拡張バス側のバス制御部をマスタ
制御部３５とスレーブ制御部３６に分離し、マスタとし
てデータを送出する機能と、スレーブとしてデータを受
ける機能を分離している。
【０００７】
【作用】本発明では、上述のように、バス変換モジュー
ル内の拡張バス側のバス制御部をマスタ制御部３５とス
レーブ制御部３６に分離し、拡張バス４にアダプタ５を
接続しなくてもバス変換モジュール３内の自己ボード内
でアクセスできるようにする。そして、診断用データを
診断レジスタに書き込むと、自動的に拡張バス４を経由
して、あたかも拡張バス４に接続されているアダプタ５
からデータが転送されたように見せ、基本バス側のメモ
リ６へデータを送出するようにしている。このように構
成すると、拡張バス４にアダプタ等を接続しなくともバ
ス変換モジュール単独で故障診断できるため、故障診断
及び障害箇所の切り分け等が従来よりも著しく容易にな
る。
ル内の拡張バス側のバス制御部をマスタ制御部３５とス
レーブ制御部３６に分離し、拡張バス４にアダプタ５を
接続しなくてもバス変換モジュール３内の自己ボード内
でアクセスできるようにする。そして、診断用データを
診断レジスタに書き込むと、自動的に拡張バス４を経由
して、あたかも拡張バス４に接続されているアダプタ５
からデータが転送されたように見せ、基本バス側のメモ
リ６へデータを送出するようにしている。このように構
成すると、拡張バス４にアダプタ等を接続しなくともバ
ス変換モジュール単独で故障診断できるため、故障診断
及び障害箇所の切り分け等が従来よりも著しく容易にな
る。
【０００８】
【実施例】図２は本発明のバス変換モジュールの一実施
例構成図である。図中、図１と同一構成要素には同一番
号を付す。３７は診断制御部、３８は拡張バスアービタ
３８、３９はシステムアービタ、４０はレジスタ・リー
ド／ライト制御部である。診断レジスタ３はアドレスレ
ジスタ３３１とデータレジスタ３３２を有する。診断制
御部３７は制御フラグａ，ｂ，ｃを格納するレジスタを
有する。
例構成図である。図中、図１と同一構成要素には同一番
号を付す。３７は診断制御部、３８は拡張バスアービタ
３８、３９はシステムアービタ、４０はレジスタ・リー
ド／ライト制御部である。診断レジスタ３はアドレスレ
ジスタ３３１とデータレジスタ３３２を有する。診断制
御部３７は制御フラグａ，ｂ，ｃを格納するレジスタを
有する。
【０００９】診断レジスタ３３は図２に示すようにアド
レス用のアドレスレジスタとデータ用のデータレジスタ
を有している。診断レジスタ３３はアドレスレジスタの
アドレスを拡張バスのアドレスとして出力し、データレ
ジスタのデータを拡張バスのデータとして出力する。ア
ドレスレジスタのアドレスは基本バス２に接続されてい
るメモリ（ＭＳＵ）６のアドレスを指定する。スレーブ
制御部３６はアドレスを見てデータの取り込みを行う。
スレーブ制御部３６はデータを取り込むとＤＭＡバッフ
ァ３４と基本バス側のバス制御部３１を経てメモリ６に
対してデータのＤＭＡ転送を行う。
レス用のアドレスレジスタとデータ用のデータレジスタ
を有している。診断レジスタ３３はアドレスレジスタの
アドレスを拡張バスのアドレスとして出力し、データレ
ジスタのデータを拡張バスのデータとして出力する。ア
ドレスレジスタのアドレスは基本バス２に接続されてい
るメモリ（ＭＳＵ）６のアドレスを指定する。スレーブ
制御部３６はアドレスを見てデータの取り込みを行う。
スレーブ制御部３６はデータを取り込むとＤＭＡバッフ
ァ３４と基本バス側のバス制御部３１を経てメモリ６に
対してデータのＤＭＡ転送を行う。
【００１０】本発明の処理ステップを以下に詳細に説明
する。ＣＰＵは診断データＤＡとアドレスＡＤＤを用意
し、これらは、Ｐモードアクセスバッファ３２を経て、
診断レジスタ３３のアドレスレジスタ３３１とデータレ
ジスタ３３２へ書き込まれる。診断制御部３７の図示し
ない検出部は、アドレスレジスタ３３１にアドレス情報
ＡＤＤが書き込まれたことを検出し、レジスタａの診断
起動フラグを「１」にする。このフラグが「１」になる
と拡張バスアービタ３８にバスリクエストＢＲＱを送出
する。診断レジスタ３３のアドレスＡＤＤとデータＤＡ
はマスタ制御部３５に送られ、さらに拡張バス４を経て
スレーブ制御部３６に送られ、ＤＭＡバッファ３４に取
り込まれる。
する。ＣＰＵは診断データＤＡとアドレスＡＤＤを用意
し、これらは、Ｐモードアクセスバッファ３２を経て、
診断レジスタ３３のアドレスレジスタ３３１とデータレ
ジスタ３３２へ書き込まれる。診断制御部３７の図示し
ない検出部は、アドレスレジスタ３３１にアドレス情報
ＡＤＤが書き込まれたことを検出し、レジスタａの診断
起動フラグを「１」にする。このフラグが「１」になる
と拡張バスアービタ３８にバスリクエストＢＲＱを送出
する。診断レジスタ３３のアドレスＡＤＤとデータＤＡ
はマスタ制御部３５に送られ、さらに拡張バス４を経て
スレーブ制御部３６に送られ、ＤＭＡバッファ３４に取
り込まれる。
【００１１】次に、ＤＭＡバファ３４から基本バス２を
経てメモリ６にアドレスＡＤＤとデータＤＡが転送され
る。ＤＭＡバッファ３４からメモリ６へのデータ転送が
完了したならば完了通知Ｓ１を診断制御部３７のレジス
タｂに送り、レジスタｂから正常終了通知Ｓ２をＰモー
ドアクセスバッファ３２に送る。Ｐモードバッファ３２
はＣＰＵとのアクセスを行うためのバッファであり、一
時的にバスを開放するスプリットアクセスである。Ｐモ
ードバッファはＤＭＡバッファ３４がＣＰＵを経ないで
直接メモリアクセスを行うのと対比している。従って、
Ｐモードバッファ３２は正常終了通知Ｓ２と異常終了通
知Ｓ３を受けると、スプリット応答サイクルで正常、異
常をＣＰＵへ通知する。また、ＤＭＡバッファ３４はシ
ステムアービタ３９に対してバスリクエストＢＲＱを送
る。
経てメモリ６にアドレスＡＤＤとデータＤＡが転送され
る。ＤＭＡバッファ３４からメモリ６へのデータ転送が
完了したならば完了通知Ｓ１を診断制御部３７のレジス
タｂに送り、レジスタｂから正常終了通知Ｓ２をＰモー
ドアクセスバッファ３２に送る。Ｐモードバッファ３２
はＣＰＵとのアクセスを行うためのバッファであり、一
時的にバスを開放するスプリットアクセスである。Ｐモ
ードバッファはＤＭＡバッファ３４がＣＰＵを経ないで
直接メモリアクセスを行うのと対比している。従って、
Ｐモードバッファ３２は正常終了通知Ｓ２と異常終了通
知Ｓ３を受けると、スプリット応答サイクルで正常、異
常をＣＰＵへ通知する。また、ＤＭＡバッファ３４はシ
ステムアービタ３９に対してバスリクエストＢＲＱを送
る。
【００１２】診断制御部３７のレジスタｃはＤＭＡバッ
ファ３４、マスタ制御部３５、スレーブ制御部３６等か
らのエラーＥＲを受け異常処理通知Ｓ３をＰモードバッ
ファ３２に送る。そして、ＣＰＵはメモリ６に予め書き
込まれた診断データと、診断レジスタ３３に書き込まれ
マスタ制御部３５、スレーブ制御部３６、ＤＭＡバッフ
ァ３４を経て戻ってきたデータを比較して故障診断を行
う。なお、レジスタ・リード／ライト制御部はＰモード
バッファとレジスタの間でレジスタを制御するために設
けられる。
ファ３４、マスタ制御部３５、スレーブ制御部３６等か
らのエラーＥＲを受け異常処理通知Ｓ３をＰモードバッ
ファ３２に送る。そして、ＣＰＵはメモリ６に予め書き
込まれた診断データと、診断レジスタ３３に書き込まれ
マスタ制御部３５、スレーブ制御部３６、ＤＭＡバッフ
ァ３４を経て戻ってきたデータを比較して故障診断を行
う。なお、レジスタ・リード／ライト制御部はＰモード
バッファとレジスタの間でレジスタを制御するために設
けられる。
【００１３】図３は本発明の処理シーケンス図である。
図示のように、基本バスを経てＣＰＵからＰモードバッ
ファへアドレスと診断データの取り込みがあり、バス変
換モジュール内ではＰモードバッファから診断レジスタ
へアドレスと診断データが取り込まれ、拡張バスを経て
診断レジスタからＤＭＡバッファに取り込まれ、基本バ
スを経てＤＭＡバッファからメモリに取り込まれる。一
方、正常終了と異常終了はＰモードバッファを経てＣＰ
Ｕへ応答される。
図示のように、基本バスを経てＣＰＵからＰモードバッ
ファへアドレスと診断データの取り込みがあり、バス変
換モジュール内ではＰモードバッファから診断レジスタ
へアドレスと診断データが取り込まれ、拡張バスを経て
診断レジスタからＤＭＡバッファに取り込まれ、基本バ
スを経てＤＭＡバッファからメモリに取り込まれる。一
方、正常終了と異常終了はＰモードバッファを経てＣＰ
Ｕへ応答される。
【００１４】
【発明の効果】以上説明したように、本発明の構成によ
ば、拡張バスにアダプタ等を接続しなくともバス変換モ
ジュール単独で故障診断できるため、故障診断及び障害
箇所の切り分け等が著しく容易になり、特に、複数のバ
ス変換モジュールを接続するようなシステムでは故障診
断に要する時間を大幅に低減することができる。
ば、拡張バスにアダプタ等を接続しなくともバス変換モ
ジュール単独で故障診断できるため、故障診断及び障害
箇所の切り分け等が著しく容易になり、特に、複数のバ
ス変換モジュールを接続するようなシステムでは故障診
断に要する時間を大幅に低減することができる。
【００１５】また、個々の動作、即ち、Ｐモードバッフ
ァのアクセス、ＤＭＡバッファのアクセス、マスタ制御
部の転送、スレーブ制御部の転送、等を診断することも
容易にできる。
ァのアクセス、ＤＭＡバッファのアクセス、マスタ制御
部の転送、スレーブ制御部の転送、等を診断することも
容易にできる。
【図１】本発明の基本構成図である。
【図２】本発明の一実施例構成図である。
【図３】本発明の処理シーケンス図である。
【図４】一般的なシステム構成図である。
１…ＣＰＵ、 ２…基本バス、 ３…バス変換モジュール、 ４…拡張バス、 ５…アダプタ 31…バス制御部、 32…Ｐモードバッファ、 33…診断レジスタ、 34…ＤＭＡバッファ、 35…マスタ制御部、 36…スレーブ制御部、 37…診断制御部、 38…拡張バスアービタ、 39…システムバスアービタ。
Claims (5)
- 【請求項１】 ＣＰＵとメモリを接続する基本バス
（２）とアダプタを接続する拡張バス（４）の間に接続
され、バスの拡張を行うバス変換モジュール（３）の故
障診断方法において、 該バス変換モジュール内の拡張バス側のバス制御部をマ
スタ制御部（３５）とスレーブ制御部（３６）に分離し
て各々独立に動作可能とし、該マスタ制御部からのアド
レス及び診断データを拡張バスを経て該スレーブ制御部
へ送出し、ＤＭＡ転送により該メモリに診断データを送
出することにより、該バス変換モジュールの故障診断を
行うようにしたことを特徴とする故障診断方法。 - 【請求項２】 該バス変換モジュール内に診断レジスタ
（３３）を設け、該診断レジスタはＣＰＵからのアドレ
スとデータを受けるアドレスレジスタ及びデータレジス
タを有する請求項１に記載の故障診断方法。 - 【請求項３】 該バス変換モジュール内に診断制御部
（３７）を設け、該診断制御部は、ＤＭＡ転送が全て完
了したならば、正常／異常の判断が下せるようにＣＰＵ
へ通知する請求項１に記載の故障診断方法。 - 【請求項４】 該ＣＰＵから該マスタ制御部まではスプ
リットアクセスによるＰモードでアドレス及びデータを
転送し、該スレーブ制御部から該メモリへはＤＭＡ転送
を行う請求項１に記載の故障診断方法。 - 【請求項５】 該バス変換モジュールと、該マスタ制御
部及び該スレーブ制御部を単一の基板上に構成した請求
項１に記載の故障診断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3032638A JPH0776947B2 (ja) | 1991-02-27 | 1991-02-27 | 故障診断方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3032638A JPH0776947B2 (ja) | 1991-02-27 | 1991-02-27 | 故障診断方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04340149A JPH04340149A (ja) | 1992-11-26 |
| JPH0776947B2 true JPH0776947B2 (ja) | 1995-08-16 |
Family
ID=12364396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3032638A Expired - Lifetime JPH0776947B2 (ja) | 1991-02-27 | 1991-02-27 | 故障診断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0776947B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5835624A (ja) * | 1981-08-26 | 1983-03-02 | Nec Corp | 双方向性バス診断方法 |
| JPS58149529A (ja) * | 1982-03-02 | 1983-09-05 | Hitachi Ltd | チヤネルステ−タスワ−ド折返し診断方式 |
| JPH02245850A (ja) * | 1989-03-20 | 1990-10-01 | Fujitsu Ltd | バス診断方式 |
-
1991
- 1991-02-27 JP JP3032638A patent/JPH0776947B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04340149A (ja) | 1992-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6233635B1 (en) | Diagnostic/control system using a multi-level I2C bus | |
| JP2996440B2 (ja) | データ処理システムの診断方式 | |
| JPH0776947B2 (ja) | 故障診断方法 | |
| JP2000148664A (ja) | Ｐｃｉ機能拡張制御装置、及びｐｃｉ機能拡張制御方法 | |
| JPH079636B2 (ja) | バス診断装置 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPH0399337A (ja) | データ処理ユニットの診断方法、データ処理ユニット、データ処理システム | |
| JP2000305864A (ja) | バスインターフェース回路診断方法およびバスインターフェース回路 | |
| JPS6218067B2 (ja) | ||
| JPH0574110B2 (ja) | ||
| JP3036449B2 (ja) | メモリ診断装置 | |
| JPH08328997A (ja) | ローカルバスアクセス方法及びバスアダプタ | |
| JP2890426B2 (ja) | 情報処理装置 | |
| JP2001022710A (ja) | 複数のバス制御装置を有するシステム | |
| JPH07244633A (ja) | インタフェース装置 | |
| JPH04152448A (ja) | インタフェース変換方法およびインタフェース変換装置 | |
| JPS6386053A (ja) | 情報処理装置 | |
| JPH0895870A (ja) | 高速メモリ診断装置 | |
| JPS6341098B2 (ja) | ||
| JPH02245850A (ja) | バス診断方式 | |
| JPH03219354A (ja) | Ｄｍａ機能診断装置 | |
| JPS63310033A (ja) | マルチプロセッサ診断方式 | |
| JPH07334431A (ja) | Ｆｉｆｏメモリ装置及びその信頼性向上方法 | |
| JPH11143817A (ja) | 情報処理システムおよびシステムバス試験方法とその処理プログラムを記録した記録媒体 | |
| JPH04107670A (ja) | マイクロプロセッサシステム |