JPS6154732A - 受信タイミング作成方式 - Google Patents
受信タイミング作成方式Info
- Publication number
- JPS6154732A JPS6154732A JP17602284A JP17602284A JPS6154732A JP S6154732 A JPS6154732 A JP S6154732A JP 17602284 A JP17602284 A JP 17602284A JP 17602284 A JP17602284 A JP 17602284A JP S6154732 A JPS6154732 A JP S6154732A
- Authority
- JP
- Japan
- Prior art keywords
- reception
- burst
- transmission
- period
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Bidirectional Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は時分割方向制御式伝送システムに用いられる局
内回線終端装置における受信タイミング作成方式の改良
に関す。
内回線終端装置における受信タイミング作成方式の改良
に関す。
二線式加入者線の伝送システムをディジタル化する一手
段として、時分割方向制御伝送方式（所謂ビンボン伝送
方式）が実用化されている。該時分割方向制御伝送方式
においては、二線式加入者線は局内回線終端装置を経由
してディジタル交換機に収容され、また宅内回線終端装
置を経由して宅内装置に接続される。局内回線終端装置
と宅内回線終端装置間では、データはバースト状に組立
てられ、所定周期（バースト周期）毎に時分割的に交互
に伝達される。バーストの送信時期は宅内回線終端装置
が局内回線終端装置に従属して決定する。
段として、時分割方向制御伝送方式（所謂ビンボン伝送
方式）が実用化されている。該時分割方向制御伝送方式
においては、二線式加入者線は局内回線終端装置を経由
してディジタル交換機に収容され、また宅内回線終端装
置を経由して宅内装置に接続される。局内回線終端装置
と宅内回線終端装置間では、データはバースト状に組立
てられ、所定周期（バースト周期）毎に時分割的に交互
に伝達される。バーストの送信時期は宅内回線終端装置
が局内回線終端装置に従属して決定する。
第２図はこの種時分割方向制御伝送方式における従来あ
る局内回線終端装置の一例を示す図であり、第３図は第
２図におけるバースト送受信時期の一例を示す図である
。第２図において、図示されぬネットワークから伝達さ
れる送信データは、ネットワークインタフェース部ｌを
介して信号処理部２および送信タイミング部３に伝達さ
れる。
る局内回線終端装置の一例を示す図であり、第３図は第
２図におけるバースト送受信時期の一例を示す図である
。第２図において、図示されぬネットワークから伝達さ
れる送信データは、ネットワークインタフェース部ｌを
介して信号処理部２および送信タイミング部３に伝達さ
れる。
送信タイミング部３は、予め定められた周期（バ−スト
周期）で各種送信タイミング信号を作成し、信号処理部
２およびバースト組立部４に伝達する。
周期）で各種送信タイミング信号を作成し、信号処理部
２およびバースト組立部４に伝達する。
バースト組立部４は、信号処理部２から伝達される送信
データを含む送信バーストＢＳを作成し、ユニポーラバ
イポーラ変換部５および変成器６を介して図示されぬ二
線式加入者線に送出する。なお送信タイミング部３は、
前記バースト周期の内、送信バースｔ−Ｂｓを送信すべ
きバースト送信期間に論理値ｌに設定され、また二線式
加入者線から到着する受信バース）Ｂｒを受信すべきバ
ースト受信期間に論理値Ｏに設定される送受切替信号Ｓ
を作成し、スイッチ７に伝達する。スイッチ７は、伝達
される送受切替信号Ｓが論理値１に設定される間（バー
スト送信期間）遮断状態となり、送信バーストＢｓが等
花器８に伝達されることを防止する。バースト送信期間
が終了し、バースト受信期間の開始と共に送受切替信号
Ｓが論理値Ｏに設定されるとスイッチ７は導通状態とな
る。バースト受信期間中に図示されぬ二線式加入者線か
ら到着する受信パース）Ｂｒはスイッチ７を介して等花
器８に伝達され、等花器８により波形成形され、バイポ
ーラユニポーラ変換部９を介してバースト分解部１０お
よびフェーズロック回路１１に伝達される。フェーズロ
ック回路１１は常時クロック信号を発生し、受信タイミ
ング回路１２を構成する計数器１３に入力しているが、
受信パースｌ−Ｂｒの受信に伴い出力するクロック信号
を受信した受信パース）Ｂｒに同期させる。一方計数器
１３は、受信したクロック信号をバースト周期に渡り循
環的に計数し、計数出力からデコーダ１４を介して各種
タイミング信号を作成し、バースト分解部１０、同期回
路１５および信号処理部２に伝達する。バースト分解部
１０は、受信タイミング回路１２から伝達されるタイミ
ング信号に基づき受信バーストＢｒから受信データを抽
出し、信号処理部２およびネットワークインタフェース
部１を介して図示されぬネットワークに伝達する。
データを含む送信バーストＢＳを作成し、ユニポーラバ
イポーラ変換部５および変成器６を介して図示されぬ二
線式加入者線に送出する。なお送信タイミング部３は、
前記バースト周期の内、送信バースｔ−Ｂｓを送信すべ
きバースト送信期間に論理値ｌに設定され、また二線式
加入者線から到着する受信バース）Ｂｒを受信すべきバ
ースト受信期間に論理値Ｏに設定される送受切替信号Ｓ
を作成し、スイッチ７に伝達する。スイッチ７は、伝達
される送受切替信号Ｓが論理値１に設定される間（バー
スト送信期間）遮断状態となり、送信バーストＢｓが等
花器８に伝達されることを防止する。バースト送信期間
が終了し、バースト受信期間の開始と共に送受切替信号
Ｓが論理値Ｏに設定されるとスイッチ７は導通状態とな
る。バースト受信期間中に図示されぬ二線式加入者線か
ら到着する受信パース）Ｂｒはスイッチ７を介して等花
器８に伝達され、等花器８により波形成形され、バイポ
ーラユニポーラ変換部９を介してバースト分解部１０お
よびフェーズロック回路１１に伝達される。フェーズロ
ック回路１１は常時クロック信号を発生し、受信タイミ
ング回路１２を構成する計数器１３に入力しているが、
受信パースｌ−Ｂｒの受信に伴い出力するクロック信号
を受信した受信パース）Ｂｒに同期させる。一方計数器
１３は、受信したクロック信号をバースト周期に渡り循
環的に計数し、計数出力からデコーダ１４を介して各種
タイミング信号を作成し、バースト分解部１０、同期回
路１５および信号処理部２に伝達する。バースト分解部
１０は、受信タイミング回路１２から伝達されるタイミ
ング信号に基づき受信バーストＢｒから受信データを抽
出し、信号処理部２およびネットワークインタフェース
部１を介して図示されぬネットワークに伝達する。
以上の説明から明らかな如く、従来ある局内回線終端装
置においては、受信タイミング回路１２がクロツタ信号
を計数器１３により全バースト周期に渡り計数し、受信
バーストＢｒを受信処理する各種タイミングをデコーダ
１４により作成していた。従って計数器１３の所要計数
値は増加し、受信タイミング回路１２の経済性を損なう
恐れがあった。
置においては、受信タイミング回路１２がクロツタ信号
を計数器１３により全バースト周期に渡り計数し、受信
バーストＢｒを受信処理する各種タイミングをデコーダ
１４により作成していた。従って計数器１３の所要計数
値は増加し、受信タイミング回路１２の経済性を損なう
恐れがあった。
前記問題点は、時分割方向制御伝送方式におけるバース
ト送信期間とバースト受信期間とを識別する送受切替信
号を作成する送信タイミング回路と、受信バーストから
抽出したクロック信号を分周して各種受信タイミング信
号を作成する受信タイミング回路とを具備する局内回線
終端装置において、前記送信タイミング回路から出力す
る送受切替信号を用いて前記受信タイミング回路の動作
期間を前記バースト受信期間に限定することを特徴とす
る本発明により解決される。
ト送信期間とバースト受信期間とを識別する送受切替信
号を作成する送信タイミング回路と、受信バーストから
抽出したクロック信号を分周して各種受信タイミング信
号を作成する受信タイミング回路とを具備する局内回線
終端装置において、前記送信タイミング回路から出力す
る送受切替信号を用いて前記受信タイミング回路の動作
期間を前記バースト受信期間に限定することを特徴とす
る本発明により解決される。
即ち本発明によれば、受信タイミング回路は送信タイミ
ング回路の出力する送受切替信号がバースト受信期間を
示す場合にのみ動作し、送受切替信号がバースト送信期
間を示す場合は動作を停止している。従って受信タイミ
ング回路を構成する計数器の所要計数値も減少し、受信
タイミング回路の経済化が促進される。
ング回路の出力する送受切替信号がバースト受信期間を
示す場合にのみ動作し、送受切替信号がバースト送信期
間を示す場合は動作を停止している。従って受信タイミ
ング回路を構成する計数器の所要計数値も減少し、受信
タイミング回路の経済化が促進される。
以下、本発明の一実施例を図面により説明する。
第１図は本発明の一実施例による局内回線終端装置を示
す図である。なお、企図を通じて同一符号は同一対象物
を示す。第１図においては、フＪ−−ズロック回路１１
と受信タイミング回路１２“との間にゲート１６が設け
られ、フェーズロック回路１１の出力するクロック信号
は、ゲート１６を介して受信タイミング回路１２°に伝
′達される。
す図である。なお、企図を通じて同一符号は同一対象物
を示す。第１図においては、フＪ−−ズロック回路１１
と受信タイミング回路１２“との間にゲート１６が設け
られ、フェーズロック回路１１の出力するクロック信号
は、ゲート１６を介して受信タイミング回路１２°に伝
′達される。
またゲート１６は、送信タイミング部３が出ツノする送
受切替信号Ｓが論理値１に設定されるバースト送信期間
中は阻止状態となり、またバースト受信期間中は導通状
態となる。その結果受信タイミング回路１２’内の計数
器１３′にはバースト送信期間中、クロック信号が入力
されぬ為計数を停止し、バースト受信期間となって初め
て入力されるクロック信号の計数を開始し、デコーダ１
４を介して各種タイミング信号を作成させる。
受切替信号Ｓが論理値１に設定されるバースト送信期間
中は阻止状態となり、またバースト受信期間中は導通状
態となる。その結果受信タイミング回路１２’内の計数
器１３′にはバースト送信期間中、クロック信号が入力
されぬ為計数を停止し、バースト受信期間となって初め
て入力されるクロック信号の計数を開始し、デコーダ１
４を介して各種タイミング信号を作成させる。
以上の説明から明らかな如く、本実施例によれば、受信
タイミング回路１２′の計数器１３°はバースト送信期
間中、クロック信号の計数を停止し、バースト受信期間
の開始と共にクロック信号の計数を開始する。その結果
従来ある受信タイミング回路１２ （第２図）の計数器
１３に比し計数値は半減する為小形化され、電力消費も
削減される可能性が生ずる。
タイミング回路１２′の計数器１３°はバースト送信期
間中、クロック信号の計数を停止し、バースト受信期間
の開始と共にクロック信号の計数を開始する。その結果
従来ある受信タイミング回路１２ （第２図）の計数器
１３に比し計数値は半減する為小形化され、電力消費も
削減される可能性が生ずる。
なお、第１図はあく迄本発明の一実施例に過ぎず、例え
ば回線終端装置の構成は図示されるものに限定されるこ
とは無（、他に幾多の変形が考慮されるが、何れの場合
にも本発明の効果は変わらない。
ば回線終端装置の構成は図示されるものに限定されるこ
とは無（、他に幾多の変形が考慮されるが、何れの場合
にも本発明の効果は変わらない。
以上、本発明によれば、前記二線式時分割方向制御式伝
送システムにおいて、局内回線終端装置の受信タイミン
グ回路がバースト受信期間中のみ動作し、経済化が促進
される。
送システムにおいて、局内回線終端装置の受信タイミン
グ回路がバースト受信期間中のみ動作し、経済化が促進
される。
第１図は本発明の一実施例による局内回線終端装置を示
す図、第２図は従来ある局内回線終端装置の一例を示す
図、第３図は第２図におけるバースト送受信時期の一例
を示す図である。 図において、１はネットワークインタフェース部、２は
信号処理部、３は送信タイミング部、４はバースト組立
部、５はユニポーラバイポーラ変換部、６は変成器、７
はスイッチ、８は等花器、９はバイポーラユニポーラ変
換部、ｌＯはバースト分解部、１１はフェーズロック回
路、１２および１２１は受信タイミング回路、１３およ
び１３″は計数器、１４はデコーダ、Ｉ５は同期回路、
１６はゲート、Ｂｒは受信バースト、Ｂｓは送信バース
ト、Ｓは送受切替信号、を示す。
す図、第２図は従来ある局内回線終端装置の一例を示す
図、第３図は第２図におけるバースト送受信時期の一例
を示す図である。 図において、１はネットワークインタフェース部、２は
信号処理部、３は送信タイミング部、４はバースト組立
部、５はユニポーラバイポーラ変換部、６は変成器、７
はスイッチ、８は等花器、９はバイポーラユニポーラ変
換部、ｌＯはバースト分解部、１１はフェーズロック回
路、１２および１２１は受信タイミング回路、１３およ
び１３″は計数器、１４はデコーダ、Ｉ５は同期回路、
１６はゲート、Ｂｒは受信バースト、Ｂｓは送信バース
ト、Ｓは送受切替信号、を示す。
Claims (1)
- 時分割方向制御伝送方式におけるバースト送信期間とバ
ースト受信期間とを識別する送受切替信号を作成する送
信タイミング回路と、受信バーストから抽出したクロッ
ク信号を分周して各種受信タイミング信号を作成する受
信タイミング回路とを具備する局内回線終端装置におい
て、前記送信タイミング回路から出力する送受切替信号
を用いて前記受信タイミング回路の動作期間を前記バー
スト受信期間に限定することを特徴とする受信タイミン
グ作成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17602284A JPS6154732A (ja) | 1984-08-24 | 1984-08-24 | 受信タイミング作成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17602284A JPS6154732A (ja) | 1984-08-24 | 1984-08-24 | 受信タイミング作成方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6154732A true JPS6154732A (ja) | 1986-03-19 |
Family
ID=16006351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17602284A Pending JPS6154732A (ja) | 1984-08-24 | 1984-08-24 | 受信タイミング作成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6154732A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63294150A (ja) * | 1987-05-27 | 1988-11-30 | Fujitsu Ltd | 無線通信方式 |
| JPH03241562A (ja) * | 1990-02-19 | 1991-10-28 | Hitachi Electron Eng Co Ltd | 記録媒体のカートリッジ搬送装置 |
-
1984
- 1984-08-24 JP JP17602284A patent/JPS6154732A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63294150A (ja) * | 1987-05-27 | 1988-11-30 | Fujitsu Ltd | 無線通信方式 |
| JPH03241562A (ja) * | 1990-02-19 | 1991-10-28 | Hitachi Electron Eng Co Ltd | 記録媒体のカートリッジ搬送装置 |
| JP2581245B2 (ja) * | 1990-02-19 | 1997-02-12 | 日立電子エンジニアリング株式会社 | 記録媒体のカートリッジ搬送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0654875B2 (ja) | 並列／直列データ同期変換回路 | |
| JPS6154732A (ja) | 受信タイミング作成方式 | |
| US4551583A (en) | Control signal transmission system for key telephone system | |
| EP0087510B1 (en) | Single shot multivibrator | |
| CN114270692A (zh) | 用于同步和数据传输的方法和装置 | |
| JPH11331137A (ja) | 信号同期装置 | |
| SU1159164A1 (ru) | Преобразователь последовательного кода в параллельный | |
| US3627945A (en) | Transmission of asynchronous telegraphic signals | |
| SU1376256A1 (ru) | Устройство тактовой синхронизации | |
| JP3144086B2 (ja) | 擾乱付加信号発生回路 | |
| JPS61163715A (ja) | 遅延線を用いた多相クロツク発生回路 | |
| SU1385325A1 (ru) | Синхронизатор | |
| RU1837301C (ru) | Устройство дл сопр жени цифровой вычислительной машины с каналом св зи | |
| SU1753615A1 (ru) | Устройство дл передачи информации | |
| RU2262191C1 (ru) | Преобразователь кода | |
| SU1150738A1 (ru) | Формирователь пачек импульсов | |
| JPS6253530A (ja) | Ｔｄｍａ通信装置の制御用情報発生回路 | |
| SU1425843A1 (ru) | Преобразователь кода в пачку импульсов | |
| RU2037957C1 (ru) | Синхронный делитель частоты | |
| SU1206965A1 (ru) | Устройство цикловой синхронизации | |
| SU1269270A1 (ru) | Дельта-демодул тор | |
| JPS63146540A (ja) | 調歩同期式信号伝送装置 | |
| JPS61251256A (ja) | 回線レイト自動適合デ−タ端末装置 | |
| JPS6171732A (ja) | 速度変換回路 | |
| JPS61128653A (ja) | ディジタル情報受信再生装置 |