JPS61251256A - 回線レイト自動適合デ−タ端末装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、回線速度が異なるデータ端末装置間において
回線レイトを自動弁別し、適合するデータリンクレイト
で通信を行うデータ端末装置に関才る・ 〔従来の技術〕 従来、この柵の一一夕端末装置は、第３図に示す様１／
Ｃ，ＣＰＵ３１と、入出力インターフェース（Ｉｌｏ）
回路３２と、データの送受を行うデータリンクｉ路３３
と、セレクタ□回路３４．３５と、回線レイトを決定す
るクロックを発生する１　６Ｋｂ　ｐ　ｓクロ、り発生
回路３６　、６４Ｋｂｐｓクロ、り発生回路３７と、回
線インターフェース回路３８と、割込み制御回路３９と
、タイマー回路４０と、り。

ロック発生回路４１とを含む。

第４図は、従来のデータリンク手順の流れを示す゛通信
手順図で、データ端末装置Ａ、Ｂは共に第１図に示す回
路を有する。

装置Ｂが装置人を呼出す場合、最初装置Ｂから装−人へ
データリンクのバスを作るための呼接続手順が実施され
る。呼接続手順完了後、第１図に示す回′路でデータリ
ンク手順が開始される。

まず、発呼側（装置Ｂ）から装置Ｂｌｌの回線しイトの
フラグ、たとえば”１１１１１■のような符号が連続し
て送出される。第３図では受信できる信号の回線レイト
を１６および６４　Ｋｂｐｓとしている。装置Ａ側の回
線インターフェース３８は受信可能な回線レイトの整数
倍たとえば１６Ｋｂｐｓと６４　Ｋｂｐｓの最小公倍数
である６４Ｋｂｐｓ、ある−はその整数倍のクロ、フレ
イトの回線用クロ。

り信号ととのクロック信号によってサンプルして受信デ
ータＲｘＤを発生する。今装置Ｂから連続してフラグ信
号が送信されているから装置Ａ＠の回線インタフェース
ではこのフラグ信号がサンプリングされ受信データＲＸ
Ｄとなる。受信データＲＸＤはデータリンク回路３３に
供給される。回線用クロック信号はｓ　１６Ｋｂｐｓク
ロツク発生回路３６と６４Ｋｂｐｓクロツク発生回路３
７に供給され、分周されてそれぞれから１６Ｋｂｐｓク
ロツク信号、６４Ｋｂｐｓクロツク信号の２種のクロ、
りが発生する。セレクタ回路３５はこの２種のクロック
を交互に選択する。すなわち、セレクタ回路３５はタイ
マー回路４０からのタイムアツプごとにＣＰＵ３１の制
御により１６Ｋｂｐｓ　クロ。

りと６４Ｋｂｐｓクロツクとを順次切りかえてデータリ
ンク回路３３に供給する。データＩＪ　ｙり回路３３は
、選択されたクロックに従ってフラグ信号を検出する。

データリンク回路３３でフラグ検出されると割込み制御
回路３９に割込みがかかる。

ＣＰＵ３１は割込みがかけられた時のクロックを受信用
クロックＲｘＣであるとし受信用クロ、りＲ，ｘＣのク
ロックレイトが回線レイトであると判断し、データレー
トを決定する。今、決定されたデータレートが１６Ｋｂ
ｐｓとすると、そのクロックレートを選択するようにセ
レクタ３４を設定し、１５Ｋｂ　ｐ　ｓりａｙり発生回
路３６から１６Ｋｂｐｓのクロックを受け、送信用クロ
ックＴｘＣとする。

データリンク回路はこのクロックレートで送信データＴ
ｘＤを発生する。すなわち、データリンク回路３３は装
置Ｂ側と同レイトのフラグ信号を送出し、第４図に示し
た様に非同期平衡モードセ。

）　（８ＡＢＭ）、アンナンバード・アクノリ、ジ（Ｕ
人）、インフォメーシ嘗ン（Ｉ）のデータリンク手順が
行われる。

〔発明が解決しようとする問題点〕

上述した従来のデータ端末装置では、送られてくると予
想されるクロックの分だけ、回線速度を時分割で順次切
りかえてフラグ信号が受信できるかどうか判定するので
、クロックの種類の分だけ判定するまでに時間かついや
され、開始時間のロスが発生する欠点がある。

〔問題点を解決するための手段〕

本発明は、前記欠点を解決するために、データリンク手
順を用いるデータ端末装置に、種々の回線レイトで送出
されてくる７２グ信号の周期を計数して回線レイトを弁
別し、適合する回線レイトのフラグ信号を送出するよう
なデータリンク手順を実施する手段を具備している。

（実施例〕 次に本発明の実施例について図面を参照して説明する。

第１図は、本発明の一実施例のプロ、り図である。

図において、ＣＰＵ１と、受信データＲｘＤのうちフラ
グ信号の周期を計数しその周期から回線レイトを弁別す
る周期弁別回路２と、弁別結果に応じて受信用クロック
ＲｘＣおよび送信用クロックＴｘＣを発生するプログラ
マブルカウンタ３と、回線レイトのフラグの検出および
データの送受信を行うデータリンク回路３３とを含む。

フラグは回線レイトに応じ九二値データからなる。

第２図は第１図に示す回路を有するデータ端末装置Ｃ，
Ｄ間のデータリング手順を示す。

装置りが装置Ｃへ発呼する場合、呼接続手順を実行し、
呼接続が完了するとデータリンク手順が開始する。デー
タリンク手順が開始すると、装置りは装置Ｃへ回線レイ
トのフラグ信号を送出する。

装置Ｃは回線インターフェース回路３８から回線用クロ
ック信号Ｌｃとこのクロ、り信号でサンプルし復調した
受信データＲｘＤとを発生する。回線用クロック信号は
装置Ｃで受信できるすべてのデータの回線レイト（たと
えば１６Ｋｂｐｓ、６４Ｋｂｐｓ）の最小公倍数（６４
Ｋｂｐｓ）あるいはその整数倍のクロック信号で、プロ
グラマブルカウンタ３のクロック入力となる。受信デー
タ信号ＲｘＤはデータリンク回路３３と周期弁別回路２
に供給される。

周期弁別回路２は受信データ信号ＲｘＤとして復調され
たフラグ信号の一周期分の時間を計数しその周期に応じ
て回線レイトを判定する。この判定結果によりＣＰＵ１
は、回線レイトと同じレイトの受信クロ、り凡×Ｃと送
信クロ、りＴｘＣを発生するようにプログラマブルカウ
ンタ３の回線用クロ、りＬｃを計数するための分局比を
セットする。

これによりデータリンク回路３３に印加される受信クロ
、りＲｘＣと送信クロ、りＴｘＣの周期は、受信データ
ＲｘＤとして印加されるフラグ信号と同じになる。ＣＰ
　Ｕ　１はデータリンク回路３３がフラグ検出したこと
を確認後、フラグ送出命令をデータリンク回路３３へ出
力し、フラグ信号を回線へ送出することにより、以後の
データリンク手順が開始される。

〔発明の効果〕

以上説明し丸ように本発明はフラグ信号の周期を弁別す
るので、最低でもフラグ信号が１〜２周期あれば弁別で
きるため非常に短時間でかつ適合する回線レイトでデー
タリンク手順が開始されるという効果がある。

【図面の簡単な説明】

第１図は、本発明の実施例を示すブロック図、第２図は
、本発明の実施例におけるデータリンク手順の流れを示
す通信手順の説明図、第３図は、従来例を示すプロ、り
図、第４図は、従来におけるデータリンク手順の流れを
示す通信手順の説明図である。 １・・・−ＣＰＵ、２・・・・・・周期弁別回路、３・
・・・・・プログラマブルカウンタ、３１−・・・・・
ＣＰＵ回路、３２・・・・−Ｉ１０回路、３３・・・・
・・データリンク回路、３４．３５−・・・・・データ
セレクタ回路、３６・・・・・・１６Ｋｂｐｓクロック
発生回路、３７・・・・・・６４ｂｐｓクロック発生回
路、３８−−−−−−回線インターフェース回路、３９
−−−−・割込み制御回路、４０−−−−−−タイマ＄
　１　囚 ＄２　　　［！１ 芽　、３！ＩＩ 弄４Ｉ！Ｉ

Claims (1)

【特許請求の範囲】
1. データリンク手順を用いるデータ端末装置において、回
   線から種々の回線レイトで送出されてくるフラグ信号の
   周期を計数して回線レイトを弁別する手段と、弁別結果
   に応じたレイトの基準信号を発生する手段と、前記基準
   信号のレイトに合わせて前記回線レイトのフラグ信号を
   発生する手段とを含み、前記フラグ信号の発生によりデ
   ータリンク手順を開始することを特徴とする回線レイト
   自動適合データ端末装置。