JPS6152692A - 表示装置 - Google Patents

表示装置

Info

Publication number
JPS6152692A
JPS6152692A JP59174457A JP17445784A JPS6152692A JP S6152692 A JPS6152692 A JP S6152692A JP 59174457 A JP59174457 A JP 59174457A JP 17445784 A JP17445784 A JP 17445784A JP S6152692 A JPS6152692 A JP S6152692A
Authority
JP
Japan
Prior art keywords
display
flip
signal
flop
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59174457A
Other languages
English (en)
Inventor
悟 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP59174457A priority Critical patent/JPS6152692A/ja
Publication of JPS6152692A publication Critical patent/JPS6152692A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は表示装置、特に1つの画面上に文字等のキャラ
クタ、グラフインク等多数種類の画像を同時に表示する
ことのできる表示装置に関するもので、回路を徒らに複
雑化することなく初期設定か見かけ上スムースに行われ
るようにした新規な表示装置を提供しようとするもので
ある。
従来技術 マルチフレーム構成のCRT表示装置、例えばキャプス
タン等においては1画面の初W股定をソフトウェアで行
なうと処理スピードが遅く、−面ずつ初期設定されてい
るのが目につき、見かけ上好ましくない。即ち、ソフト
ウェアで初期設定を行うときは、キャラクタデータを記
憶するメモリ、グラフィックデータを記憶するメモリ等
容フレームに対応するフレームメモリに対して一定の順
序に従って透明色を示す情報に書き換える動作をソフト
ウェアにより行うことである。そして、ソフトウェアに
よれば当然のことながら処理に要する時間が長くなる。
従って、例えば最初にキャラクタデータが消え、次にグ
ラフィー2クデータか消えるのが目ではっきり見えてし
まう、これは非常に見苦しいことである。#に、CPU
の動作が低速であり、又、例えばキャラクタデータな記
憶するフレームメモリ等の記憶容量が大きい場合シこは
顕著であり、ユーザーが苛ら立ちを覚えかねない。
そのため、ハードウェアで各フレームメモリを同時に書
き換えることにより初期設定を行うようにする傾向にあ
る。しかし、このようにした場合はフレーム数が増える
程パスドライバ(データ発生用も含む)を増やさなけれ
ばならなくなり、又、表示メモリをある期間書き込みモ
ードにするための回路も増えるので非常に回路が複雑化
する。そのため1表示装置の価格が非常に高くなるとい
う問題がある。しかも、マルチ画面になっている場合1
画面のある象限だけを初期設定するようにするときはそ
のための複雑な回路を設ける必要があり、ますます価格
が高くなる。
発明が解決しようとする問題点 しかして、本発明は上記問題点を解決すべく為されたも
のであり、回路を徒らに複雑化することなく初期設定が
見かけ上スムースに行われるようにしようとするもので
ある。
問題点を解決するための手段 上記問題点を解決するため、本発明は、フリ・ンプフロ
ップを設け、該フリップフロ・ンブの例えばセッ°ト状
態の時における出力によって画面をラスター色あるいは
予め設定された背景色にできるようにし、そして、初期
設定をするときには上記フリップフロップを例えばセッ
ト状態にしたうえで表示メモリをソフトウェアにより初
期設定のために書き換え、その書き換えの終了後にフリ
ップフロップが反転するようにするものである。
作用 本発明は上記手段を採るため表示メモリを初期設定のた
めに書き換える間フリップフロップの働きにより画面を
ラスクー色あるいは予め設定された背景色にすることが
できるので、初期設定時に画面上においてキャラクタが
消え1次にグラフィックが消えるというような見苦しい
ことを回避することができ、見かけ上初期設定がスムー
スとなる。しかも、ツリフプフロツプ等僅かな回路を付
加するだけで初期設定が見かけ上スムースになるように
することが実現する。
実施例 以下に、本発明表示装置を添付図面に示した実施例に従
って詳細に説明する。
図面は本発明を2フレーム構成の表示装置に適用した実
施例の要部の構成を示すブロック図である。図面におい
て、■は画面上に表示する文字を記憶する表示メモリで
、該表示メモリlに記iQされた文字の表示が後述する
別の表示メモリ2に記憶された図形の表示よりも1グ先
される。表示メモリ2は画面上に表示する図形を記憶す
るフレームメモリであり、該表示メモリ2に記憶された
図形の表示は表示メモリlに記憶された文字の表示の次
に(、Q先されるものである。これら2つの表示メモリ
1、表示メモリ2は共に図示しないCRTに対する同期
信号に同期して動作するカウンタ等を中心に構成される
図示しないメモリ制fJU回路に接続され、上記同期信
号に同期して順次171;み出し得るようにされている
。又、この表示メモリ1、表示メモリ2は図示しないC
PUとシステムバスを介して接続され、CPUによって
も表示メモリ1、表示メモリ2に対するアクセスを行う
ことができ、書き込み等ができるようにされている。3
はパラレルシリアル変換回路で、表示メモリ1あるいは
表示メモリ2から出力されたパラレルな表示データをシ
リアルな表示信号に変換して出力するという基本的な機
能を有するが、そのほか表示メモリlからの表示データ
が透明以外のある色を指定するときは表示メモリ1から
のその表示データに基づく表示信号を出力し、表示メモ
リlからの表示データが透明を指定するときは表示メモ
リ2からの表示データに基づく表示信号を出力し、表示
メモリ1及び表示メモリ2からの表示データが共に透明
を指定するものであるときは「0」の制御信号百を制御
信号出力端子から出力するという優先機能も有している
4は切換回路で、上記パラレルシリアル変換回路3から
出力された表示信号を入力端子Aに受は背景色ラッチ回
路5からの背景色信号を入力端子Bに受け、切換入力端
子Sに受けた切換信号に対応した入力端子に受けた信号
の方を開示しない画像再生装置に送出する。′ 背景色ラッチ回路5は図示しないCPUによって指定さ
れた背景色をラッチするものであり、例えばグリーンを
背景色として指定する背景色信号をCPUから受けると
グリーンの色を指定する表示信号を出力する。尚、背景
色として指定できる色にはラスター色もあり得る。この
出力信号は前述のとおり前記切換回路4の入力端子Bに
入力される。6はフリップフロップでCPUからセット
信号、リセット信号を受けて七−、ト、リセットされる
。このフリップフロップ6の反転出力信号頁はオア回路
7の一方の入力端子に入力される。該オア回路7は一方
の入力端子に反転出力信号百を、他方の入力端子に前記
パラレルシリアル変換回路3の制御信号出力端子から出
力された制御信号百をそれぞれ反転して受け、その論理
和信号を上記切換回路4の切換入力端子へ送出する。し
かして、このオア回路の出力信号が切換回路4に対する
切換信号となる。
次に、この図面に示した表示装置の動作を説明する。
(1)通常の表示時においては、フリップフロアプロが
リセット信号にされており、フリップフロップ6の反転
百がrlJ となる。従って、フリップフロップ6はオ
ア回路7の出力信号に影響を与え得ない、このような通
常の表示時には1表示メモリlから文字を表示する表示
データがパラレルシリアル変換回路3に入力されたとき
にはその表示データが優先的に出力され、切換回路4の
入力端子Aに入力される。又、表示フレーム1から出力
された表示データが透明を指定するものであるときは表
示メモリ2から出力された図形を示−す表示データがシ
リアルに切換回路4の入力端子Aに入力される。そして
、表示メモリ1、表示メモリ2から出力された表示デー
タが共に透明を指    (足している場合でない限り
パラレルシリアル変換回路3の制御信号百は「0」に保
たれるので、オア回路7の出力信号、即ち、切換回路4
に対する切換信号は「O」である、そして、切換信号が
「0」のとき切換回路4は入力端子Aに受けている表示
信号を出力信号がそのまま図示しない画像再生装置へ送
出され、画像再生される。
(2)ところで、初期設定をするときは、先ず図示しな
いCPUからクリンプフロップ6ヘセツト信号を送出し
てフリップフロップ6をセット状態にする。すると、フ
リップフロップ6の反転出力信号百が[OJとなり、オ
ア回路7の出力がrlJとなる。その結果、切換回路4
は背景色ラッチ回路5からの信号を出力する状態になり
、画面は背景色になる。
このように、画面が背景色ラッチ回路5からの信号によ
って背景色になっている間にソフトウェ′ア的手段で表
示メモリl及び表示メモリ2に対する初期設定のために
必要な書き換えを順次行う。
そして、その書き換えが終了したところでCPUからフ
リップフロップ6ヘリセツト信号を送れば、フリップフ
ロップ6がリセット状Jiになり、切換回路4はパラレ
ルシリアル変換回路3からの表示信号を出力する状態に
戻る。従って、先ず、例えば表示メモリ1に対する書き
換えが行われ、次に表示メモリ2に対する書き換えが行
われるというプロセスが進行している間画面は背景色に
なり、そのプロセスは画面に現われない、従って、初期
設定が画面を目障りなものにする惧れが全くなくなる。
そして、初期設定が見かけ上目障りわりなものにならな
いようにするために付加することが必要なものは単にフ
リップフロップ6、オア回路7にとどまり、回路構成を
徒らに複雑化することなく問題を解決することができる
。そして、フレーム数を本実施例のように2ではなくも
っと多くしたとしても付加する回路を増やす必要がない
尚、マルチ画面になっている場合にある象限だけを初期
設定できるようにする場合には、マルチ画面の象限数に
応じてフリップフロップ6の数を増やせば良い0例えば
マルチ画像を4象限に分けそのうちの任意の象限を初期
設定することができるようにするにはフリップフロップ
6の数を4個にし、初期設定しようとする象限と対応す
るフリップフロップ6のみをセット状1rにし、各フリ
、プフロンブ6の出力をCRTの゛止子ビームが現在走
査している位1゛6の変化に応して切換えて利用するよ
うにすれば良い。
尚、上記実施例においては、フリップフロップ6がセ、
ト状jmのときに初期設定を行なうように表示装置が構
成されているが、フリップフロップ6がリセット状態の
ときに初期設定を行なうことができるように表示装置を
構成しても良い。又、上記実施例においては表示メモリ
の数は2個であるか1本発明は表示メモリの攻か2イビ
4よりも多いものにも適用でき、又1表示メモリが1個
しかないものにも適用することができる。
発明の効果 以上に述へたように、本発明表示装置は、1又は複数の
表示メ皐りと制御信号を受けてセット、リセットされる
フリップフロップとを少なくとも有し、上記表示メモリ
から読み出される表示データが透明を指定しているとき
以外でもフリップフロップの出力により背景色が表示さ
れ得るようにしてなることを特徴とするものである。従
って、本発明によれば、初期設定をするときはCPU等
からの信号によりフリップフロップを制御することによ
って表示画面を背景色にし、その状ygでソフトウェア
で表示メモリを初期設定のために書き換えることができ
る。従って、単にフリップフロップを付加するだけで表
示メモリが初期設定のため順次書き換えられるプロセス
が画面に現われることを回避することができる。
【図面の簡単な説明】 図面は、本発明表示装置の実施の一例の要部を示す回路
ブロック図である。 符号の説明 l、2・・・表示メモリ。 6拳・・フリップフロップ

Claims (1)

    【特許請求の範囲】
  1. (1)1又は複数の表示メモリと制御信号を受けてセッ
    ト、リセットされるフリップフロップとを少なくとも有
    し、上記表示メモリから読み出される表示データが透明
    を指定しているとき以外でもフリップフロップの出力に
    より背景色が表示され得るようにしてなることを特徴と
    する表示装置
JP59174457A 1984-08-22 1984-08-22 表示装置 Pending JPS6152692A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59174457A JPS6152692A (ja) 1984-08-22 1984-08-22 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59174457A JPS6152692A (ja) 1984-08-22 1984-08-22 表示装置

Publications (1)

Publication Number Publication Date
JPS6152692A true JPS6152692A (ja) 1986-03-15

Family

ID=15978822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59174457A Pending JPS6152692A (ja) 1984-08-22 1984-08-22 表示装置

Country Status (1)

Country Link
JP (1) JPS6152692A (ja)

Similar Documents

Publication Publication Date Title
US5831638A (en) Graphics display system and method for providing internally timed time-varying properties of display attributes
JP3056514B2 (ja) 画像表示装置およびそれに用いる外部記憶装置
JPH0327119B2 (ja)
JPS62288984A (ja) ビデオ表示装置
US5146211A (en) Bit mapped color cursor
JPS5960480A (ja) デイスプレイ装置
EP0525986B1 (en) Apparatus for fast copying between frame buffers in a double buffered output display system
JPH04174497A (ja) 表示制御装置
JPS59231591A (ja) 画像表示装置
JPS6152692A (ja) 表示装置
JPS5997184A (ja) 画像処理装置
JPS6138987A (ja) Crt制御装置
JPH11161255A (ja) 画像表示装置
JP3265791B2 (ja) Ohp用表示装置
JPS61209481A (ja) 文字表示装置
JPS59100495A (ja) カラ−デイスプレイ装置
JPS6364085A (ja) 表示制御装置
JPS62145280A (ja) ビツトマツプデイスプレイにおける表示修飾制御方式
JPH07117889B2 (ja) 表示制御装置
JPS61226791A (ja) ラスタスキヤンcrtデイスプレイ制御装置
JPH0330074A (ja) 表示画面合成装置
JPS604978A (ja) 表示制御装置
JPH05308569A (ja) 画像合成装置
JPH0719132B2 (ja) データ処理方法
JPS6159482A (ja) 表示画面切換え制御方式