JPS61226791A - ラスタスキヤンｃｒｔデイスプレイ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、表示と同時に描画を行なうラスタスキャン
ＣＲＴディスプレイ制御装置に関する。

〔発明の技術的背景とその問題点〕

従来、フレームバッファ方式のラスタスキャンＣＲＴデ
ィスプレイ装置は、例えば第５図に示すように、表示内
容′ｆ：保持する半導体記憶装置であるフレームバッフ
ァ１１、このフレームバッファ１１に表示する内容を書
き込む描画プロセッサ１２、上記フレームバッファ１１
に一定の時間間隔で番地を与えその表示内容を読み出ス
表示コントローラ１３、上記フレームバッファ１１から
・９ラレルに読み出された表示内容をシリアルなデータ
に変換するパラレル／シリアル変換器１４、およびこの
パラレル／シリアル変換器１４の出力をディフタル／ア
ナログ変換するＤ／Ａ変換器１５とこのＤ／Ａ変換器１
５の出力で駆動されるＣＲＴ　１６とから成るビデオ信
号発生器１７などから構成されている。なお、１８はフ
レームバッファ１１のアドレスバス、１９はフレームバ
ッファ１１への書き込み用データバス、２０１ｒｉフレ
ームバツフア１ノからの読み出し用データバスである。

以上はグラフィックディスプレイ装置の場合であり、キ
ャラクタディスプレイ装置ではこれにキャラクタノエネ
レータが加わる。

ところで、上述した従来の装置においては、描画グロセ
ッ？１２が描画（フレームバッファ１１への書き込み）
する際には、表示アドレスとは別に描画アドレスを出力
しフレームバッファ１１にデータを書き込む。このとき
、描画を表示（ＣＲＴ　Ｊ　ｇの画面上に表示するため
のフレームバッファ１１からの読み出し）に優先させる
と、ＣＲＴ　１６の画面にフリッカが生じ、画面にフリ
ッカを生じないようにすると描画に要する時間が長くな
る欠点がある。

このような欠点を除去（フリッカの発生を防止）するた
めに、実際の表示に要するよりも大きな容量のフレーム
バッファ１１を用い、現在の表示に用いている部分以外
にも描画し、その後に表示する部分を切り替える方法が
用いられる。この方法によれば、画面の変更は瞬時にな
されるが、描画に長い時間を要することは同じである。

また、現在表示されている内容に応じた変更や画面上の
一部分の更新には使用できない欠点がある。

〔発明の目的〕

この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、描画時間の制約を取り除き、
高速描１画を実現できるラスタスキャンＣＲＴディスプ
レイ制御装置を提供することである。

〔発明の概要〕

すなわち、この発明においては、上記の目的全達成する
ために、フレームバッファの中で現在表示されている部
分の内容の変更を、画面のリフレッシュの１サイクル（
通常は５０Ｈｚまたは６０　Ｈｚ　）の間に行なうよう
にしている。これには表示の時に表示コントローラが与
えた番地の内容を読み出した直後に変更があれば行なう
ことによシ実現する。この時、変更すべきデータは予め
用意しておく。こうすることにより、画面のりフレック
、のサイクルに同期して画面全体が変更されるので、人
間の目には瞬時に切り替ったように見える。また、変更
すべきデータをフレームバッファとは別のメモリ空間に
用意することにより、描画プロセッサは表示とは無関係
に任意の時間に書き込みを行なうことができる。

〔発明の実施例〕

以下、この発明の一実施例について図面を参照して説明
する。第１図において、前記第５図と同一構成部には同
じ符号を付す。フレームバッファ１１に表示する内容を
臀き込む描画プロセッサ１２の出力はデータバス２１を
介してまず描画バッファ２２に供給される。この描画バ
ッファ２２は、上記フレームバッファ１１と同じ容量お
よび同一のアドレスを持ち、フレームバッファ１１とは
別のアドレス空間内に設けられている。上記描画プロセ
ッサ１２および表示コントローラ１３の出力が供給され
る描画フラグ２３は、画面の変更を行なう際に立てられ
るフラグであり、このフラグの１ｌｌｔｊｌ　、　＠０
”の状態によシコントロール回路２４が制御される。こ
のコントロール回路２４　ハ、描ｍバッファ２２から読
み出したデータをフレームバッフアＩノへ書き込むため
のもので、このコントロール回路２４には必要に応じて
フレームバッファ１１の出力が帰還される。この帰還の
際には、上記描画バッファ２２の内容と７レームパツフ
ア１１の内容との演算（例えば論理積、論理和、排他的
論理和など）を行なってから再びフレームバッファ１１
にデータを書き込む。上記フレームバッファ１１には、
表示コントローラ１３の出力が供給されておシ、フレー
ムバッファ１ノかラハラレルに読み出されたデータがパ
ラレル／シリアル変換器１４によってシリアルなデータ
に変換される。このパラレル／シリアル変換器１４の出
力はＤ／Ａ変換器１５によってディゾタル／アナログ変
換され、そのアナログ出力でＣＲＴ　Ｊ　６が駆動され
て表示を行なうようにして成る。

次に、上記のような構成において描画動作を説明する。

描画プロセッサ１２は、描画バッファ２２に任意の時間
に描画し、描画が終了すると描画フラグ２３にフラグを
立てる。上記描画フラグが立つと、コントロール回路２
４は垂直同期信号を待ち、その後の画面リフレッシュの
１サイクルで描画バッファ２２の内容を７レームノぐツ
ファ１１にコヒースる。コヒー終了ｆｆｌ、表示コント
ローラ１３が垂直同期信号によシ描画フラグをおろして
描画が終了する。なお、描画グロセッサ１２から描画バ
ッファ２２への書き込みは、描画フラグ２３のフラグが
おりている時に行なう。

このような構成によれば、描画するデータをまずフレー
ムバッファ１１とは別のメモリ空間に書き込むので、描
画グロセッサ１２の描画時間に対する制限を無くすこと
ができ、その結果として描画速度を速くできる。また、
フレームバッファ１１への書き込みは表示の周期に同期
し、１周期の間に完全になされるので、画面更新の際に
画像の乱れはなく、しかも更新は人間の目では瞬時に行
なわれる。

第２図は、この発明の他の実施例を示している。この回
路においては、前記第１図の回路に対して、画像バッフ
ァ２２の容量がフレームバッファ１１の容量よりも大き
いものを設け、表示コントローラ１３から描画１４ツフ
ア２２へのアドレスバス２５上にアドレス変換器２６を
設けるとともに、表示コントローラ１３からコントロー
ル回路２４へ描画領域であることを示す信号を供給する
ための信号線２７ｆｅ設けたものである。

上記のような構成において、第３図に示すように描画バ
ッファ２２のメモリ空間ＭＳ２２中の一部の領域ｍｍ２
２に書き込んだ内容を、フレームバッファ１１のメモリ
空間Ｍｉｌｌ中の一部の領域ｍａ１１にコピーするよう
国している。上記実施例との描画動作の相異点は、フレ
ームバッファ１１の描画領域ｍａｔ、目のみで表示プン
トローラ１３が描画信号をコントロール回路２４に出力
し、その時のみフレームバッファ１１への書き込みが行
なわれること、および描画バッファ２２の領域ｍｔｓ２
２とフレームバッファ１１の領域ｍ１１１１とのアドレ
スが異なるため、表示コントローラ１３から出力された
アドレスをアドレス変換器２６で変換してから描画バッ
ファ２２へ与えることである。ここで、描画に際しては
、予め上記２つの領域ｒｎｍ２２．ｍ＋ｓ１１のアドレ
スの関係をアドレス変換器２６に、領域ｍａｉｌの画面
上での位置を表示コントローラ１３にそれぞれ与えてお
く。

このような構成によれば、ウィンドウが極めて容易に実
現できる。この方法によるウィンドウは、ハードウェア
によるウィンドウと同じ画面変更の早さを持ち、かつウ
ィンドウの枚数等にハードウェアによる制限がないとい
う長所を持つ。また、アドレス変換器２６で同じアドレ
スを繰シ返すことにより拡大描画が、アドレスを飛び飛
びに出すことにより縮小描画がそれぞれ可能となる。

第４図はさらにこの発明の他の実施例を示している。こ
の回路は、前記第３図に示した表示画面の中の一部の領
域ｒａｍｌｌを一色で塗りつぶすものである。塗りつぶ
しは次の手順で行なう。

まずカラーレジスタ２８に色データをセットし、表示コ
ントローラ１３に領域ｍ８１１の位置を与えて描画フラ
グ２３にフラグを立てる。コントロール回路２４は、描
画フラグ２３と描画位置を示す信号が出ているときに、
フレームバッファ１１の読み出しの後、カラーレジスタ
２８０色データを書き込む。画面リフレッシュの一周期
の後、描画フラグをおろすことは前述した実施例と同じ
である。なお、コントロール回路２４でカラーレジスタ
２８の内容と読み出した内容の演算で行うこともできる
。この実施例では前記の実施例に比べてわずかなハード
ウェアの追加により、一部領域の塗シつぶしが高速に実
現できる。通常の描画は、前述した実施例と同様に描画
グロセサが直接フレームバッファ１１に対して行なう。

〔発明の効果〕

以上説明したようにこの発明によれば、描画時間の制約
を取り除き、高速描画を実現できるラスタスキャンＣＲ
Ｔ　７’イスプレイ制御装置が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係わるラスタスキャン　
ＣＲＴディスプレイ制御装置について説明するためのブ
ロック図、第２図ないし第４図はそれぞれこの発明の他
の実施例について説明するための図、第５図は従来のラ
スタスキャンＣＲＴディスプレイ装置を示すブロック図
である。 １１・・・フレームバッファ、１２・・・描画！ロセッ
サ、１３・・・表示コントローラ、１４・・・ノダラレ
ル／シリアル変換器、１５・・・Ｄ／Ａ変換器、１６・
・・ＣＲＴ、Ｊ７・・・ビデオ信号発生器、２２・・・
描画バッファ、２３・・・描画フラグ、２４・・・コア
トロール回路。

Claims (2)

【特許請求の範囲】
1. （１）ＣＲＴ画面に表示する内容を保持するフレームバ
   ッファを有し、上記ＣＲＴ画面に表示するためにフレー
   ムバッファに所定の時間間隔でアドレスを与えるラスタ
   スキャンＣＲＴディスプレイ制御装置において、表示の
   ために上記フレームバッファに与えるアドレスを用い、
   メモリのリードモディファイライトモードの使用により
   、同じアドレスの部分に新しい内容を書き込むことを特
   徴とするラスタスキャンＣＲＴディスプレイ制御装置。
2. （２）前記フレームバッファに書き込む内容を予め書き
   込む前記フレームバッファとは別のメモリ空間に置かれ
   た描画バッファを設けることを特徴とする特許請求の範
   囲第１項記載のラスタスキャンＣＲＴディスプレイ制御
   装置。