JPS6152017A - 分圧回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は分圧回路、特にスイッチング可能な分圧回路に
関するものである。

（従来の技術） この種の分圧回路の従来例を第３図及び第４図に示す。

第３図は抵抗孔８．几２による分圧手段と直列にスイッ
チフグ用トランジスタＱエヲ接続したものであり、トラ
ンジスタＱ工はインバータ１１全通して入力信号φによ
って制御されている。

第４図はＭＯＳ　トランジスタＱ　１ｓ　ｔ　Ｑ　１□
による分圧手段と直列にスイッチング用トランジスタＱ
１３を接続したもので、トランジスタＱ１３はイ７バー
タＩよ、を通して入力信号φによって制御てれている。

いず几もスイッチング用トランジスタＱｔ＋Ｑ１３が導
通した時に分圧電圧が得られる。これら従来例では、分
圧比を決める抵抗Ｒ１，Ｒ，２又はＭＯＳトランジスタ
Ｑ１□、Ｑ工２　と直列にスイッチング用トランジスタ
Ｑ１．Ｑ工３が接続しである為、スイッチング用トラン
ジスタＱ工、Ｑ工３のオン抵抗が、分圧比に以下の様に
影響を与える。

第３図に示した従来例の場合、分圧比を決める抵抗孔□
、Ｒ２の抵抗値ｆｅｒ　１　、　ｒ　２　　とし、スイ
ッチング用トランジスタＱ□のオン抵抗ｔｒＯＮトし、
トランジスタＱ□のチャンネル長をり、チャンネル幅を
Ｗ、ゲート酸化膜厚１Ｔｏｘ、ゲート領域内の移動度を
μ、ゲート酸化膜の誘電率をε。８゜ゲートしきい値電
圧’ｌ”’Ｔ＋ゲート電極・ソース電極間電圧をＶ。８
　とするとトランジスタＱ１のドレイ／電流ＩＤは ただしｖＤｓはトランジスタＱ１のドレイン・ン＝βと
おくと、 ＩＤ＝β・（■ａｓ−ｖＴ）　・Ｖｏｓ　　　　　　＝
・（ｘつ（１′）式エリｒ。Ｎは ｒＯＮ＝ｖＤＳ／ＩＤ ＝ＶＤｓ／（β・（Ｖｏ、−ｖＴ）・ｖＤｓ）＝１／（
β・（ＭＯＳ　　ＶＴ））　　　　　・・−・・−・−
＜１勺一方、分圧比は電源電圧をＶＤＤＩ出力端子電圧
をｖＯＵＴとすると ｖｏＵＴ／■ＤＤ＝（ｒ２＋ｒｏＮ）／（ｒ１＋ｒ２ｆ
ｒｏＮ）　・・・（２）（２）式に０／′）式を代入す
ると、分圧比は分圧比が、スイッチングトランジスタＱ
１のβ。

ｖＴに依存しない様にするには となる様にしなければならない事が（３）式から明らか
であり、この為には、βを大きく、すなわち、スイッチ
ングトランジスタＱ１の素子サイズヲ太きくしなければ
ならないという欠点を有する。

第４図に示した従来例の場合は、分圧比を決める抵抗ｔ
−ＭＯＳトランジヌタＱ　ｓ、ｒ　Ｑ　１２の抵抗成分
で実現したものであり、分圧比を決めるＭＯＢトランジ
スタＱ工□のチャ／ネル長１ｒ：Ｌｘ、チャ７ネル幅を
Ｗ、、ゲート酸化膜厚ヲＴ０．□、移動夏をμｍ、酸化
膜の誘電率をε。８．ゲートしきい値電圧をＶＴｌ、ゲ
ート電極ソース電極間電圧６ｖ。３１とし、ＭＯＳ）ラ
ノジスタＱ工２のチャンネル長をＬ２　＋チャンネル幅
ｆ：Ｗ２．ゲート酸化膜厚ｔＴ。８２゜移動度をμ２．
酸化膜の誘電率をｅ、８．ゲートしきい値電圧をＶＴ２
．ゲート電極ソース電極間電圧をＶ。８□とすると、Ｍ
ＯＳ　トランジスタＱ１□のドレイ７を流工。、は ・・・・・・・・・・・・（４） う／ジスタＱ工２のドレイ／電流ＩＤ２はさらにスイッ
チング用ＭＯ８トランジスタＱ１３についてもチャンネ
ル長Ｉ”　３　ｓチャンネル幅Ｗ３゜ゲーζ酸化膜厚Ｔ
　Ｏ２０１移動度μ３．ゲートしきい値電圧ｖ７３　＋
ゲート電極ソース電極間電圧をＶ。８３とおくとＭＯＳ
　トランジスタＱ工、のドレイｙ′ｔＩＬ流ＩＤ３は ・・・・・・・・・・・・（６） ただしｖｏｓａはＱ３のドレイン・ソース間電圧。

ＩＤ３＝β３　（ＭＯＳ３　二ｖＴ３）　・　ｖＤｓ３
　　　　　　　・・・・・・（６つ一万ＩＤＩ”ＩＤ２
”ＩＤ３　　　　　　　　　　・・・・・・・・・（７
）又、ｖＤＤ＝Ｖａｓ　１＋ＶＧＳ２　＋ＶＤＳ３　　
　−−・・（８）同一チップ上にＭＯＳ　トランジスタ
Ｑ１□ｒ　Ｑ　１□。

Ｏ１３に形成するとＶＴｌ＝Ｖｒｚ＝ＶＴｓ＝ｖＴｆあ
る。（４）式、（５）式、釦式、（７）式、（８）式よ
り、分圧比は電源電圧をＶＤ。とおくと ・・・・・・・・・（９） ただしＢ＝ｌβ１／β２とおいた。

ＭＯＳトラフ′）ス、１ＩＱ１□、Ｑ□２１Ｑ１３を同
一ペレット上に形成すれば、β□、β２．β３は同じ様
にばらつくためβ１．β２ンβ３の比は一定に保たれ、
第４図の場合は分圧比はβのバラツキの影響を受けない
。しかし、ｖＴに依存する事は（９）式から明らかであ
る。

従って、ＶＴのバラツキに伴なって分圧比もバラツキ、
これは分圧出力をコノパレータ等の比較基準電圧に使う
場合に非常に不都合である。

〔発明が解決しようとする問題点〕

で表わされるβの製造バラツキの影響を受ケない分圧出
力電圧を得られるスイッチング可能な分圧回路を提供す
る事にある。

（問題点を解決するための手段） 本発明によれば、直列接続された複数個のＭＯＳトラン
ジスタのオン抵抗で電圧を分圧する分圧回路を構成する
ＭＯＳトランジスタに制御信号を与えて、このＭＯ８ト
ランジスタのオン・オフにより分圧電圧の出力？制御す
る分圧回路を得る。すなわち、更に詳しくは、第１のＭ
Ｏ８トランジスタのドレイン電極を第１の電源電位に接
続し、第１のＭＯ３トランジスタのゲート電極にスイッ
チング信号源を接続し、更に第１のＭＯ８トランジスタ
のバンクゲート電極とソース電極を接続し前記第１のＭ
ｏＳ　トランジスタと同一４′ｒＩＬ型の第２のＭＯ８
トランジスタを第１のＭＯ８トランジスタのソース電極
と第２の電源電位との間にＮ個直列に接続し、Ｎ個の第
２のＭＯ８トランジスタのゲート電極を各々のドレイン
電極に接続し、Ｎ個の第２のＭＯ８トランジスタのパッ
クゲート電極を各々のソース電極に接続し、Ｎ個の第２
のＭＯＳトランジスタのうち任意のソース電極を出力端
子とする分圧回路を得ることができる。

（実施例） 以下、本発明を図面を参照してより詳細に説明する。第
１図は本発明の一実施例を示す分圧回路の回路図である
。ドレイン電極がｖＤＤ　に接続しているＮｃｈ　ＭＯ
Ｓ　）ランジスタＱ２□はスイッチフグ素子であるとと
もに分圧要素として動作し、ＭＯＳトランジスタＱ２□
のゲート電極に接続されているインバータ回路Ｉ２□は
そのハイレベル出力電圧がＶＤＤ　　と同電位である様
なインバータ回路である。インバータＩ２□がハイレベ
ルを出力している時、ＭＯＳトランジスタＱ２□のゲー
ト電位はＶＤＤと同電位であり、ＭＯＳトランジスタＱ
２□のドレイン電極はＶＤＤに接続している。従って、
ＭＯＳトランジスタＱ２□はドレイン・ゲート電極を接
続した形で動作する。同一サイズのＭＯ８トランジスタ
Ｑ２□をＭＯＳトランジスタＱ２工に直列様に求めら几
る。

ＩＤ１＝ＩＤ２　　　　　　　　　　　　・・・・・・
・・・・・・（１四ＶＤＤ”ＶＤＳユ＋ＶＯＳ□　　　
　　　　・・・・・・・・・・・・Ｉ■ｏＵＴ＝■Ｄ８
□　　　　　　　　　　・・・・・・・・・・・・叫故
ニ分圧比■０ＵＶｖＤＤは、 （１６１式においてＢ＝β、／β２である。ＭｏＳ　ト
ランジスタＱ２１とＱ２□とは同じ大きさのものである
のでβ□＝β２であり９＝１である。従ってａＱ式は、 となる。すなわち分圧比はβ、ｖＴに依存せず、■Ｔｌ
βの絶対値のバラツキの影響を受けない。

第２図は本発明の他の実施例であり、同一サイでいる。

ＩＤＩ　”ＩＤ２　”ＩＤ３　”ＩＤ４　”ＩＪ）５　
　　　・・用シクＶＤＤ＝ＶＤ８１＋ＶＤＳ２＋ＶＤＳ
３＋ＶＤＳ４＋ＶＤＳ５　Ｃ２：５αη〜（ハ）式を解
いて、分圧比Ｖｏｔｒｒ／ＶＤＤは（３Ｖ　７　（１＋
　着圧）　＋（背＋　ＶＢ）−＋ＪＰｊ；”；　）　・
（ＶＤＤ　２ＶＴ））　　　　　　”−・ｃ！４３友だ
しＢ２＝β１／β２＋Ｂ３”β１／β３ｐＢ４＝β、／
β４．Ｂ５＝＝β１／β５とおいた。同じサイズのＭＯ
Ｓトラフ′）スタＱ３１〜Ｑ３５を５個直列にしている
のであるから Ｂ２＝Ｂ３＝Ｂ４＝Ｂ５＝１である。従って。乃式は、 ＝３１５　　　　　　　　　・川・・（２４１となり、
分圧比は”Ｔｒβの絶対値のバラツキの影響を受けない
。これが直列段数が何段になっても成立する事は明らか
である。

（発明の効果） 以上、説明した様に、本発明の分圧回路によれば製造上
に依存するＶ７．βの影響を受けない為、安定な分圧比
１分圧出力を得る事が出来る。

尚、本発明は上述した例にのみ限定されず、幾多の変更
を加え得るものとする。例えばＮｃｈ　ＭＯＳトランジ
スタｆ　Ｐｃｈ　ＭＯＳ　トランジスタに置換する事に
エリ同様の効果を得る事が出来る。

【図面の簡単な説明】

第１図、第２図はそれぞれ本発明の実施例を示す回路図
であり、第３図、第４図は従来の分圧回路を示す回路図
である。 几□ｌＲ２・・・・・・抵抗、φ・・・・・・スイッチ
ング信号、■□、工□ユ＊　工２１　＋　Ｉ　３□・・
・・・・インバータ回路、Ｑｌ　ｒ　Ｑｌｌ〜Ｑ１！　
ｒ　Ｃ２２ｔＱ２ｚ　１Ｑ３１〜Ｑ３ＳＳ 第１霞 １／ｈＡ 玲δ 躬３図 耐 吟Ｓ 第４閏

Claims (1)

【特許請求の範囲】
1. 電源電位間に直列に接続された複数個のＭＯＳトランジ
   スタと、該複数個のＭＯＳトランジスタの任意のトラン
   ジスタ同志の接続点から出力を取る手段と、該複数個の
   ＭＯＳトランジスタの所定のトランジスタに該所定のト
   ランジスタの導通・非導通を制御する信号を加える手段
   とを含むことを特徴とする分圧回路。