JPH0267610A - 基準電圧発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は基準電圧発生回路に関し、特に集積回路におい
て、外部からの電源電圧の変動に依存しない所定の基準
電圧を発生する基準電圧発生回路に関するものである。

〔従来の技術〕

従来、この種の基準電圧発生回路は、第３図に示すよう
に、抵抗素子Ｒ３とＰチャネルＭＯ３型のトランジスタ
Ｑ３１〜Ｑ３５が電源端子間に直列接続された構成が一
般的であった。

今、ＰチャネルＭＯ３型のトランジスタＱ３□〜Ｑ３５
のしきい値電圧をＶ、３１とすると、出力端子Ｔｏ３に
は５ＶＴ３１の電圧ＶＯ３が発生する。

この電圧Ｖｏ３はしきい値電圧Ｖ７３Ｈのみによって決
まるので、電源端子に印加される電圧Ｖｃｏには依存し
ないが、出力電圧はＶ７Ｈの整数倍に限られる。

第４図はＮチャネルＭＯ３型のトランジスタＱ４１〜Ｑ
４５を使用したときの他の従来例である。

この回路の出力電圧（■ｏ４）も同様に、これらトラン
ジスタＱ４１〜Ｑ４５のしきい値電圧のみで決まる。

〔発明が解決しようとする課題〕

上述した従来の基準電圧発生回路は、それぞれトランジ
スタＱ３１〜Ｑ　３　ｓ　ｒ　Ｑ　４１〜Ｑ４５を直列
接続して個々のしきい値電圧の和を出力電圧としている
ので、製造条件の変動によって個々のしきい値電圧はば
らつき、また温度により変動し、出力電圧（ＶＯ３１Ｖ
Ｏ４）は大きく変動するという欠点がある。

今、仮にトランジスタＱ３１〜Ｑｓ５のしきい値電圧ｖ
Ｔ、１を０．８±０．１５Ｖとした場合では、通常、近
接した部分につくられるので、これらのしきい値電圧Ｖ
Ｔ３１の変動のずれ方向は同一であり、しきい値電圧７
丁３、の変動が相殺されることはなく、製造ばらつきの
変動分は必ず加算される。従って、出力電圧（ＶＯ３）
は４．０±０．７５Ｖとなり、基準電圧を４．０■とし
て設計した場合でも製造ばらつきのために所望の電圧を
安定して得られることができない。

また、出力電圧（ＶＯ３，ＶＯ４）はしきい値電圧の整
数倍となり、自由度がないという欠点がある。

本発明の目的は、しきい値電圧のばらつきの影響を低減
して安定した基準電圧を得ることができ、かつ任意の基
準電圧を得ることができる基準電圧発生回路を提供する
ことにある。

〔課題を解決するための手段〕

本発明の基準電圧発生回路は、一端を第１の電源端子と
接続する抵抗素子と、この抵抗素子の他端と第２の電源
端子との間に接続された第１のしきい値電圧をもつ第１
のトランジスタと、ゲートをこの第１のトランジスタと
前記抵抗素子との接続点に接続し前記第２の電源端子と
出力端子との間に接続された第２のしきい値電圧をもつ
第２のトランジスタと、ゲートを前記第１の電源端子と
接続しこの第１の電源端子と前記出力端子との間に接続
された第３のしきい値電圧をもつ第３のトランジスタと
を有している。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の第１の実施例を示す回路図である。

この実施例は、一端を第１の電源端子である接地端子と
接続する抵抗素子Ｒ１と、ゲートを抵抗素子Ｒ１の他端
と接続しこの抵抗素子Ｒｓの他端と第２の電源端子ＴＰ
との間に接続された第１のしきい値電圧Ｖ↑■をもつエ
ンハンスメントＰチャネルＭＯＳ型の第１のトランジス
タＱｔ＋と、ゲートをこのトランジスタＱｌｔと抵抗素
子Ｒ１との接続点と接続し電源端子ＴＰと出力端子Ｔ。

１との間に接続された第２のしきい値電圧Ｖ　７１２を
もつエンハンスメントＰチャネルＭＯ８型の第２のトラ
ンジスタＱ１２と、ゲートを接地端子と接続しこの接地
端子と出力端子Ｔｏ１との間に接続された第３のしきい
値電圧Ｖ↑１．をもつエンハンスメントＰチャネルＭＯ
３型の第３のトランジスタＱ１３とを備えた構成となっ
ている。

今、トランジスタＱ目〜Ｑ１３の導電係数をそれぞれβ
！〜β３とし、トランジスタＱｌｌと抵抗素子Ｒ１との
接続点の電圧をＶｌとして全トランジスタＱ■〜Ｑ１３
が飽和領域で動作するものとすれば、電源電圧がＶｃｃ
のとき、トランジスタＱ１２゜Ｑｘｉのドレイン電流Ｉ
ＤＳは、 β３ ＝　　　　（ＶＯＩ　　ＶＴ１３　　）　２−（１）と
なる。ここで■。１は出力端子Ｔｅｌの出力電圧である
。

ここで、抵抗素子Ｒ１の抵抗値が大きいとき、トランジ
スタＱｓｔのドレイン電流は非常に小さいので、電圧Ｖ
１は Ｖ　ｔ　＝　Ｖ　ｃｃ＋　Ｖ　ｒ目−（２）となる、す
なわち、出力端子Ｔ’ｏｔに発生する電圧（Ｖｏｓ）は ・・・（３）７ となる。

この（３）式に示すように、出力電圧■。１はトランジ
スタＱ１□〜Ｑ１３のしきい値と電圧■１．１〜ＶＨ３
と導電係数β１〜β３とで決まり、電源電圧Ｖ。０の変
動の影響を受けないことがかわる。

さらに本実施例は、温度や製造条件の変動の影響が小さ
くなる。すなわち、これらトランジスタＱｌｌ〜Ｑ１３
は通常、集積回路の近接した部分に形成されるので温度
や製造条件による変動に対して、しきい値電圧Ｖ丁、、
、Ｖ月２の変動は同一方向となり、これらしきい値電圧
ＶＴＩＩ　、　ＶＴ１２の差をとることによって相殺さ
れ、出力電圧Ｖ。１は非常に安定したものとなる。

今、仮に、Ｖｔ＋＋　”　　１．６　Ｖ±０．２　Ｖ、
　ｖ丁、□Ｖｏ＋＝４．０±０．３５Ｖとなる。

なお、Ｒ２，Ｒ３のばらつきは、トランジスタＱ＋２．
Ｑ１３　　等をそれぞれ全く同一形状、同一方向にレイ
アウトされた単位ＭＯＳトランジスタで構成することな
どによって低減可能である。

数とすることができ、任意の出力電圧Ｖ。１が得られる
。

また、たとえばチャネル長の異なる２つのトランジスタ
をＱ　ｒｔ、　Ｑ　１２として用いると、しきい値電圧
の異なるトランジスタが容易に得られ、特に全く同一の
製造工程によって形成できるため、この両者のしきい値
電圧のばらつきはほぼ同程度とすることができる。

また、第１の電源端子ＶＰと接地端子とに印加する電圧
の極性を逆にし、エンハンスメントＮチャネルＭＯＳ型
トランジスタを使用すれば、同様の効果が得られる。

第２図は本発明の第２の実施例の回路図である。

この第２の実施例においては、第１の実施例の抵抗素子
Ｒ，をエンハンスメント型ＰチャネルＭＯ３型のトラン
ジスタＱ２２に置き換えたものである。

トランジスタＱ２□のドレイン電流を微小にするなめに
トランジスタＱ２２の導電係数βを小さくすると、トラ
ンジスタＱ２１１Ｑ２２の接続点の電圧Ｖ２は、 Ｖ　２　＝＝　Ｖ　ｃｃ＋　Ｖ　Ｔ２１となり、第１の
実施例と同様の効果が得られる。

ここでＶＴ２．はトランジスタＱ２１のしきい値電圧で
ある。

この第２の実施例は抵抗素子をトランジスタで形成して
いるので、半導体基板上に占める基準電圧発生回路の面
積を大幅に小さくすることができるという利点がある。

〔発明の効果〕

以上説明したように本発明は、第１及び第２の電源端子
間に、第１のしきい値電圧をもつ第１のトランジスタと
抵抗素子とを直列接続し、これと並列に第２のしきい値
電圧をもつ第２のトランジスタと第３のしきい値電圧を
もつ第３のトランジスタとを直列接続し、第２のトラン
ジスタのゲートを第１のトランジスタと抵抗素子との接
続点に接続し、第３のトランジスタのゲートを第２の電
源端子に接続し、出力端子を第２及び第３のトランジス
タの接続点に接続する構成とすることにより、しきい値
電圧のずれが相殺されるので、しきい値電圧のばらつき
の影響を低減して安定した基準電圧を得ることができ、
かつ任意の基準電圧を得ることができる効果がある。

【図面の簡単な説明】

第１図及び第２図はそれぞれ本発明の第１及び第２の実
施例を示す回路図、第３図及び第４図はそれぞれ従来の
基準電圧発生回路の第１及び第２の例を示す回路図であ
る。 Ｒ１・・・抵抗素子、Ｑｌ＋〜Ｑ＋３１Ｑ２１〜Ｑ２４
゜Ｑ　３１〜Ｑ　３５．　Ｑ　４１〜Ｑ　４５−　トラ
ンジスタ、Ｔｏｌ〜Ｔｏ４・・・出力端子、ＴＰ・・・
電源端子。 代理人　弁理士　　内　原　　晋 Ｑ、ｎ〜Ｑｔｓ Ｆつ）ジにγ ｒｒ Ｑｚｒ−（ｈ＊　　ト’）；ＴＫ？ 厭 示

Claims (1)

【特許請求の範囲】
1. 　一端を第１の電源端子と接続する抵抗素子と、この抵
   抗素子の他端と第２の電源端子との間に接続された第１
   のしきい値電圧をもつ第１のトランジスタと、ゲートを
   この第１のトランジスタと前記抵抗素子との接続点に接
   続し前記第２の電源端子と出力端子との間に接続された
   第２のしきい値電圧をもつ第２のトランジスタと、ゲー
   トを前記第１の電源端子と接続しこの第１の電源端子と
   前記出力端子との間に接続された第３のしきい値電圧を
   もつ第３のトランジスタとを有することを特徴とする基
   準電圧発生回路。