JPS6151946A - マイクロ波半導体増幅器 - Google Patents

マイクロ波半導体増幅器

Info

Publication number
JPS6151946A
JPS6151946A JP59176080A JP17608084A JPS6151946A JP S6151946 A JPS6151946 A JP S6151946A JP 59176080 A JP59176080 A JP 59176080A JP 17608084 A JP17608084 A JP 17608084A JP S6151946 A JPS6151946 A JP S6151946A
Authority
JP
Japan
Prior art keywords
microwave
transmission line
metallized
gate electrode
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59176080A
Other languages
English (en)
Inventor
Susumu Sakamoto
進 阪本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59176080A priority Critical patent/JPS6151946A/ja
Publication of JPS6151946A publication Critical patent/JPS6151946A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明に、マイクロ波集積回路（以下マイク−波ＩＣ
という）基板を用いたマイクロ波半導体増幅器に関する
ものである。
〔従来技術〕
従来のマイクロ波半導体増幅器として＆工、第１図およ
び第２図（ａ）、（ｂ）　Ｖｃ示すものがある。第１図
はマイクロ波ＩＣ基板乞用い定マイクｐ波半４体増幅器
の平面図であり、第２図（ａ）は第１図の破線で示す入
部の拡大平面図であり、第２図（ｂ）【工第２図（ａ）
Ｋ−？ヤソプ乞取り付けた際のＢ−Ｂ腺での断面図であ
る。
第１図および第２図（ａハ（ｂ）　において、１はマイ
クロ波帯で低誘電体損失乞有するセラミックからなるマ
イクロ波ＩＣ基板、２はこのマイクジ波ＩＣ基板１の裏
面に同時燃成法やメッキ法で形成ｇ　ｍ　ｒｓタングス
テン、ニッケル、金の多層金属膜からなる接地導体、３
はこの接地導体２と同種の多ノー金属からなるソース接
地電極、４は前記接地導体２とソース接地電極３ン接続
するスルーホール、５および６は前記接地導体２と同種
の多層金属からなり、マイクロ波ストリップ線路により
増幅器の入出力整合回路を構成するゲート電極伝送線路
およびドレイン電極伝送線路、７は前記ソース接地を極
３上にポンディングさｎ　７Ｃ電界効果トランジスタ（
以下ＦＥＴというン、８はこのＦＥＴ７のソースとソー
ス接地電極３′ｆ！：接続するソースポンディングワイ
ヤ、９は前記ＦＥＴ７のゲートとゲート電極伝送線路５
？接続するゲートボンディングワイヤ、１０は前記ＦＥ
Ｔ７のドレインとドレイン電極伝送線路６χ接続するド
レインボンディングワイヤ、１１はマイクロ波特性に影
響を与えないように構成さｎ、かつＦＥＴ７ＫＤＣ１！
圧を供給するためのゲート電極伝送線路５に接続さｎて
いるゲート電源端子、１２は同様にマイクロ波特性に影
響を与えないようｌ’を構ｇさｎ、ドレイン電極伝送線
路６ＶＣ接続３ｎているドレイン端子、１３．１４は入
出力端子ＫＤＣＩＪ！圧がかからないようにするＤＣカ
ントコンデンサ、１５は前記ＦＥＴ７．　　ソースポン
ディングワイヤ８．ゲートボンディングワイヤ９．ドレ
インボンディングワイヤ１０の保護の定め設けろｎ、エ
ポキシ系接着剤で接着さｎ　ｆ、−セラミックからなる
キャンプ、１６は前記マイクσ波ＩＣ基板１とキャンプ
１５暑接着するエポキシ系の接着剤である。
従来のマイクロ波半導体増幅器は上記のよった構成罠な
っているので、ゲート電極伝送線路５゜ドレイン電極伝
送線路６上にキャンプ１５が位置することになり、この
キャンプ１５の取付位置のバラツキにより整合回路のマ
イクロ波特性が影響７受けると共に、高い信頼性が必要
な場合に・ヘーメチツクシールが不可能であるという欠
点があつに０ 〔発明の概要ｊ この発明＆１、このような従来の欠点を除去するため忙
なさｎたもので、ＦＥＴのグイポンド部分および各電極
のワイヤボンド部分をマイクロ波ＩＣ基板の伝送線路面
より接地導体側に位置するように構成し、マイクロ波Ｉ
Ｃ基板の伝送線路面にメタライズ部分乞設け、その上部
忙金属やメタライズ面？持つセラミック構成さｎるキャ
ップを取り付けろこと忙より、キャップの取付けのバラ
ツキによるマイク１波特性への影響を除き、ハーメチン
クシールを可能にしにものである。以下、この発明ン図
面について説明する。
〔発明の実施例〕
第３図（ａ）　（ｂ）はこの発明の一実施例を示し、マ
イク１波半導体増幅器におけるＦＥＴ周辺部分の拡大図
で、第３図（ａ）は平面図、第３０（ｂ）は同図（ａ）
　ＶＣキャップを取り付けた場合のＢ−Ｂａにおけろ断
面図である。
第３図（ａ）、　（ｂ）　において、ｗ、２図（ａ）、
（ｂ）と同一または相当部分は同−符号馨用い工いる。
そして、５ａは前記マイクロ波ＩＣ基板１上に蒲成さｎ
るゲート電極伝送心路乞示し、６ａも同様にマイクロ波
ＩＣ基板１上に構成さ八るドレイン電極伝送線路ン示し
、ゲート電極伝送線路５ａとドレイン電極伝送線路６８
は共Ｋ、マイクロ波ストリンプ線路として増幅器の入出
力整合回路乞構成し１いる。また、ｓｂｔユ前記ゲート
電極伝送線路５ａより接地導体２側に構成し定ゲートボ
ンディングワイヤ９ン接続する定めのマイクロ波ストリ
ップ嗣路の一部？構成しているゲートＴＸ極暑示し、６
ｂは前記ドレイン電極伝送線路６ａより接地導体２側に
構成したドレインボンディングワイヤ１０を接続するた
めのマイクル波ストリップ紗路の一部乞窮成しているド
レイン電極を示している。
そして、５ｃＧ工前記ゲート電極伝送紛路５ａとゲート
電極５ｂｔ接続でる定めのゲート側スルーホールン示し
、６Ｃは前記トンイン電極伝送線路６ａと、トンイン電
極６ｂとを接続するためのドレイン側スルーホールを示
している。！ｔ、：、１７は前記マイクｇ波ＩＣ基板１
上に構ｇ、さｎ、ＦＥＴ７周辺の凹部乞囲む接地導体２
と同様の方法で構成３　ｔｚ　１４ハーメチツクシール
用メタライズ、１８は金５またはメタライズ面を持つセ
ラミックにより講＃：さｎるキャンプ、１９はノＡ−メ
チンクシール用メタライズ１７とキャンプ１８Ｙ接続す
る金−錫等の半田材料である。
このような構成のマイクロ波半導体増幅器においては、
ハーメチックシール用メタライズ１７はマイクロ波ＩＣ
基板１の作成時に講成さｎるため、マイクロ波特性に影
響χ与えろセラミックの誘電体、各電極、伝送線路等の
金属の犬ぎさや、相対的な位置が精度良く作成可能であ
る定め、従来のエポキシ系の接着剤等により、絶縁体キ
ャンプｔマイクロ波ＩＣ基板１の上に接着する方法に比
べ、組立時のバラツキが除去できる。まに、従来の装置
では、キャップ１５がゲート電極伝送線路５゜ドレイン
電極伝送線路６上に位置する２め、ハーメチックシール
は不可能であったが、この発明ではハーメチックシール
用メタライズ１７の上に、金属面まｒｃｉ′ｉセラミッ
ク表面にメタライズ面乞形成したキャンプ１８ケ設ける
ことでハーメチックシールが可能である。また、ゲート
電極伝送源路５ａ、　　ドレイン電極伝送纏絡６ａはマ
イクロ波ＩＣ基板１の平面上忙ある定め、このゲート電
極伝送線路５ａ、　　トンイン電極伝送勝路６ａからな
るマイクロ波ストリップ線路により構成されろ増幅器の
入串力整合回路のｖ！４整は従来と同様忙容易に行うこ
とができろ。
〔発明の効果〕
以上説明し定ようＫ、この発明は、マイクロ波ＩＣ基板
上にボンディングさｎ　ｌｓ　Ｆ　Ｅ　Ｔ、およびマイ
クロ波ストリップ線路からなる整合回路を備え定マイク
ロ波半導体増幅器において、前記マイクロ波ＩＣ基板上
に凹部乞設け、その凹部内に前記ＦＥＴとマイクロ波ス
トリップ線路の一部乞構成し、前記凹部外の周辺マイク
ロ波ＩＣ基板上にメタライズを施し、凹部内のマイクロ
波ストリップ線路の一部と、凹部外のマイクロ波ＩＣ基
板上のマイクロ波ストリップ線路の一部をスルーホール
により接続し、前記メタライズと、金属面また１１メタ
ライズ面を形成したキャンプとによりハーメチックシー
ルした構成とし―ので、キャップ取付時のバラツキのマ
イクロ波特性への影響を除去できる利点がある。
【図面の簡単な説明】
第１図はマイクロ波ＩＣ基板を用いたマイクロ波半導体
増幅器の平面図、第２図（幻は第１図のＦＥＴ周辺の拡
大図、第２図＜ｂ）は第２図（すにキャップを取付げに
場合のＢ−ＢＭの断面図、第３図（’ａ）はこの発明の
一実施例におけろＦＥＴ周辺の拡大図、第３図（ｂ）は
第３図（ａ）にキャンプを取り付けた場合のＢ−Ｂ線の
断面図である。 図中、１はマイクロ波ＩＣ基板、２は接地導体、３はソ
ース接地電極、４はスルーホール、５ａはゲート電極伝
送線路、５ｂはゲート電極、５ｃはゲート側スルーホー
ル、６ａはドレイン電極伝送紐路、６ｂはドレイン電極
、６ｃはドレイン側スルーホール、７はＦＥＴ、８はソ
ースポンディングワイヤ、９はゲートボンディングワイ
ヤ、１０はドレインボンディングワイヤ、１１はゲート
電源端子、１２はドレイン端子、１３．１４はＤＣカッ
トコンデンサ、１７はハーメチックシール用メタライズ
、１８はキャンプ、１９は半田材料である。 なお、図中の同一符号は同一または相当部分乞示す。 代理人　大君増雄　　　（外２名） 第１図

Claims (1)

    【特許請求の範囲】
  1. マイクロ波集積回路基板上に形成された電界効果トラン
    ジスタおよびマイクロ波ストリップ線路からなる整合回
    路を備え、さらに前記電界効果トランジスタ部分をキャ
    ップで覆つたマイクロ波半導体増幅器において、前記マ
    イクロ波集積回路基板上に凹部を設け、この凹部内に前
    記電界効果トランジスタとマイクロ波ストリップ線路の
    一部を構成し、前記凹部外の周辺マイクロ波集積回路基
    板上にメタライズを施し、前記凹部内のマイクロ波スト
    リップ線路の一部と、凹部外のマイクロ波集積回路基板
    上のマイクロ波ストリップ線路の一部をスルーホールに
    より接続し、前記メタライズの部分と、金属面またはメ
    タライズ面を有するキャップとによりハーメチックシー
    ルしたことを特徴とするマイクロ波半導体増幅器。
JP59176080A 1984-08-22 1984-08-22 マイクロ波半導体増幅器 Pending JPS6151946A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59176080A JPS6151946A (ja) 1984-08-22 1984-08-22 マイクロ波半導体増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59176080A JPS6151946A (ja) 1984-08-22 1984-08-22 マイクロ波半導体増幅器

Publications (1)

Publication Number Publication Date
JPS6151946A true JPS6151946A (ja) 1986-03-14

Family

ID=16007367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59176080A Pending JPS6151946A (ja) 1984-08-22 1984-08-22 マイクロ波半導体増幅器

Country Status (1)

Country Link
JP (1) JPS6151946A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02168632A (ja) * 1988-09-14 1990-06-28 Mitsubishi Electric Corp 電界効果トランジスタ及び信号伝送線路
US6507110B1 (en) * 2000-03-08 2003-01-14 Teledyne Technologies Incorporated Microwave device and method for making same
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5254963A (en) * 1975-10-31 1977-05-04 Nippon Electric Co Circuit substrate having metalized wiring layer
JPS58182250A (ja) * 1982-04-16 1983-10-25 Mitsubishi Electric Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5254963A (en) * 1975-10-31 1977-05-04 Nippon Electric Co Circuit substrate having metalized wiring layer
JPS58182250A (ja) * 1982-04-16 1983-10-25 Mitsubishi Electric Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02168632A (ja) * 1988-09-14 1990-06-28 Mitsubishi Electric Corp 電界効果トランジスタ及び信号伝送線路
US6507110B1 (en) * 2000-03-08 2003-01-14 Teledyne Technologies Incorporated Microwave device and method for making same
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes

Similar Documents

Publication Publication Date Title
US5752182A (en) Hybrid IC
US5635751A (en) High frequency transistor with reduced parasitic inductance
JPH0365016B2 (ja)
KR100277314B1 (ko) 박막콘덴서 및 이를탑재한반도체장치
JPS6151946A (ja) マイクロ波半導体増幅器
US4297722A (en) Ceramic package for semiconductor devices having metalized lead patterns formed like a floating island
JP2976634B2 (ja) 半導体集積回路
US5650665A (en) Hybrid integrated circuit device including circuit patterns of different conductivity and circuit elements mounted on an insulating substrate
JPS63202948A (ja) リ−ドフレ−ム
JP2500310B2 (ja) 半導体装置
JPH1093012A (ja) 高周波集積回路装置
JPS6271301A (ja) マイクロ波集積回路装置
JPH05343603A (ja) 半導体装置
JP2762974B2 (ja) 半導体容器
JPH065771A (ja) 多層リードフレーム及び半導体装置
JPS62252175A (ja) 半導体装置
JPH05347324A (ja) 半導体パッケージ
CA1134489A (en) High frequency semiconductor device
JPS6236290Y2 (ja)
JPH02276269A (ja) 半導体装置
JPH02140969A (ja) 半導体集積回路装置
JPH10290140A (ja) 弾性表面波装置
JPH05211279A (ja) 混成集積回路
JP4194896B2 (ja) 高周波ｉｃパッケージを使用する高周波ユニット
JPH1041416A (ja) 電子部品