JPS61500642A - バイポ−ラ・ジヤンクシヨン・トランジスタの製造方法 - Google Patents
バイポ−ラ・ジヤンクシヨン・トランジスタの製造方法Info
- Publication number
- JPS61500642A JPS61500642A JP59504480A JP50448084A JPS61500642A JP S61500642 A JPS61500642 A JP S61500642A JP 59504480 A JP59504480 A JP 59504480A JP 50448084 A JP50448084 A JP 50448084A JP S61500642 A JPS61500642 A JP S61500642A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- region
- collector
- depositing
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 238000000151 deposition Methods 0.000 claims description 18
- 238000000137 annealing Methods 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 239000011574 phosphorus Substances 0.000 claims description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims 2
- -1 boron ions Chemical class 0.000 claims 1
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000001953 recrystallisation Methods 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000348 solid-phase epitaxy Methods 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 240000000489 Agave utahensis Species 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 241000257465 Echinoidea Species 0.000 description 1
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- WQZGKKKJIJFFOK-GASJEMHNSA-N Glucose Natural products OC[C@H]1OC(O)[C@H](O)[C@@H](O)[C@@H]1O WQZGKKKJIJFFOK-GASJEMHNSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229940012017 ethylenediamine Drugs 0.000 description 1
- 239000008103 glucose Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 238000007751 thermal spraying Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/092—Laser beam processing-diodes or transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
この発明はＮＰＮバイポーラ・ジャンクシ、ン・トランジスタの製造方法に関し
、特に単結晶シリコンｎ形コレクタ領域を有する半導体基板を提供し、前記コレ
クタ領域の上に多結晶又はアモルファス・シリコン層をデポジットし、デポジッ
トしたシリコンをアニールする各工程を含むＮＰＮバイポーラ・ジャンクシ、ン
・トランジスタの製造方法に関する。
背景技術
バイポーラ・ジャンクション・トランジスタは１例えば、マイクロ波信号を処理
するものとして及び集積論理回路の高速スイッチとして広く使用されている周知
の半導体スイッチである。′バイポーラ”の用語はトランジスタの動作に正及び
負両極性のチャージ・キャリヤが関与するという理由から用い、られる。典型的
に、バイポーラ・トランジスタはコレクタ領域、ペース領域及びエミッタ領域を
含む。今説明中の型のバイポーラ・トランジスタによると、そのコレクタ及びエ
ミッタ領域はｎ形半導体材料で作られ、ベース領域はｐ形半導体材料で作らる。
そのようなトランジスタを一般的にＮＰＮ ）ランジスタと呼ぶ。エミッタに対
してペースにある正電位を与えるとコレクタ電流をスイッチ・オンすることがで
きる。そのコレクタ電流は寸法及び領域のその他のパラメータを調節することに
よって、その増加が６ダイン”として知られているマグニ高いスイッチング速度
及びゲインを得るために、“狭い′又は薄いペースを持つことが重要であシ、エ
ミッタから注入され、ペースを通過する電子の遷移時間を短縮してエミッタから
注入した電子のすべてを実質的にペースを通りコレクタに移動させることが重要
である。
ベース幅を最小にするために、ドーピング濃度及び拡散処理などを制御するよう
大きな努力が払われてきた。近年、それらの制御は種々のイオン注入処理及びコ
ンビーータ制御拡散炉の使用によって達成されてきた。
一般的に行われているものとしては、ＮＰＮバイポーラ・トランジスタのボロン
−ドープド・ベース領域を拡散によって得て後、注入破損を少くし、受容体を活
性化するためにそれをアニールしなければならない。
しかし、それが切立つたペース−コレクタ・ジャンクシ１ン及び良く区画され制
御されたペース厚を得るのを困難にするような拡散形状特性を生じさせる結果と
なる。熱アニーリングはボロン原子がイオン注入で注入されたときでもまだ必要
である。
極細ベース幅の超高速バイポーラ・トランジスタの製造のための１つのアプロー
チによると、それはエピタキシャル・デポジションを使用して単結晶ドープド・
ベース領域を形成するようにした。そのアプローチはＩ ＥＥＥ電子装置レター
（Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ）Ｖｏｌ、 ＥＤＬ−２，
４１１，１９８１年１１月、２９３頁乃至２９５頁に掲載のスワーツ（Ｓｗａｒ
ｔｓ ）ほかによる論文”分子ビーム・エピタキシィを使用して製造した不補償
型シリコン・バイポーラ・ジャンクション・トランジスタ”（Ａｎ Ｃｏｍｐｅ
ｎｓａｔｅｄ ５ｉｌｉｃｏｎ Ｂｉｐｏｌａｒ ＪｕｎｃｔｉｏｎＴｒａｎｓ
ｉｓｔｏｒ Ｆａｂｒｉｃａｔｅｄ Ｕｓｉｎｇ Ｍｏ１ｅｃｕｌａｒ Ｂｅａ
ｍＥｐｉｔａｘｙ ）に開示されている。しかし、この方法はジャンクションに
おいて拡散を起させうる８５０℃において行われるため、スイッチング速度及び
ゲインを減少させる。その上、その動作は時間を消費するものであり、分子ビー
ム・エピタキシィを実行する装置は非常に高価である。
ＩＢＭテクニカル・ディスクロージャ・プリテンのＶｏｌ、 ２２． Ａ １１
．１９８０年４月、５０５３〜５０５４頁掲載の論文からもこの技術分野に属す
る方法を知ることができる。その公知の方法によると、薄膜の単結晶シリコンの
形の基板にｐ形ドーパントを蒸発又は浅く注入しタ、ｆｅリシリコン・ペース領
域を設けるようにしている・次に、エミッタを形成する二酸化シリコンのＣＶＤ
層をそこに形成する。更に、エミッタのためＯｎ＋ポリシリコン領域をホールに
形成する。ペース及びエミッタ・Ｉリシリコン領域をレーデ又は電子ビームでア
ニールしてそれらをコレクタと同一方位に結晶化する。この方法は細い幅のペー
スを提供することにつｂでの利点を有する。
この発明によると、多結晶又はアモルファス・シリコンをデポジットし、同時に
デポジットしたシリコンの同じ場所にボロンをドーピングし、コレクタ領域の上
にあるデポジットしたシリコンを熱ａｅルス・アニールしてそれをエピタキシャ
ル単結晶ペース領域に再結晶し、前記ペース領域の上にエミッタ領域を形成する
ようｎ形ドーグド多結晶シリコンを提供し、熱・ぐルス動作を実行して前記エミ
ッタ領域の活性ドナーの濃度を増加する各工程を含むバイポーラ・ジャンクシ、
ン・トランジスタの製造方法を提供する。
この発明の利点は２つの別個に区別した熱／ぐルス工程を利用することによシポ
リシリコン・エミッタ領域するトランジスタを製造することができるということ
は明らかである。このトランジスタは、明らかにポリシリコンのゲイン境界線の
存在のためにホール再構成寿命が短いため、ポリシリコン・エミッタを使用した
ものは相当高いゲインが得られるということがわかったので、単結晶シリコン・
エミッタを有するトランジスタと比較して相当有益でちる。更に、この発明は切
立つたペース−コレクタ及ヒペースーエミッタ・ジャンクションを実現すること
ができるという利点を有する。更Ｋ、この発明は相当簡単なデポジション技術を
利用し、複雑且つ高価な分子ビーム・エピタキシィを使用しないという利点を有
する。
次に、この発明の好ましい実施例を簡単に要約すると、予め製造した単結晶材料
にポリシリコンをデポジットし、そのポリシリコンの同じ場所に不純物をドープ
して後それを熱ａ４ルス・アニールによって再結晶するようにしたポリシリコン
の処理方法を開示する。熱パルス・アニーリングは十分高温の真空中で行われ、
それは再結晶及び固相エピタキシィを達成するが、ポリシリコンから予め製造し
た材料にドー・ぐントが移動しないだけ十分低い温度であシ、ポリシリコンのデ
ポジット後においても予め製造した材料の切立つたジャンクシ、ンを維持するよ
うにした１゜
好ましくは、再結晶及び固相エピタキシィを達成する温度は約６００℃〜６５０
℃の範囲である。上記の工程は特にポリシリコンの薄い濁をコレクタ領域との間
に切立ったジャンクシ、ンを有するペース領域に変換するために適切なものであ
る。
この好ましい実施例は更にポリシリコンを０．０２フィクロメートル（μｍ）乃
至０，０５μｍの厚さにデポジットし、その場所のポリシリコンに？ロンをドー
プＬ−Ｃその濃度をポリシリコンの１ ｏｎ”当シ約１０ 〜１０１９ゼロン原
子にし、その間デポジション温度を約６００℃乃至６５０℃の範囲に維持して最
初に切立つたペース−コレクタ・ジャンクシ、ンを有する薄いベース層を形成す
るように企図している。
更に、この発明の好ましい実施例は上記の工程と後に熱ノ！ルス・アニールされ
たｎ＋ポリシリコン層からエミッタ及びコレクタ・コンタクト領域を形成する工
程とを組合わせて実行し、切立ったペース−エミッタ・ジャンクションを維持し
、そして予め注入された？ペース・コンタクト領域をアニールするようにしてい
る口
図面の簡単な説明
次に、下記添付図面を参照してその例によりこの発明の一実施例を詳細に説明す
る。
第１図は、ペース領域製造前のパイＩ−ラ・ジャンクシ、ン・トランジスタ基体
の模式的断面図である。
第２図は、ゲロンードープト・ポリシリコン層をデポジットした後の第１図のト
ランジスタ構造を例示する図である。
第３図は、第２図でデボジッタしたペース・コンタクト領域を形成した後、その
上に二酸化シリコン絶縁層をデポジットした後の第２因の構造を例示する図であ
る。
第４図は、二酸化シリコンの上にｎ ポリシリコンのそれに続ぐデポジションを
例示した図である。
第５図は、その後にポリシリコン層をエツチングしてエミッタ及びコレクタ・コ
ンタクトを形成し、その後に続く金属デポジションのためのトランジスタ構造を
形成し、その金属デポジションによシ、ペース・コンタクト、コレクタ・コンタ
クト及びエミッタを接続する導体を形成した後のトランジスタ構造を例示した図
である。
第６図は、第５図の構造にデポジットされた金属接続を持つ完成した構造を例示
する図である。
次に、第１図を見ると、そこには、ペース領域（第２図〜第６図参照）１１のデ
ポジションを受ける準備ができた典型的なトランジスタ基体（全体的に数１０で
示す）を表示しである。基体１０は重くドープされたｐ＋＋シリコン基板１２と
その上に形成された軽くドープされたｎ−エピタキシャル単結晶コレクタ１３と
を含む。コレクタ１３はその周囲が絶縁酸化物１４で取囲まれる。選択的に、コ
レクタ１３は深孔拡散１８によって形成されたｎ＋コンタクトを介してコレクタ
の表面１７からアクセスされるｎ＋サツコレクタ１６を持つことができる。第１
図の絶縁酸化物１４は従来技術で形成されたＬＯＧＯＳプロセスによって作るの
が好ましい。
次に、第２図を見ると、それは表面１７の上にポリシリコン層１９を受ける基体
１ｏを表わす。ポリシリコン層１９は全基板に重ね合わされ、後でベース１１を
形成するように処理される。シリコン層１９は多結晶シリコン又はアモルファス
のどちらでも良い。
ポリシリコン層１９は低圧化学的蒸着法（ＬＰＣＶＤ ）を使用して厚さ範囲０
．０２μｍ乃至０．５μｍを有する薄い層にデポジットされる。ポリシリコン層
１９はデポジットされている間、その同じ場所にポリシリコンｄ当シ約１０ 〜
１０ ポロノ原子の濃度にボロン原子がドープされる。前にこの適用を強調した
ように、後に形成されるベース１１を通過して注入される電子の遷移時間を短く
維持してトランジスタのスイッチング速度を速くする必要性からポリシリコン層
１９を薄く維持することが重要である。ＬＰＣＶＤ ７６０セスを使用すること
によ、９，０．０１μｍのように薄い層をデポジットすることができ、大きなシ
リコン・ウェハ全域に亘って±ｏ、ｏｏｓμｍのような均一性を維持することが
できる。
その上、ＬＰＧＶＤプロセスはｎ形基板の上にｐ形シリコンの極薄層を形成する
のに理想的である。その上、多結晶シリコンのＬＰＧＶＤデポジションは温度約
６２０℃〜７００℃で達成することができ、アモルファス・シリコンのデポジシ
ョンは温度６００℃以下で行うことができる。というのは、それらの温度におけ
る拡散は無視しうる程少いので、アモルファス又は多結晶シリコンのどちらのデ
ポジションの場合にも、不純物間の拡散を最少にして極切立ｐｎベースーコレク
タ・ジャンクションを形成することができる。
その後、Ｉリシリコン層１９はホトマスクされ（図に示してい々い）エツチング
されて、ｎ＋コンタクト１８を露出するために点線部分１９′を取除く。そこで
、ホトレジストは剥され、再びポリシリコン層１９を露出する。次に、ポリシリ
コン層１９はトランジスタのペース領域１１として適切なものにするために、エ
ピタキシャル再結晶により単結晶として”再成長“させなければならない。
このポリシリコン層１９の再成長は１シード”として単結晶エピタキシャルｎ−
領域１３を使用する。それは熱パルス・アニーリングによシ真空又は不活性雰囲
気中で行われる。熱パルス加熱工程を１０秒以下、１２００℃以下の温度に制限
することによって、コレクタ材料又はベース材料のどちらかからの表面１７を横
切るドー／やントの内部拡散を無視しうるようにしてコレクタ１３とベース１１
間の切立ジャンクションが維持される。熱パルス・アニーリングの使用によシ、
ポリシリコン層１９を再結晶するに十分なエネルギはポリシリコン層に１秒以下
の露光時間を当てるだけでよぃが、典型的には５〜１０秒間かける。熱パルス再
結晶はレーデ−・アニーリング、赤外線照射、アーク・ランプ又はストリップ・
ヒータなどを使用して実行可能である。再結晶は温度範囲的６００℃〜６５０℃
を使用する固相エピタキシィによって達成するのが好ましい。
ベース領域１１を形成した後、縦型ＮＰＮ ）ランジスタのその後の領域を形成
する。第３０を見ると、第２図の全構造体の上に二酸化シリコン層２６が化学蒸
着によってデポジットされる。次に、二酸化シリコン層２６の第３図に残ってい
る部分の上にホトレジスト層（図に示していない）でホトマスクし、エツチング
してベース・コンタクト面２７及びベース１１の上のエミッタ・コンタクト面２
８を露出し、サブコレクタ１６のコレクタ縦孔１８のコレクタ・コンタクト面２
９を露出する。
ホトレジスト（図に示していない）はそこで剥がされ、第３図に示すホトレジス
ト層３６がベース・コンタクト面２７とベース・コンタクト面に隣接する二酸化
シリコン２６の一部とを除く全構造体の上にデポジションれる。次に、ベース・
コンタクト２７が追加のがロン原子で注入されてｐ＋領域３７を形成する。次に
、第３図に表わすホトレジスト３６が剥がされて第４図に表わすようなその後の
ポリシリコン層金設ける製造工程が容易となる。
次に、第４図を参照する。ホトレジスト３６を剥がした後、第３図の構造体の上
に温度範囲６００℃〜７００℃によるＬＰＧＶＤによって薄いポリシリコン層４
０を形成する。ポリシリコン層４０は０．１〜０．４μｍ範囲の厚さを持ち、そ
のデポジション中、同じ場所に燐又は砒素原子がドープされる。ポリシリコン４
０中の燐又は砒素原子の密度は１ ｃｍ３当シ約１０２０〜５Ｘ１０”原子であ
る。
燐は砒素よシ高い活性ドナー濃度を持ち、砒素は集中しやすいため、ポリシリ、
コン層４０ｆ！：ドープするのに燐を使用するのが好ましい。砒素は低い拡散係
数のために、よシ切立ジャンクションを形成す名傾向にあるのでより幅広く使用
される。しかし、デポジション温度を、例えば、６００℃〜７００℃のように低
く維持し、デポジション中同位置ドーピングを利用することによって、その下の
面と切立ジャンクションを持ち、それ以上拡散を必要としないような燐ドーゾド
・ポリシリコンをデポジットするのがよいであろう。それ故、燐ドーピングの欠
点を最少におさえてその利点のみを利用することができる。
次に、第５図を参照する。エミッタ部５１とコレクタ・コンタクト部５２とを除
き、第４図の全領域のｎ＋＋ポリシリコン４０の上にホトマスクする。マスクし
ていないポリシリコン層をエツチングすると、エミッタ５１とコレクタ５２だけ
が残る。ベース・コンタクト３７の面２７をエツチングで露出する。エミッタ５
１及びコレクタ・コンタクト５２を保護しているホトレジスト（図に示していな
い）を除去した後は、ベース・コンタクト、エミッタ及びコレクタ、コンタクト
がすべてそのトランジスタを使用する回路に対するその後の接続のために露出さ
れる。
好ましくは、水酸化ポタシューム、又はｎ形シリコンよシル形シリコンを約３０
倍遅くエツチングするようなｎ形シリコン用選択的エツチング剤であるＥＰＷ（
エチレン−ジアミン、ピロカテコール、水）溶液を使用して領域５１及び５２を
形成するエツチングを実行する。故に、そのエツチングはｐ＋ベース・コンタク
ト３７０面２７ｔ−浸食しなり０
れ形ポリシリコンの領域５１及び５２は次に熱パルス・アニールされて活性ドナ
ーの濃度を増し、その間に？注入ベース・コンタクト領域３７を同時にアニール
する。その熱パルス・アニールは１２００℃以下の塩度で、且つ１０秒以下のよ
うな極く短時間で行うのが好ｔＬ、い。熱パルス・アニール・パラメータを適切
に選ぶことによって、エミッタ５１が多結晶構造となることができるということ
がわかるであろう。
次に、第６図を参照する。ベース・コンタクト３７゜エミッタ５１及びコレクタ
・コンタクト５２にコンタクトを設ける工程は標準工程でよい。それはアルミニ
ューム又はアルミニューム合金のような金属５３がそのトランジスタ構造の上に
デポジットされ、ホトマスクされ、エツチングされて、夫々ベース３７、エミッ
ＦＩＧ、 １
ＦＩＧ、４
国ａ謹喜鱗牛
ＡＮＮＥＸ Ｔｏ ｒ！３： ＩＮＴＥＲＮＡτＺＯＮＡＬ ５ＥＡＲＣ！！
ＲＸ？ＯＲτＯＮ
Claims (9)
- １．単結晶シリコンｎ形コレクタ領域（１３）を有する半導体基板（１０）を設 け、コレクタ領域（１３）の上に多結晶又は非晶質シリコン（１９）を設けるよ うデポジットし、デポジットしたシリコンをアニールする各工程を含むＮＰＮバ イポーラ・ジャンクション・トランジスタの製造方法であって、前記多結晶又は 非晶質シリコンをデポジットし、その間にデポジットしているシリコンの同位置 にボロンをドープし、デポジットしたシリコン（１９）を熱アニールしてコレク タ領域（１３）の上に横たわるデポジットしたシリコンをエピタキシャル単結晶 べース領域（１１）に再結晶し、ｎ形ドープド多結晶シリコンを提供して前記ベ ース領域（１１）の上にエミッタ領域（５１）を形成し、熱パルス動作の達成に より前記エミッタ領域（５１）の活性ドナーの濃度を増加する各工程を含むこと を特徴とするＮＰＮバイポーラ・ジャンクション・トランジスタの製造方法。
- ２．前記熱アニール工程の後、前記デポジットしたシリコン（１９）の一部にボ ロン・イオンを注入してべース領域（１１）のためのベース・コンタクト領域（ ３７）を形成する工程を達成し、前記熱パルス動作は更に有効にべース・コンタ クト領域（３７）をアニールするようにした請求の範囲１項記載の方法。
- ３．前記熱アニールは１０秒以下の間温度範囲約７００〜１２００℃における熱 パルスによって行うことにより前記コレクタ領域（１３）と前記べース領域（１ １）との間でほとんど不純物の拡散をおこさないようにした請求の範囲２項記載 の方法。
- ４．前記シリコンをデポジットする工程は低圧化学蒸着法（ＬＰＣＶＤ）により 厚さ約０．０２μｍ乃至０．５μｍを達成し、ボロン・イオンの濃度は約１０１ ６〜１０１９イオン／ｃｍ３である請求の範囲１項記載の方法。
- ５．前記シリコンをデポジットする工程は約６００〜７００℃の温度範囲で多結 晶シリコンをデポジットすることにより達成される請求の範囲４項記載の方法。
- ６．前記シリコンをデポジットする工程は約６００℃以下の温度で非晶質シリコ ンをデポジットすることによって達成される請求の範囲１項記載の方法。
- ７．前記ｎ形ドープド多結晶シリコンは低圧化学蒸着法により温度範囲約６００ ℃〜７００℃において約０．１μｍ乃至０．４μｍの範囲のデポジット厚に形成 され、その間同位置に約１０２０〜５×１０２１原子／ｃｍ３の濃度に燐又は砒 素のドーピングを達成するようにした請求の範囲１項記載の方法。
- ８．前記ｎ形ドープド多結晶シリコンが追加形成されてコレクタ領域（１３）の ためのコレクタ・コンタクト（５２）を提供し、前記熱パルス動作はコレクタ・ コンタクト（５２）の活性ドナーの濃度を増加するように作用する請求の範囲７ 項記載の方法。
- ９．前記エミッタ領域（５１）は前記熱パルス動作の後も多結晶構造を保持する ようにした請求の範囲１項記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/558,252 US4523370A (en) | 1983-12-05 | 1983-12-05 | Process for fabricating a bipolar transistor with a thin base and an abrupt base-collector junction |
| US558252 | 1983-12-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61500642A true JPS61500642A (ja) | 1986-04-03 |
| JPH0473619B2 JPH0473619B2 (ja) | 1992-11-24 |
Family
ID=24228795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59504480A Granted JPS61500642A (ja) | 1983-12-05 | 1984-12-04 | バイポ−ラ・ジヤンクシヨン・トランジスタの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4523370A (ja) |
| EP (1) | EP0165971B1 (ja) |
| JP (1) | JPS61500642A (ja) |
| DE (1) | DE3475247D1 (ja) |
| WO (1) | WO1985002714A1 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1197628A (en) * | 1984-01-05 | 1985-12-03 | Thomas W. Macelwee | Fabrication of stacked mos devices |
| US4617066A (en) * | 1984-11-26 | 1986-10-14 | Hughes Aircraft Company | Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing |
| US4651410A (en) * | 1984-12-18 | 1987-03-24 | Semiconductor Division Thomson-Csf Components Corporation | Method of fabricating regions of a bipolar microwave integratable transistor |
| GB8507624D0 (en) * | 1985-03-23 | 1985-05-01 | Standard Telephones Cables Ltd | Semiconductor devices |
| US5296405A (en) * | 1985-08-02 | 1994-03-22 | Semiconductor Energy Laboratory Co.., Ltd. | Method for photo annealing non-single crystalline semiconductor films |
| EP0211634B1 (en) * | 1985-08-02 | 1994-03-23 | Sel Semiconductor Energy Laboratory Co., Ltd. | Method and apparatus for manufacturing semiconductor devices |
| US5753542A (en) * | 1985-08-02 | 1998-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for crystallizing semiconductor material without exposing it to air |
| GB2180688B (en) * | 1985-09-21 | 1989-09-13 | Stc Plc | Transistors |
| DE3545244A1 (de) * | 1985-12-20 | 1987-06-25 | Licentia Gmbh | Strukturierter halbleiterkoerper |
| JPH01179342A (ja) * | 1988-01-05 | 1989-07-17 | Toshiba Corp | 複合半導体結晶体 |
| US4929995A (en) * | 1988-02-16 | 1990-05-29 | Honeywell Inc. | Selective integrated circuit interconnection |
| US5270224A (en) * | 1988-03-11 | 1993-12-14 | Fujitsu Limited | Method of manufacturing a semiconductor device having a region doped to a level exceeding the solubility limit |
| US5518937A (en) * | 1988-03-11 | 1996-05-21 | Fujitsu Limited | Semiconductor device having a region doped to a level exceeding the solubility limit |
| EP0332101B1 (en) * | 1988-03-11 | 1997-06-04 | Fujitsu Limited | Semiconductor device having a region doped to a level exceeding the solubility limit |
| US5262672A (en) * | 1989-08-09 | 1993-11-16 | National Semiconductor Corporation | Apparatus for improvement of interconnection capacitance |
| US5185276A (en) * | 1990-01-31 | 1993-02-09 | International Business Machines Corporation | Method for improving low temperature current gain of bipolar transistors |
| US5930608A (en) | 1992-02-21 | 1999-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity |
| US5578520A (en) | 1991-05-28 | 1996-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for annealing a semiconductor |
| US5766344A (en) | 1991-09-21 | 1998-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a semiconductor |
| US5591674A (en) * | 1991-12-30 | 1997-01-07 | Lucent Technologies Inc. | Integrated circuit with silicon contact to silicide |
| US5266504A (en) * | 1992-03-26 | 1993-11-30 | International Business Machines Corporation | Low temperature emitter process for high performance bipolar devices |
| US7097712B1 (en) | 1992-12-04 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Apparatus for processing a semiconductor |
| CN100367461C (zh) | 1993-11-05 | 2008-02-06 | 株式会社半导体能源研究所 | 一种制造薄膜晶体管和电子器件的方法 |
| US6897100B2 (en) | 1993-11-05 | 2005-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device |
| JPH09146108A (ja) | 1995-11-17 | 1997-06-06 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその駆動方法 |
| US6800875B1 (en) | 1995-11-17 | 2004-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-luminescent display device with an organic leveling layer |
| TW439003B (en) * | 1995-11-17 | 2001-06-07 | Semiconductor Energy Lab | Display device |
| TW309633B (ja) * | 1995-12-14 | 1997-07-01 | Handotai Energy Kenkyusho Kk | |
| JPH10284431A (ja) * | 1997-04-11 | 1998-10-23 | Sharp Corp | Ｓｏｉ基板の製造方法 |
| US6475836B1 (en) * | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR100566675B1 (ko) * | 2004-12-14 | 2006-03-31 | 삼성전자주식회사 | 반도체 장치와 그 제조 방법 |
| DE102007010563A1 (de) * | 2007-02-22 | 2008-08-28 | IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | Selektives Wachstum von polykristallinem siliziumhaltigen Halbleitermaterial auf siliziumhaltiger Halbleiteroberfläche |
| US8810005B1 (en) | 2013-03-01 | 2014-08-19 | International Business Machines Corporation | Bipolar device having a monocrystalline semiconductor intrinsic base to extrinsic base link-up region |
| US8946861B2 (en) | 2013-06-11 | 2015-02-03 | International Business Machines Corporation | Bipolar device having a monocrystalline semiconductor intrinsic base to extrinsic base link-up region |
| US20160313577A1 (en) * | 2015-04-23 | 2016-10-27 | Laxense Inc. | Dual-junction optical modulator and the method to make the same |
| RU2751982C1 (ru) * | 2020-03-18 | 2021-07-21 | Федеральное государственное бюджетное образовательное учреждение высшего образования «Кабардино-Балкарский государственный университет им. Х.М. Бербекова» (КБГУ) | Способ изготовления полупроводникового прибора |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4190949A (en) * | 1977-11-14 | 1980-03-04 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing a semiconductor device |
| NL7810549A (nl) * | 1978-10-23 | 1980-04-25 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleider- inrichting. |
| US4272880A (en) * | 1979-04-20 | 1981-06-16 | Intel Corporation | MOS/SOS Process |
| JPS561556A (en) * | 1979-06-18 | 1981-01-09 | Hitachi Ltd | Semiconductor device |
| US4252581A (en) * | 1979-10-01 | 1981-02-24 | International Business Machines Corporation | Selective epitaxy method for making filamentary pedestal transistor |
| US4452645A (en) * | 1979-11-13 | 1984-06-05 | International Business Machines Corporation | Method of making emitter regions by implantation through a non-monocrystalline layer |
| US4269631A (en) * | 1980-01-14 | 1981-05-26 | International Business Machines Corporation | Selective epitaxy method using laser annealing for making filamentary transistors |
| US4357622A (en) * | 1980-01-18 | 1982-11-02 | International Business Machines Corporation | Complementary transistor structure |
| DE3016553A1 (de) * | 1980-04-29 | 1981-11-05 | Siemens AG, 1000 Berlin und 8000 München | Planartransistor, insbesondere fuer i(pfeil hoch)2(pfeil hoch) l-strukturen |
| JPS5737870A (en) * | 1980-08-20 | 1982-03-02 | Toshiba Corp | Semiconductor device |
| US4437897A (en) * | 1982-05-18 | 1984-03-20 | International Business Machines Corporation | Fabrication process for a shallow emitter/base transistor using same polycrystalline layer |
-
1983
- 1983-12-05 US US06/558,252 patent/US4523370A/en not_active Expired - Lifetime
-
1984
- 1984-12-04 EP EP85900368A patent/EP0165971B1/en not_active Expired
- 1984-12-04 JP JP59504480A patent/JPS61500642A/ja active Granted
- 1984-12-04 DE DE8585900368T patent/DE3475247D1/de not_active Expired
- 1984-12-04 WO PCT/US1984/001982 patent/WO1985002714A1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| DE3475247D1 (en) | 1988-12-22 |
| US4523370A (en) | 1985-06-18 |
| JPH0473619B2 (ja) | 1992-11-24 |
| WO1985002714A1 (en) | 1985-06-20 |
| EP0165971B1 (en) | 1988-11-17 |
| EP0165971A1 (en) | 1986-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61500642A (ja) | バイポ−ラ・ジヤンクシヨン・トランジスタの製造方法 | |
| US4945394A (en) | Bipolar junction transistor on silicon carbide | |
| US4096622A (en) | Ion implanted Schottky barrier diode | |
| JPS5893221A (ja) | 半導体薄膜構造とその製造方法 | |
| US4037307A (en) | Methods for making transistor structures | |
| US3914784A (en) | Ion Implanted gallium arsenide semiconductor devices fabricated in semi-insulating gallium arsenide substrates | |
| US3951693A (en) | Ion-implanted self-aligned transistor device including the fabrication method therefor | |
| JPH02252267A (ja) | 半導体装置の製造方法 | |
| JPS62570B2 (ja) | ||
| WO1982001619A1 (en) | Method of making a planar iii-v bipolar transistor by selective ion implantation and a device made therewith | |
| JPH0645340A (ja) | 半導体装置及びその製造方法 | |
| JPH08107223A (ja) | 炭化けい素半導体素子の製造方法 | |
| EP0042380B1 (en) | Method for achieving ideal impurity base profile in a transistor | |
| JPS6317227B2 (ja) | ||
| JP3062065B2 (ja) | 半導体装置の製造方法 | |
| JP2624642B2 (ja) | 半導体装置の製法 | |
| JPS61276261A (ja) | 高速バイポ−ラトランジスタの製造方法 | |
| KR940007657B1 (ko) | 고속 쌍극자 트랜지스터 장치의 제조방법 | |
| JPS6360551B2 (ja) | ||
| JPH04322432A (ja) | 半導体装置及びその製造方法 | |
| JP2974442B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| KR850000277B1 (ko) | 반도체 제조 방법 | |
| JP2793241B2 (ja) | Ｓｏｉ形成法 | |
| JPS5847867B2 (ja) | ハンドウタイソウチ | |
| JPH0529328A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |