JPS6146067B2 - - Google Patents

Info

Publication number
JPS6146067B2
JPS6146067B2 JP55111947A JP11194780A JPS6146067B2 JP S6146067 B2 JPS6146067 B2 JP S6146067B2 JP 55111947 A JP55111947 A JP 55111947A JP 11194780 A JP11194780 A JP 11194780A JP S6146067 B2 JPS6146067 B2 JP S6146067B2
Authority
JP
Japan
Prior art keywords
layer
thyristor
oxygen
film
nitrogen stream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55111947A
Other languages
English (en)
Other versions
JPS5735373A (en
Inventor
Masaaki Sadamori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11194780A priority Critical patent/JPS5735373A/ja
Publication of JPS5735373A publication Critical patent/JPS5735373A/ja
Publication of JPS6146067B2 publication Critical patent/JPS6146067B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7412Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Description

【発明の詳細な説明】 この発明はプレーナ形サイリスタの製造方法に
係り、特にそのゲートトリガ電流値の制御方法に
関するものである。
一般に、小電流例えば100mA乃至3A程度の電
流を制御するサイリスタは第1図に示すようなプ
レーナ形の構造をとる場合が多い。このプレーナ
形サイリスタはn形シリコン基板1にp形エミツ
タ(pE)層2およびp形ベース(pB)層3をホ
ウ素の拡散によつて形成した後に、リンの拡散に
よつてn形エミツタ(nE)層4を形成するとサ
イリスタの基本構成ができ上る。そして、拡散さ
れずに残つた部分がn形ベース(nB)層5を形
成する。次に、各pn接合の端縁の露出している
表面には化学蒸着(CVD)などによつて二酸化
シリコン(SiO2)を主成分とする絶縁膜6で被覆
される。そして、pE層2側表面には金を蒸着し
て陽極7が形成され、絶縁膜6のpB層3および
E層4の上に写真製版によつて窓をあけ、絶縁
膜6上全面に上記窓内をも含めてアルミニウムを
蒸着した後に、再度写真製版によつて不要のアル
ミニウムを除去して、それぞれ陰極8およびゲー
ト極9が形成される。
このようなプレーナ形サイリスタのゲートトリ
ガ電流(以下「IGT」という。)は1〜300μA程
度であるが、その使用目的に応じて例えば1〜30
μAのものとか、50〜100μAのものというよう
に細かく分類して生産される場合が多い。
この場合、IGTの値を制御する方法としては従
来、第1図におけるnE層4の拡散深さを調節す
ることによつて電荷注入率γを制御してIGTの値
を決めるようにしていた。しかし、この方法はメ
サ形構造の場合には有効であるが、すべてのpn
接合の端縁が一方の主表面に露出しているプレー
ナ形サイリスタの場合、その主表面の影響が大き
く、上述の拡散深さを調節する方法を利用して
も、その効果が打消される場合が少くなかつた。
第2図はpE−nB−pB−nE構造のサイリスタ
のターンオン機構を説明するための2つのトラン
ジスタによる等価回路図である。これは、pEB
BトランジスタT1とnBBEトランジスタT2
とのコレクタが互いに相手のベースに接続され、
一方のコレクタ電流が相手のコレクタ電流を誘起
する正帰還作用を持つことを示している。トラン
ジスタT1,T2の電流増幅率をそれぞれα、α
とすると、よく知られているように、(α
α)<1のとき陽極電流IAが小さく、すなわち
オフ状態を呈し、(α+α)が1に近づくと
陽極電流IAが増大、すなわちオン状態を呈する
ものである。このときゲート電流IGを増すこと
によつても(α+α)が増大するが、(α
+α)≧1の状態にする最小のIGをIGTと決め
ている。
そして、この電流増幅率αは各不純物領域の濃
度分布、ベース幅およびベース層中のキヤリア寿
命と強い相関を示し、例えば、ベース幅が狭いと
か、不純物濃度が高いとαは大きくなることが理
論的に判つており、特に、pB層3の形成方法に
大きく依存する傾向がある。
さて、第1図に示した構成において、SiO2
6は製造工程中の雰囲気、取扱い者人体、洗浄
水、ガラス容器などからナトリウムイオン
(Na+)を代表とするアルカリ汚染を受け易く、更
に、CVD法によるSiO2膜では酸素空位や酸化膜
中のSiの水素結合によつても、多分にプラス電荷
を持つており、この表面電荷密度は熱酸化膜では
0.2〜5×1011cm-2、CVD酸化膜では10〜100×
1011cm-2である。従つて、SiO2膜6の直下の半導
体層の表面はp形の場合は正孔の涸渇によつて
p-形化または反転してn形化し易く、n形の場
合は電子の蓄積のためにn+形気味になり易く、
このためにサイリスタのIGT値を変化させる一因
をなしている。そして、この現象はその後の酸素
雰囲気中での熱処理によつて大幅に緩和される。
この発明は上述の表面電荷密度を酸素雰囲気中
で加熱して制御することによつて、サイリスタの
GTを所望値に設定する方法を提供することを目
的としている。
以下、実施例について説明する。まず、所定の
拡散工程を終えたサイリスタ基板1にCVD法に
よりSiO2膜6を18000〜20000Åになるように積
載する。次に、900℃の炉中に入れ酸素気流を3
/分流し、10分間焼成したのち、この炉の電源
を切つて、窒素気流3/分中で自然放冷を行つ
た。この場合の冷却速度は炉の種類によつても変
動するが、概ね2〜4℃/分である。
この状態でCVD SiO2膜6は十分焼き締められ
十分な信頼性をもつが、この場合のIGTの分布は
n形基板の比抵抗が10Ω・cmチツプ・サイズが
0.8mm×0.8mmのもので80×140μAであり、表面
電荷密度は3〜6×1011cm-2であつた。この素子
を使用電気回路に合わせてIGTの分布が20〜60μ
Aのものが所望の場合、再び基板1を酸素または
窒素気流中で900℃で10分間加熱し、窒素気流中
にしたのち、自動ボートローダーで50℃/分の割
合で基板1を炉から引出すことによつて得られ
た。この場合の表面電荷密度は1〜3×1011cm-2
であつた。
第3図はSiO2膜6中での表面電荷密度の影響
を説明するための模式部分断面図で、図Aは表面
電荷密度が3〜6×1011cm-2のもの、図Bは表面
電荷密度が1〜3×1011cm-2の場合を示す。図A
の場合は比較的正電荷が多く、この例ではpE
2の不純物表面濃度109cm-3に比してpB層3の不
純物表面濃度は1017cm-3と低いので、nBBE
トランジスタT2の部分においてpB層3の表面に
おける多数キヤリヤ正孔が涸渇気味となり、前述
のαが低下する結果、IGT値が増大している。
これに比して、図Bの場合は表面電荷密度が小さ
いので、pB層3の表面における多数キヤリヤ正
孔は比較的蓄積気味となり、nBBBトランジ
スタT2のαが増大する結果として、サイリス
タのIGTの値は低下する。
第4図は初回の酸素中で焼成したものに対する
第2回目の焼成後の冷却速度とIGT値分布との関
係を示す一実験結果を示す図である。この実験結
果から見ると、20℃/分以下の冷却速度では表面
電荷密度の変化が乏しく、従つてIGT値の分布の
制御もし難く、逆に200℃/分以上の冷却速度で
はnB層5の表面の多数キヤリヤ電子が涸渇気味
となつて、pEBBトランジスタT1のαを増
大させ反つてIGTを増大させるばかりか、nB
5表面の多数キヤリヤの涸渇によつて空乏層が広
がり過ぎて、逆電圧印加時にパンチスルー現象を
起した。従つて、2回目の酸素中焼成後の冷却速
度は20〜200℃/分が実用制御範囲である。
なお、この発明の要点は表面電荷密度の熱履歴
による制御であるので、あらかじめSiO2膜は
CVD法によるもののような表面電荷密度の大き
いものを用いる必要がある。勿論、CVD SiO2
を熱酸化膜その他の膜と併設したものを用いても
同様の効果がある。また、酸素中の焼成温度は
800〜1000℃が適当であつた。
以上詳述したように、この発明ではプレーナ形
サイリスタシリコンチツプの接合端縁の露出した
主面上に、少なくともその一部がCVD法で形成
されたSiO2膜を形成し、その上でまず酸素気流
中で800〜1000℃の温度に加熱し、これを窒素気
流中で2〜4℃/分の割合で徐冷して通常の焼き
締めを行つたものを、更に酸素または窒素気流中
で800〜1000℃の温度に加熱し、再び窒素気流中
で冷却する冷却速度を20〜200℃の範囲で選択し
てサイリスタのゲートトリガ電流IGTを所望値に
設定するようにしたので、確実かつ容易にIGT
を制御できる。
【図面の簡単な説明】
第1図はプレーナ形サイリスタの構造を示す断
面図、第2図はpBBBE構造のサイリスタの
ターンオン機構を説明するための2つのトランジ
スタによる等価回路図、第3図はSiO2膜中での
表面電荷密度の影響を説明するための模式部分断
面図で、図Aは表面電荷密度が大きい場合、図B
は表面電荷密度の小さい場合を示す。第4図は初
回の酸素中焼成したものに対する第2回目の焼成
後の冷却速度とIGT値分布との関係を示す一実験
結果を示す図である。 図において、1はシリコン基体、2はpE層、
3はpB層、4はnE層、5はnB層、6は二酸化
シリコン膜である。なお、図中同一符号は同一ま
たは相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 1 pnpn接合構造を有し、すべての上記接合面
    の端縁が一方の主面に露出したシリコン基体の上
    記主面上を少なくともその一部が化学蒸着
    (CVD)法で形成された二酸化シリコン膜で被覆
    したのち、上記二酸化シリコン膜を被覆したシリ
    コン基体を酸素気流中で800〜1000℃の温度に加
    熱し、これを窒素気流中で2〜4℃/分の割合で
    徐冷し、更に酸素または窒素気流中で800〜1000
    ℃の温度に加熱し、再び窒素気流中で20〜200
    ℃/分の所定割合で比較的速やかに冷却して、所
    望のゲートトリガ電流値を有するプレーナ形サイ
    リスタを得ることを特徴とするプレーナ形サイリ
    スタの製造方法。
JP11194780A 1980-08-11 1980-08-11 Manufacture of planar type thyristor Granted JPS5735373A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11194780A JPS5735373A (en) 1980-08-11 1980-08-11 Manufacture of planar type thyristor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11194780A JPS5735373A (en) 1980-08-11 1980-08-11 Manufacture of planar type thyristor

Publications (2)

Publication Number Publication Date
JPS5735373A JPS5735373A (en) 1982-02-25
JPS6146067B2 true JPS6146067B2 (ja) 1986-10-11

Family

ID=14574128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11194780A Granted JPS5735373A (en) 1980-08-11 1980-08-11 Manufacture of planar type thyristor

Country Status (1)

Country Link
JP (1) JPS5735373A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727307B2 (en) 2016-01-05 2020-07-28 Boe Technology Group Co., Ltd. Display substrate and fabrication method thereof, and display device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60169142A (ja) * 1984-02-10 1985-09-02 Sony Corp 半導体装置の製造方法
JPH03225959A (ja) * 1990-01-31 1991-10-04 Sharp Corp 固体撮像素子の製造方法
CN103700591B (zh) * 2013-12-26 2016-03-16 鞍山市华辰电力器件有限公司 采用烧结工艺制造高压大功率晶闸管的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5339744A (en) * 1976-09-24 1978-04-11 Keihoku Seiki Seisakushiyo Yuu Long film mount and file sheet

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5339744A (en) * 1976-09-24 1978-04-11 Keihoku Seiki Seisakushiyo Yuu Long film mount and file sheet

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727307B2 (en) 2016-01-05 2020-07-28 Boe Technology Group Co., Ltd. Display substrate and fabrication method thereof, and display device

Also Published As

Publication number Publication date
JPS5735373A (en) 1982-02-25

Similar Documents

Publication Publication Date Title
US5313077A (en) Insulated gate field effect transistor and its manufacturing method
US4370180A (en) Method for manufacturing power switching devices
US5156981A (en) Method of making a semiconductor device of a high withstand voltage
US4810665A (en) Semiconductor device and method of fabrication
JPS63147368A (ja) 両面ゲ−ト静電誘導サイリスタ及びその製造方法
JPH0334669B2 (ja)
JP3727827B2 (ja) 半導体装置
US3982269A (en) Semiconductor devices and method, including TGZM, of making same
JPH0691244B2 (ja) ゲートターンオフサイリスタの製造方法
JPS6146067B2 (ja)
JPH0436584B2 (ja)
JPH0558257B2 (ja)
EP0144545B1 (en) Diffusion method for producing a thyristor
JPS58165380A (ja) 高耐圧半導体装置
JPS62163372A (ja) 電界効果型半導体装置
JPH0550858B2 (ja)
JPS6143474A (ja) 半導体装置
JPS6245709B2 (ja)
JPS55105367A (en) Semiconductor device
JPH10294450A (ja) ゲートターンオフサイリスタ及びその製造方法
JPS5685858A (en) Semiconductor device
JPS5916416B2 (ja) サイリスタ
JPS6213073A (ja) 半導体装置の製造方法
JPH065741B2 (ja) プレーナ型半導体装置の製造方法
JPS6091676A (ja) Mos半導体装置