JPS6213073A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6213073A JPS6213073A JP15273085A JP15273085A JPS6213073A JP S6213073 A JPS6213073 A JP S6213073A JP 15273085 A JP15273085 A JP 15273085A JP 15273085 A JP15273085 A JP 15273085A JP S6213073 A JPS6213073 A JP S6213073A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- single crystal
- become
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、靜ｖＬ誘導Ｃｔイリスタなどの半導体装置の
製造方法≦；関する。
製造方法≦；関する。
（り従来の技術
スイッチング特性の特６；優れたｔイリスタとして、近
年、靜電鰐導型サイリスタが種々提案されている。例え
ば、特公昭５９−．５４９８８号公報Ｃ二詳しい。
年、靜電鰐導型サイリスタが種々提案されている。例え
ば、特公昭５９−．５４９８８号公報Ｃ二詳しい。
その一般的構造は第１図で示すようＣ１格子状あるいは
網目状のＰ＋型半導体層（１）ｆｔ埋込んでいるＮ−ｆ
ｉ牛牛体体層２）の表裏面（；それぞれＰ＋型半導体層
（３）およびＮ＋型型温導体層４）を形成したものであ
る。
網目状のＰ＋型半導体層（１）ｆｔ埋込んでいるＮ−ｆ
ｉ牛牛体体層２）の表裏面（；それぞれＰ＋型半導体層
（３）およびＮ＋型型温導体層４）を形成したものであ
る。
前記Ｐ＋型半導体層（３）、Ｎ＋型牛導体層（４）はそ
れぞれ７ノ一ド層、カソード層と称され、この間に電流
を流すよう（：、それぞれの表面Ｃ：はアノード電極（
５）およびカソード電極（６）が形成されている。
れぞれ７ノ一ド層、カソード層と称され、この間に電流
を流すよう（：、それぞれの表面Ｃ：はアノード電極（
５）およびカソード電極（６）が形成されている。
そして前記Ｐ＋型半導体層（１）はゲート層と称され、
ここ−二前記カソード電極（６）１；対し負の電圧を印
加すると、Ｐ＋型半導体層（１）の周囲Ｃ：空乏層が発
生し、７ノード電極（５）、カソード電極（６）間を流
れる電流が制御される。
ここ−二前記カソード電極（６）１；対し負の電圧を印
加すると、Ｐ＋型半導体層（１）の周囲Ｃ：空乏層が発
生し、７ノード電極（５）、カソード電極（６）間を流
れる電流が制御される。
ところで仁の種半導体装置は、Ｎ＋型型温導体層４０；
Ｎ−型半導体層（２）をエピタキシャル成長させ、Ｐ＋
型半導体層（１）を選択的に形成し、更ｇ二Ｎ−型半導
体層（２）ｔ？エピタキシャル成長させて、Ｎ−型半導
体層（２）内Ｅ−，Ｐ＋型牛導体層（１）を埋込んでい
る。
Ｎ−型半導体層（２）をエピタキシャル成長させ、Ｐ＋
型半導体層（１）を選択的に形成し、更ｇ二Ｎ−型半導
体層（２）ｔ？エピタキシャル成長させて、Ｎ−型半導
体層（２）内Ｅ−，Ｐ＋型牛導体層（１）を埋込んでい
る。
（ハ）発明が解消しようとする問題点
しかしながら、埋込み半導体層上６；不純物を若干ドー
ピングしながら所望の比抵抗のエピタキシャル層を形成
するのであるが、このエピタキシャル成長の際、十分な
オートトビｙグの制御ができず、高抵抗な半導体層が得
られなりという問題点があった。
ピングしながら所望の比抵抗のエピタキシャル層を形成
するのであるが、このエピタキシャル成長の際、十分な
オートトビｙグの制御ができず、高抵抗な半導体層が得
られなりという問題点があった。
に）問題点を解決するための手段
本発明は、一導電型の高抵抗シリコン基板の一面に、堀
め込み半導体領域となる高濃度の逆導電型半導体層を選
択的Ｃ：形成し、ＩＶｉＪ記シリコン基板の−ｔＩ ｃ
ｓ気相成長によりシリコン単結晶層を成長させた後、
この単結晶層をシリコン基板の−ｒＴＪ１＝少許残して
エツチングで除去し、続ｉて、気相成長−二より前記単
結晶層上置；、一導電型の高抵抗エピタキシャル層を形
成することを特徴とする。
め込み半導体領域となる高濃度の逆導電型半導体層を選
択的Ｃ：形成し、ＩＶｉＪ記シリコン基板の−ｔＩ ｃ
ｓ気相成長によりシリコン単結晶層を成長させた後、
この単結晶層をシリコン基板の−ｒＴＪ１＝少許残して
エツチングで除去し、続ｉて、気相成長−二より前記単
結晶層上置；、一導電型の高抵抗エピタキシャル層を形
成することを特徴とする。
（ホ）作 用
シリコン単結層Ｃ：は、高濃度の半導体層の不純物がオ
ートドーピングされるが、この単結晶層の不純物濃度は
、高濃度半導体層に比べて低い。
ートドーピングされるが、この単結晶層の不純物濃度は
、高濃度半導体層に比べて低い。
従って、この単結晶層上酸二エピタキシャル層を形成す
ると、オーシト−ピングがほとんどなくなり、高抵抗な
エピタキシャル層が得られる。
ると、オーシト−ピングがほとんどなくなり、高抵抗な
エピタキシャル層が得られる。
（へ）実 施 例
以下、本発明の一実施例を＃Ｉ２図（イ）ないし第２図
に）口従い説明する。
に）口従い説明する。
比抵抗２５０〜５００１ＪｍのＮ−型シリコン牛導体基
板ＱＱの裏面には、カソード層となるＮ＋型半導体層（
４）が拡散Ｃ二よって形成される。このＮ−ｍ牛導体基
板ＣＩＱ上の酸化膜αυをパターニングして、この酸化
膜αυをマスクとしてボロン０などのＰ型（１）を形成
する（第２図（イ）参照）。
板ＱＱの裏面には、カソード層となるＮ＋型半導体層（
４）が拡散Ｃ二よって形成される。このＮ−ｍ牛導体基
板ＣＩＱ上の酸化膜αυをパターニングして、この酸化
膜αυをマスクとしてボロン０などのＰ型（１）を形成
する（第２図（イ）参照）。
次−で、プラズマエツチングＣ：より酸化膜Ｕｔ−除去
した後、水素環元法Ｃ：よる気相成長により、シリコン
単結晶層αりを２〜３声麿成長させる（＃Ｉ２図（ロ）
参照）。この気相成長の際Ｎ型不純物をドーピングしな
がら単結晶層働を成長させると、オートドーピングする
Ｐ型不純物とＮ型不純物が中和されるので好まし一〇 この単結晶層αｌ；は、Ｐ＋型半導体領域（１）からの
Ｐ型不純物がオートドビーングされているが、この不純
物濃度は半導体領域（１）の濃度響二比べて極めて少な
い。
した後、水素環元法Ｃ：よる気相成長により、シリコン
単結晶層αりを２〜３声麿成長させる（＃Ｉ２図（ロ）
参照）。この気相成長の際Ｎ型不純物をドーピングしな
がら単結晶層働を成長させると、オートドーピングする
Ｐ型不純物とＮ型不純物が中和されるので好まし一〇 この単結晶層αｌ；は、Ｐ＋型半導体領域（１）からの
Ｐ型不純物がオートドビーングされているが、この不純
物濃度は半導体領域（１）の濃度響二比べて極めて少な
い。
次ＣＳプラズマエツチング≦二より、単結晶層０を０．
５声ｍ程度残して除去する（第２図３９参照）。
５声ｍ程度残して除去する（第２図３９参照）。
続いて、水素環元法Ｃ：よる気相成長Ｃ二より、所定の
比抵抗になるようｃＮ型の不純物をドーピングしながら
、例えば、比抵抗１０Ω鋼のＮ−型エピタキシャル層α
謙を成長させる（第２図に）参照）。
比抵抗になるようｃＮ型の不純物をドーピングしながら
、例えば、比抵抗１０Ω鋼のＮ−型エピタキシャル層α
謙を成長させる（第２図に）参照）。
このエピタキシャル層０階の形成の際、前述したようＣ
：単結晶層（Ｉａは、オートドーピングのソースとなる
不純物が極めて少ないので、オートドビーングが制御さ
れ、所望の高抵抗なエピタキシャル層Ｉを形成すること
ができる。
：単結晶層（Ｉａは、オートドーピングのソースとなる
不純物が極めて少ないので、オートドビーングが制御さ
れ、所望の高抵抗なエピタキシャル層Ｉを形成すること
ができる。
然る後、エピタキシャル層Ｑｌにアノード層となるＰ＋
型半導体層（３）ｔ−形成し、Ｎ中型半導体基板（４）
とＰ＋型半導体層（３）の夫々の表面ｔ：カンード電極
（６）およびアノード電極（５）を形成して第１図に示
Ｔような静電誘導型サイリスタが形成される。
型半導体層（３）ｔ−形成し、Ｎ中型半導体基板（４）
とＰ＋型半導体層（３）の夫々の表面ｔ：カンード電極
（６）およびアノード電極（５）を形成して第１図に示
Ｔような静電誘導型サイリスタが形成される。
（ト）発明の詳細
な説明したようＩ：、エピタキシャル層形成の際、オー
トドーピングが制御され、所望の高抵抗なエピタキシャ
ル層を形成することができる。
トドーピングが制御され、所望の高抵抗なエピタキシャ
ル層を形成することができる。
第１図は静電誘導型サイリスタの構造を示す断面図、第
２図（イ）乃至！２図に）は本発明の製造方法を示Ｔ各
工程（−おける断面図である。 （１）・・・Ｐ＋型半導体層（ゲート層）、四・・・シ
リコン基板、ａ凌・・・単結晶層、Ｏａ＋・・・エピタ
キシャル層、（３）・・・Ｐ＋型半導体層（アノード層
）、（４）・・・Ｎ中型半導体層（カソード層）。
２図（イ）乃至！２図に）は本発明の製造方法を示Ｔ各
工程（−おける断面図である。 （１）・・・Ｐ＋型半導体層（ゲート層）、四・・・シ
リコン基板、ａ凌・・・単結晶層、Ｏａ＋・・・エピタ
キシャル層、（３）・・・Ｐ＋型半導体層（アノード層
）、（４）・・・Ｎ中型半導体層（カソード層）。
Claims (1)
- （１）一導電型の高抵抗シリコン基板の一面に、埋め込
み半導体領域となる高濃度の逆導電型半導体層を選択的
に形成し、前記シリコン基板の一面に、気相成長により
シリコン単結晶層を成長させた後、この単結晶層を前記
シリコン基板の一面に少許残してエッチングで除去し、
続いて、気相成長により前記単結晶層上に、一導電型の
高抵抗エピタキシャル層を形成することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15273085A JPS6213073A (ja) | 1985-07-11 | 1985-07-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15273085A JPS6213073A (ja) | 1985-07-11 | 1985-07-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6213073A true JPS6213073A (ja) | 1987-01-21 |
Family
ID=15546902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15273085A Pending JPS6213073A (ja) | 1985-07-11 | 1985-07-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6213073A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02130965A (ja) * | 1988-11-11 | 1990-05-18 | Komatsu Ltd | 半導体装置の製造方法 |
-
1985
- 1985-07-11 JP JP15273085A patent/JPS6213073A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02130965A (ja) * | 1988-11-11 | 1990-05-18 | Komatsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4966860A (en) | Process for producing a SiC semiconductor device | |
| JPS63147368A (ja) | 両面ゲ−ト静電誘導サイリスタ及びその製造方法 | |
| JP2003318413A (ja) | 高耐圧炭化珪素ダイオードおよびその製造方法 | |
| US3982269A (en) | Semiconductor devices and method, including TGZM, of making same | |
| JPH03155137A (ja) | 半導体デバイス及びその製造方法 | |
| EP0273047A1 (en) | BIDIRECTIONAL PERIODIC POWER MOS ARRANGEMENT AND THEIR PRODUCTION METHOD. | |
| CN116487445A (zh) | 一种用n-区包围p+渐变环的碳化硅功率器件及其制备方法 | |
| JPS6213073A (ja) | 半導体装置の製造方法 | |
| JPH0737815A (ja) | 改善された半導体材料及びその中に形成されたデバイスのスイッチング速度の制御方法 | |
| US4870028A (en) | Method of making double gate static induction thyristor | |
| JP2835544B2 (ja) | 整流用半導体装置 | |
| JP2000188406A (ja) | 炭化けい素ショットキーバリアダイオードおよびその製造方法 | |
| US3986904A (en) | Process for fabricating planar scr structure | |
| JPS5834943A (ja) | 半導体装置の製造方法 | |
| US3771028A (en) | High gain, low saturation transistor | |
| JPS63261752A (ja) | 半導体装置の製造方法 | |
| JPH05326925A (ja) | ショットキバリア半導体装置 | |
| JPS6146067B2 (ja) | ||
| JPS60175452A (ja) | トランジスタの製造方法 | |
| JP2760505B2 (ja) | Ｐｉｎダイオードの製造方法 | |
| JPS5968949A (ja) | 半導体装置の製造方法 | |
| JP2003152197A (ja) | 半導体素子 | |
| JPS61289664A (ja) | 半導体装置の製造方法 | |
| JP2002222938A (ja) | 半導体装置 | |
| JPS61154074A (ja) | 半導体装置の製造方法 |