JPS60169142A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、各種の単体の半導体装直談たは半導体集積回
路等の半導体装置の製造方法に関する。

背量技術とその問題点 従来、例えばバイポーラトランジスタの製造工程ｉこお
いては、１０００Ｃ程度の高温でエミッタ拡散を行った
後、キャリアのライフタイムの改善のために７５０Ｃ程
度の比較゛的低温で熱処理を行うのが一般的である。こ
の熱処理時の雰囲気さしては酸素または窒素のいずれを
用いてもライフタ、イムが改善されることが知られてい
る。

一方、一般に熱処理時の雰囲気と表面電荷（Ｑｓ　ｓ　
）との間ζこは密接な関係があり、窒素雰囲気で熱処理
を行うとＱ。は小さく、酸素雰囲気で熱処理を行うとＱ
ｓｓは大きいことが知られている。ざらに酸素雰囲気で
熱処理を行う場合％　Ｑｓｓの増加量は熱処理温度に依
存し、低温はどＱｓｓの増加が大きい。

このようζこ、熱処理時の雰囲気として窒素を用いれば
、ライフタイムを改善することができると共にｓ　Ｑｓ
ａを減少させることができる。しかしながら、例えばエ
ミッタ拡散後に窒素雰囲気で熱処理差行った場合、Ｑｓ
ｓの減少等により表面状態が改善される結果、フィール
ド部のバラスチック耐圧が低下したり、半導体装置の信
頼性を評価するために行うＢＴ試験醇で不良が発生した
りすることがある。

発明の目的 本発明は、上述の問題にかんがみ、従来の半導体装置の
製造方法が有する上述のような欠点を是正した半導体装
置の製造方法を提供することを目的とする。

発明の概要 本発明に係る半導体装置の製造方法は、半導体基板の一
生面に素子形成のための不純物を拡散し、次いで酸素雰
囲気での熱処理及び窒素雰囲気での熱処理を順次行うよ
うにしている。このようにすることによって、特性が良
好であると共に信頼性が高い半導体装置を製造すること
ができる。

実施例 以下本発明に係る半導体装置の製造方法の実施例を図面
を参照しながら説明する。

まず本発明に係る半導体装置の製造方法をｎｐｎ型のバ
イポーラトランジスタの製造に適用した第１笑施例につ
き説明する。

第１Ａ図１こ示すように、談ず例えばｐ型シリコン基板
１にｎ型上の埋込層２を形成し、次いでｐ型シリコン基
板１にｎｉｌのエピタキシャル成長層６を形成した後、
ｐｍのベース領域４を形成する。

次ｌこエピタキシャル成長層乙の表面に５ｉｏ２膜５を
形成し、この５１０２膜５の所定部分をエツチング除去
して開口５ｇ、５ｂを形成する。

次に開口５ａ、５ｂを通じてエピタキシャル成長層６に
所定条件でヒ素をイオン注入した後、第１Ｂ図に示すよ
うにＣＶＤ法により全面に８ｉ０２膜６を被着形成する
。この後、窒素雰囲気で例えば１０００１１？程度の高
温の熱処理（エミッタ拡散）を行うことにより、上述の
ようにしてイオン注入されたヒ素を電気的に活性化させ
ると共に深さ方向に拡散させてそれぞれｎ型のエミッタ
領域８及びコレクタの取り出し領域９を形成する。なお
ベース領域４と埋込層２との間にコレクタ領域１０が構
成される。

次正こ例えば上述のエミッタ拡散を行うの釦用いたもの
とは異なる熱処理管を用いて７５０Ｃにおいてまず酸素
雰囲気で３０分間熱処理を行った後、引き続いて上述と
同じ（７５０Ｃにおいて窒素雰囲気で６０分間熱処理を
行う。なおこれらの熱処理を実際に行う場合には、所定
の熱処理管化おいて雰囲気として最初の６０分間は酸素
を用いて熱処理を行い、次いで雰囲気を酸素から窒素に
切り替えて３０分間熱処理を行う。

この後、　５ｉｏ２膜５，６におけるベース領域４、エ
ミッタ領域８及びコレクタの取り出し領域９に対応する
部分の一部をそれぞれエツチング除去して開口を形成し
、次いでこれらの開口を通じてベース領域４、エミッタ
領域８及びコレクタ領域１０の取り出し電極をそれぞれ
形成してバイポーラトランジスタを完成させる。

上述の第１実施例により製造されたバイポーラトランジ
スタのｈｙｇのリニアリティ及びフィールド部のバラス
チック耐圧■１を調べた所、第２図に示すような、結果
が得られた。なおこの第２図において、Ｂを付したデー
タは上述の第１！ｉＩ！施例の場合のデータであり、ま
たＡ、Ｃ，Ｄ、Ｅを付したデータは比較のためにエミッ
タ拡散後の熱処理条件（温度は７５０Ｃに固定）を変え
た場合に得られたデータで、Ａは窒素雰囲気で６０分間
熱処理を行った場合、Ｃは窒素（流量２　Ｊ／ｍｉｎ　
）と酸素（流量１　ｊ！／ｍｂ＋　）との混合ガス雰囲
気で６０分間熱処理を行った場合、Ｄは上述の第１実施
例とは反対ｌこまず窒素雰囲気で３０分間熱処理を行っ
た後、酸素雰囲気で６０分間熱処理を行った場合。

Ｅは酸素雰囲気で６０分間熱処理を行った場合のデータ
をそれぞれ示す。なお上述のｈＦＩのリニアリティとは
、ベース電流が２μＡの時のｈｒｘ　ｈベース電流が２
０μＡの時のｈｒｚとの比を表す。また第２図に示すデ
ータは、いずれもフィールド部の８１０２膜の膜厚が５
００　ＤＡでエピタキシャル成長層３の抵抗率が１０ｃ
Ｉ１１の時のものである。

第２図から明らかなように、Ａの場合、ｈＦｌのリニア
リティは１．０〜１．０４で良好であるが、ＶＴは１０
Ｖと低く実用上問題がある。またＣの場合、ＶＴは約２
３Ｖで十分高いが、ｈＦＲのリニアリティは０．８〜０
．９で悪い。Ｄ、Ｈの場合もＣの場合とほぼ同様である
が、Ｅの場合のｈＦＥのリニアリティは０．７９〜０．
９３で他のデータに比べてばらつきが大きい。これ化対
して上述の第１実施例の場合、即ちＢの場合にはｈＦＢ
のりニアリティは０．８８〜０．９７、またＶＴは１９
ＶでＡとＣ，Ｄ％Ｅとの中間的なデータが得られ、ｈＦ
ｌのリニアリティ、Ｖ丁共１こ実用上十分な値が得られ
た。

また上述の第１実施例により製造されたノくイポーラト
ランジスタの信頼性を評価するためにＢＴ試験を行った
所、良好な結果が得られた。

このよ１うに上述の第１実施例ζこよれば、ｈＦＥのリ
ニアリティが１に近くて良好であるばかりでなく７丁も
十分に大きくて特性が十分良好であると共に信頼性が高
いバイポーラトランジスタを製造することがてきる。

次に本発明に係る牛導体装置の製造方法をラテラルｐｎ
ｐ）ランジスタの製造に適用した第２実施例につき説明
する。

第６図に示すように、第１実施例と同様に例えばｐ型シ
リコン基板１にｎ＋型の埋込層２を形成し、次いでｐ型
シリコン基板１上にｎ型のエピタキシャル成長層６を形
成する。次にエピタキシャル成長層６にｎ＋型のベース
取り出し領域１２を形成した後、エピタキシャル成長層
６の表面に５ｉｏ２膜５を形成し、このｓ　ｌｏ２膜５
の所定部分をエツチング除去して開口５ａ、５ｂを形成
する。

次に開口５ａ　、５ｂを通じてエピタキシャル成長層６
に所定条件でホウ素をイオン注入した後、ＣＶＤ法によ
り全面に８１０２膜６を被着形成する。

この後、窒素雰囲気で例えば１０００１：程度の高温の
熱処理を行うことにより、イオン注入されたホウ素を電
気的に活性化させると共に深さ方向に拡散させてそれぞ
れｐ聾のエミッタ領域８及びコレクタ領域１０を形成す
る。なおエミッタ領域８きコレクタ領域１０との間にベ
ース領域４が構成される。

次に７５０Ｃにおいてまず酸素雰囲気で３０分間熱処理
を行った後、同じ＜７５ＤＣにおいて窒素雰囲気で６０
分間熱処理を行う。

この後、第１実施例と同様にベース領域４、エミッタ領
域８及びコレクタ領域１２の取り出し電極をそれぞれ形
成してラテラルｐｎｐ＼トランジスタを完成させる。

上述の第２実施例により製造されたラテラルｐｎｐ）ラ
ンジスタのｈＦｌｌのりニアリテイとバラスチック耐圧
ＶＴとの関係を調べた所、第４図に示すような結果が得
られ°た。なお第４図ｉこおいて、Ｆを付したデータは
上述の第２実施例の場合のデータであり、Ｇ％Ｈを付し
たデータはそれぞれ第２図のＣ，Ｈの熱処理条件で得ら
れたものである。

またフィールド部の５ｔＯ２膜の膜厚及びエピタキシャ
ル成長層３の抵抗率は第２図に関連して述べたと同様で
ある。なお第４図化おけるｈＦ、のりニアリテイは、第
２図とは異なってベース電流が０．１μＡの時のｈＦＥ
とベース電流が１μＡの時のｈＦＥとの比を表す。

第４図から、ＶＴが高くなるにつれてｈＦＢのリニアリ
ティが低下するのがわかる。モしてＦを付したデータで
示されるように、上述の第２実施例により得られたｈＦ
Ｅのリニアリティはほぼ１で極めて良好であると共に７
丁も約１７Ｖで十分大きい。

これに対してＧ、Ｈを付したデータで示されるようｌと
、窒素と酸素との混合ガス雰囲気または酸素雰囲気での
熱処理を行った場合にはいずれの場合もｈＦｌｌのりニ
アリテイが悪い。

また上述の第２実施例により製造されたラテラルｐｎｐ
トランジスタの信頼性を評価するためにＢＴ試験を行っ
て試験前後のｈＦｇの変化を調べた所、次表に示すよう
な結果が得られた。なお試験は１７５Ｃにおいてエミッ
ターベース間の接合を逆バイアスした状態で２１６時間
行った。また試験は６■と５Ｖとの２通りのバイアス電
圧値について行った。なお表中、Ｏ印は試験前後でｈｒ
ｇが変化しなかった場合を表し、Ｘ印は試験後にｈＦＩ
ｌの劣化があった場合を表す。

この表から明らかなように、１（第２実施例）及び腫の
場合はＢＴ試験前後でｈＦＩの変化が見られず試験結果
は良好であったが、■の場合はＢＴ試験後にｈＦＥの劣
化が見られた。

このように上述の第２実施例によれば、ｈＦＥのリニア
リティがほぼ１であるばかりでなくＶＴも十分に太き（
て特性が十分良好であると共に信頼性が高いラテラルｐ
ｎｌ））ランジスタを製造することができる。

なお上述の第１及び第２実施例とは異なるが、エミッタ
拡散を例えば１０００ｔｌｌ’程度の温度においてまず
窒素雰囲気で行い、次いで同程度の温度において酸素雰
囲気で所定時間行ったｆｆｌ、７５０Ｃにおいて窒素雰
囲気で６０分間熱処理を行うこと化よっても上述の第１
及び第２集施例と同様な効果が得られた。例えば上記の
表の■で示されるようにＢＴ試験の結果が良好で信頼性
が良好である。

なＪｌ’の場合ｔこおけるｈｐｇのリニアリティ及びｖ
Ｔも共に良好であった。

なおエミッタ拡散時に用いる温度、エミッタ拡散後に行
う酸素雰囲気での熱処理才たは窒素雰囲気での熱処理等
の条件は上述の第１及び第２夾施例で用いた条件に限定
されるものではなく、種々の変更が可能である。例えば
酸素雰囲気での熱処理に用いる温度は一般には６５０〜
１２００１？の温度を用いてもよいが、７００〜１００
０Ｃの温度を用いるのが好ましい。また窒素雰囲気での
熱処理に用いる温度は一般には６５０〜８５０Ｃの温度
を用いてもよいが７００〜８００Ｃの温度を用いるのが
好ましい。さらにエミッタ拡散時の温度は例えば１００
０〜１２００Ｃ程度の温度を用いてもよい。また酸素雰
囲気での熱処理時間及び窒素雰囲気での熱処理時間も必
要に応じて上述の２つの実施例とは異なる値を用いても
よい。しかし、一般に窒素雰囲気での熱処理時間が長す
ぎると窒素雰囲気での熱処理のみを行った場合とあまり
変わらなくなるので、特に信頼性上奸才しくない。

応用例 上述の２つの実施例においては、本発明に係る半導体装
置の製造方法をｎｐｎ型のバイポーラトランジスタ及び
ラテラルＩ）ｎＰ）ランジスタの製造に適用した場合に
つき述べたが％　Ｉ）ｎｐ型のバイポーラトランジスタ
は勿論、例えばノイイポーラＩＣ等の他の半導体装置の
製造ζども本発明に係る半導体装置の製造方法を適用す
ることができる。

発明の効果 本発明に係る半導体装置の製造方法によれば、酸素雰囲
気での熱処理及び窒素雰囲気での熱処理を順次行うよう
にしているので、ｈＦＥのリニアリティが良好であるば
かりでなくバラスチック耐圧ＶＴも十分に大きくて特性
が良好であると共に信頼性が高い半導体装置を製造する
ことができる。

【図面の簡単な説明】

第１Ａ図及び第１Ｂ図は本発明に係る半導体装置の製造
方法をｎｐｎｍのバイポーラトランジスタの製造ｌこ適
用した第１実施例を工程順に示す断面図、第２図は第１
Ａ図及び第１Ｂ図にその工程を示す方法により製造され
たバイポーラトランジスタについてエミッタ拡散後に行
う７５０Ｃの熱処理時の条件ζこ対するｈＦＩ＋のりニ
アリテイ及びフィールド部のバラスチック耐圧ＶＴの関
係をボスクラフ、第３図は本発明に係る半導体装置の製
造方法をラテラルｐｎｐトランジスタの製造−と適用し
た第２実施例を示す断面図、第４図は本発明に係る半導
体装置の製造方法の第２実施例により製造されたラテラ
ルｐｎｐトランジスタについてフィールド部のバラスチ
ック職耐圧ＶＴに対するｈｒｇのリニアリティの関係を
示すグラフである。 なお図面に用いた符号において、 １　・・・・・・・・・・・・ｐｍシリコン基板２・・
・・・・・・・・・・埋込層 ６・・・・・・・・・・・・エピタキシャル成長層４・
・・・・・・・・・・・ベース領域８・・・・・・・・
・・・・エミッタ領域９　・・・・・・・・・・・・コ
レクタの取り出し領域１０・・・・・・・・・・・・コ
レクタ領域１２・・・・・・・・・・・・ベース取り出
し領域である。 代理人　上屋　勝 〃　常包芳男 第３図 ２ 第４図 ′： バうス引ソゲ＋ｈ１ｇＬＶＴ　（Ｖ）

Claims (1)

【特許請求の範囲】
1. 半導体基板の一主面に衆子形成のための不純物を拡散し
   、次いで酸素雰囲気での熱処理及び窒素雰囲気での熱処
   理を順次行うようにしたことを特徴とする半導体装置の
   製造方法。