JPS6146058B2 - - Google Patents

Info

Publication number
JPS6146058B2
JPS6146058B2 JP56203783A JP20378381A JPS6146058B2 JP S6146058 B2 JPS6146058 B2 JP S6146058B2 JP 56203783 A JP56203783 A JP 56203783A JP 20378381 A JP20378381 A JP 20378381A JP S6146058 B2 JPS6146058 B2 JP S6146058B2
Authority
JP
Japan
Prior art keywords
layer
solder
chromium
copper
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56203783A
Other languages
English (en)
Other versions
JPS57170555A (en
Inventor
Batsutachaaya Somunasu
Min Yu Shin
Jooji Kuupuman Nikorasu
Chaaruzu Oorudakosukii Chesutaa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS57170555A publication Critical patent/JPS57170555A/ja
Publication of JPS6146058B2 publication Critical patent/JPS6146058B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明の分野 本発明は、半導体装置、特に、例えばアルミ
ナ・セラミツクのような支持誘電体基板の配線に
対するフリツプ・チツプ即ちフエイス・ダウン・
ボンデイングのために、集積回路チツプ上のハン
ダ・マウンド端子を保証するための改良された接
点パツドに関するものである。
本発明の目的 本発明の目的は、改良された半導体装置を提供
することである。
本発明の他の目的は、半導体装置の改良された
ハンダ端子を提供することである。
本発明の他の目的は、ハンダ付着物の形成並び
に続く処理の間に基板上のこわれやすくもろい被
覆膜のひび割れ（cracking）を減少させることで
ある。
本発明の他の目的は、集積回路チツプのような
表面安定化された半導体装置のハンダ・マウンド
端子の形成を可能にすることである。
本発明の他の目的は、もろい被覆膜で表面安定
化された半導体装置のハンダ・マウンド端子を保
証するために、配線即ち接点パツドを限定する新
規な球状体を提供することである。
本発明の他の目的は、ハンダ・マウンド端子が
形成されそして続く処理及び使用のときに、半導
体装置のもろい表面安定化被覆膜のひび割れを減
少させる、配線を限定する新規なハンダ・マウン
ドを提供することである。
本発明の他の目的は、装置のハンダ端子を形成
するために使用される配線を限定するハンダ・マ
ウンドの周辺における、半導体装置のもろい表面
安定化層中の固有の応力（stress）を減少させる
ことである。
先行技術 支持誘電体基板又はモジユールへのフリツプ・
チツプ即ちフエイス・ダウン・ボンデイングのた
めに、半導体装置上でハンダ・マウンド又は球状
体の端子を使用することは、当分野では行なわれ
てきた。このようなボンデイングに関する種々の
方法が、米国特許第3392442号、第3429040号、第
3436819号、第3458925号、第3508118号、第
3631304号及び第4051508号に、述べられている。
ある方法では、二酸化シリコン、ガラス及び石
英のようなもろい被覆膜で通常表面安定化された
半導体装置上に、ハンダの球状体又はマウンドの
端子が形成される。端子の形成は、装置回路への
適当な相互接続における開口を通つて伸びる接点
パツドを限定するハンダ・マウンド又は球状体を
有して、先に被覆された表面安定化層を通つて伸
びるアクセス即ち接触の開口においてなされる。
接点パツドは通常、クロム、銅及び金のような、
円形の金属積層体を含む。
集積回路チツプを含む半導体装置が、チツプの
ハンダ球状体端子に整合して組合さつた接点の鏡
像を有する誘電体支持基板へ続いてフリツプ・チ
ツプ即ちフエイス・ダウン・ボンドされるとき
に、ハンダ・マウンド又は球状体は、実際の接点
として働く。典型的には、誘電体基板は、また一
般に円形形状の金属積層体で形成されたそれに組
合う接点を同様に有する、アルミナ・セラミツク
又は多数のガラス層の被覆されたセラミツク構造
体（米国特許第3968193号に述べられているよう
な）であり得る。
この技術は、誘電体支持基板上のフリツプ・チ
ツプ即ちフエイス・ダウン・ボンデイングにおい
て幅広い使用を見出したのであるが、特に95％
pb−５％Snがハンダとして用いられるときに
は、ハンダ・マウンド又は球状体の端子を形成し
た後に、集積回路チツプがひび割れる傾向がある
ことがわかつた。この問題は、ハンダ球状体又は
マウンドの周辺を囲む直ぐ近くの表面付近のもろ
い表面安定化層（例えば、SiO2、ガラス又は石
英）中に局在化された残留応力により起こされる
と信じられている。この応力は、通常“固有”の
引張り応力を表わす、接点パツドを限定するハン
ダ・マウンド又は球状体からの“縁部力
（edgeforce）”により起こされる。この固有の応
力は、パツドの内部領域におけるように、パツド
中の固有の応力が実質的に等しい応力によつて反
対側においてバランスされないような接点パツド
の険しい縁部において“縁部力”に発達し、そし
てそれからパツドを囲む直ぐ近くの表面安定化層
中に非常に局在化された引張り応力を誘導するこ
とによりバランスされなければならない。それ自
身又は不意に外部から印加される応力により強化
されたこの残留応力は、もろい表面安定化層をハ
ンダ球状体又はマウンドの回りにひび割れを生じ
させ得るし、半導体装置を保護する機能を駄目に
するように、もろい表面安定化層中をすばやく広
がり得る。
本発明の実施例 本発明並びに本発明の目的及び利点をさらに理
解するために、以下の説明及び添付図面が参照さ
れる。
ハンダの球状体又はマウンドの端子６０を形成
する際にひび割れる、例えば石英、ガラス、
SiO2等のもろい表面安定化層５８の傾向を減少
させるための本発明の方法は、ひび割れ防止の考
えに基づいている。この考えでは、ハンダ端子の
周辺の直ぐ近くにおける残留応力が、下にあるも
ろい表面安定化層５８上の接点パツド構造体１に
より押しつけられる縁部応力を分配しそして広げ
ること即ち完全になくすことにより局在化される
ように設計されている。局在化される応力の減少
は、ここでは底のクロム層２、上の銅の層即ち台
形３そして銅及びクロムの混合中間層４より形成
された接点パツドの周辺部分の組合わされたゆる
やかにされそしてステツプされた構造を組込むた
めに、積層された接点パツド１の形状を変更する
ことにより得られる。
層の表面に対して約１゜乃至約10゜の角度Ａで
周辺において傾斜された地点６まで端が薄くそが
れた周辺部分を有して、もろい層の囲む部分の上
の他にもろい表面安定化層（例えばSiO2、石英
又はガラス）の接点開口内に、真空蒸着によるよ
うにして、最初に付着される。典型的には、台地
部分７（傾斜が周辺へ始まるところ）におけるク
ロム被覆膜の最大の厚さは、約2000Å乃至約3000
Å程度である。接点パツド構造体を限定する球状
体を形成するために、この目的に対して１つの効
果的なシステムが、第２Ｃ図に概略的に示されて
いる多数のソースを有するものである。このシス
テムでは、第２図に概念的に示されているよう
に、銅のソース及びクロムのソースは、回転ドー
ムに設けられた基板から約65cmの距離で使用され
る。クロム成分内に離された関係で同中心的に含
まれる銅成分を有する所望の接点構造は、例えば
モリブデンのような適当なマスク７３のポイン
ト・エツジされた開口７２を通して付着される蒸
着物を有する、クロムのソース７０を中心外にし
て銅のソース７１を中心に置くことにより得られ
る。蒸着の間の基板の回転は、対称性を保ち、そ
してクロムの付着の間に休まされている銅よりも
接点パツド領域においてクロムの“実質上のソー
ス”をより大きく現われるようにするのに重要で
ある。技術はマスク７３の縁部７４による投影操
作に本来的に依存するので、ウエハ表面７５から
実質的に離された“ナイフ縁部”７４を有するマ
スクを用いる必要があることに、注意されたい。
第２Ａ図及び第２Ｂの図には、他のマスク形状が
示され、後者は適当な投影操作層７６を有する比
較的厚いリフト・オフ型の構造を含む。典型的に
は、ナイフ縁部７４は、基板表面７５から約25μ
乃至約100μ離される。
示されたシステムを用いた実際の実施では、複
数のウエハが第２Ｃ図に示されたような回転ドラ
ム９１上に設けられることになる。また示されて
いるように、システムは、雰囲気中における酸
化、腐食等に対する保護用に接点に金の被覆膜を
任意に設けるため金のソース９０を横方向に離し
て含んでいる。
クロム層成分２の付着後に、銅のソース７１は
遮蔽されず、そしてCr対Cuの比が約75：25乃至
約25：75の範囲にある金属の混合物を構成する
Cr／Cuの接点成分４を形成するために、クロム
とともに銅も蒸着される。約300Å乃至約1000Å
の最大の厚さが得られるまで、両方の付着が続け
られる。環状のクロム・リング８０を維持するた
めにCr／Cu成分４の周辺がCr成分２の周辺に対
して内側に離されてこのCr／Cu接点成分４は、
Cr成分２と同中心的に形成される。Cr／Cuの付
着の間に、クロムはクロムの環状リング８０上に
続けて付着されることに注意されたい。
Cr／Cu接点成分４の形成終了時に、クロムの
ソース７０は遮蔽され、そして約1000Å乃至約
20000Åの範囲の所望の厚さまでの銅接点成分３
の付着により、接点パツド１の形成を完了するた
めに、銅のソースは活用され続ける。Cu接点成
分３の周辺は、実質的にCr／Cu接点成分４の周
辺と同中心的になり、そしてその側壁が水平に対
して約１゜乃至約20゜の角度Ｃを形成する外側に
傾斜した縁部形状の周辺部分を有することにな
る。
Cuの蒸着が終了すると、続くPbSnの蒸着及び
再流（reflow）の前に、酸化防止のためにCuの
上にAuの1000Åが任意に蒸着される。
半導体装置の製造への本発明の接点パツドを限
定する新規なハンダ球状体の適用を例示するため
に、ここでは第１図に示されているような米国特
許第3461357号の第２図に示された集積回路の製
造と関連して、本発明の上記適用は述べられる。
示されているように、この実施例は、半導体装置
６上に設けられた多重レベルの相互接続配線と関
連して、本発明の接点パツドを使用している。装
置６は、上の表面に二酸化シリコン層１８を有す
る、例えばある導電型のシリコンのような半導体
基体を有する。反対導電型の拡散領域が、シリコ
ン基板中に形成される。配線の第１レベルは、そ
の一部分が酸化物層中の開口２５を通つて拡散領
域と接触している導電体パターンを含む。導電体
パターンの他の部分は、酸化物層の表面上を伸び
る。例えばガラス又は石英のような絶縁層が酸化
物層及び第１レベルの導電体パターンの上に形成
される。第２レベルの導電体パターン２６が絶縁
層の上に形成され、そして絶縁層を通つて伸びる
開口を通して第１レベルの配線層と相互接続す
る。それから組立体は、他のガラス又は石英の層
５６で覆われる。第３レベルの配線層２７は、層
５６の上に設けられ、そして、石英、ガラス、二
酸化シリコン等のような通常もろい構成をなす最
上部の表面安定化層５８が、第３レベルの配線層
２７及び層５６の上に設けられる。第３レベルの
配線層２７への電気接点が、最上部の表面安定化
層５８中の開口３３を通つて、ハンダ球状体６０
及び接点パツド構造体１によつてなされる。
上記のように、本発明に従つて、接点パツドを
限定するハンダ球状体が形成され、そしてそれ
は、第１Ａ及び第１Ｂの両図に詳細が示されてい
るように、下のクロム成分２、その上の中間の
Cr／Cu成分４及び銅成分３そして最後に最上部
にAuを1000Å（図示されず）より構成される。
ハンダの球状端子６０は、米国特許第3458925
号に述べられているように形成され得る。このた
めに、接点パツド１を限定する球状体よりも幾分
大きく、そしてそれに対応する穴を有する、モリ
ブデンのような適当なマスクが、装置６の上に設
けられ、それでマスクの穴はパツドに対して同中
心となる。それから、鉛−スズ合金のようなハン
ダの層が、接点パツド１及び表面安定化層２７の
周囲の部分を完全に覆うため、マスクの穴を通し
て蒸着される。ハンダの蒸着が終了した後、マス
クは除去され、そしてハンダを再流するために装
置は加熱される。ハンダが溶けるとき、それは
徐々に表面安定化層２７の表面をぬらし、そして
接点パツド１の最上部で所望の球状体即ちマウン
ドの形状６０になる。
装置６の完成後には、ユニツトは、先に示した
先行技術の特許の種々の技術に従つて、支持基板
へフリツプ・チツプ即ちフエイス・ダウン・ボン
デイングの準備ができている。
例えば、本発明は、ハンダ再流技術の代わりに
ワイヤ・ボンデイングが相互接続のために用いら
れるような状況でも良い効果を上げることにな
る。さらに、本発明は、TiCuAu、TiRhAu等の
ような配線が種々の金属の相互の溶解度の為に調
整操作を不要にさせるCrCuAuに代つて使用され
るときにも、同様に良い効果を上げることにな
る。
【図面の簡単な説明】
第１図は、ハーメチツク・シールされたプレー
ナ半導体装置の多重レベル配線構造のためのハン
ダの球状体又はマウンドの端子を形成する際に使
用される本発明の実施例を示す断面図である。第
１Ａ図は、装置のハンダ端子を保証する本発明の
新規な接点パツド構造を示す、第１図のハンダ球
状体端子の拡大断面図である。第１Ｂ図は、上記
形状の接点パツドの周辺部分の拡大図である。第
２図は、本発明の接点パツド構造を形成するため
の概念化された装置の概略図である。第２Ａ及び
第２Ｂの両図は、第２図のシステムで使用するた
めのマスク構造の概略的な断面図である。第２Ｃ
図は、第２図の装置の簡略化された概略図であ
る。 １……積層された接点パツド、２……クロム
層、３……銅層、４……銅及びクロムの混合中間
層、５８……表面安定化層、６０……ハンダ端
子。

Claims (1)

  1. 【特許請求の範囲】 １ 基板のもろい被覆膜のためのハンダ支持パツ
    ドであつて、 上記被覆膜の上に設けられたクロムの第１層で
    あつて、外に向つて傾斜した断面がくさび形の周
    辺部分を有するものと、 上記第１層の上に中心を合わせて設けられたク
    ロム及び銅の混合物より成る第２層であつて、上
    記第１層の周囲の内側に外に向つて傾斜した断面
    がくさび形の周辺部分を有するものと、 上記第２層の上に設けられた銅の第３層であつ
    て、周囲が上記第２層の周囲と実質的に一致する
    外に向つて傾斜した断面がくさび形の周辺部分を
    有するものと、 を含むハンダ支持パツド。
JP56203783A 1981-03-30 1981-12-18 Solder supporting pad Granted JPS57170555A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/249,261 US4434434A (en) 1981-03-30 1981-03-30 Solder mound formation on substrates

Publications (2)

Publication Number Publication Date
JPS57170555A JPS57170555A (en) 1982-10-20
JPS6146058B2 true JPS6146058B2 (ja) 1986-10-11

Family

ID=22942696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56203783A Granted JPS57170555A (en) 1981-03-30 1981-12-18 Solder supporting pad

Country Status (5)

Country Link
US (1) US4434434A (ja)
EP (1) EP0061593B1 (ja)
JP (1) JPS57170555A (ja)
CA (1) CA1165468A (ja)
DE (1) DE3276841D1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0068091B1 (en) * 1981-06-30 1988-08-10 International Business Machines Corporation Method for connecting a semiconductor chip to a substrate and such connection
US4514751A (en) * 1982-12-23 1985-04-30 International Business Machines Corporation Compressively stresses titanium metallurgy for contacting passivated semiconductor devices
JPS59172745A (ja) * 1983-03-22 1984-09-29 Matsushita Electronics Corp 半導体装置の電極形成方法
DE3343362A1 (de) * 1983-11-30 1985-06-05 Siemens AG, 1000 Berlin und 8000 München Verfahren zur galvanischen herstellung metallischer, hoeckerartiger anschlusskontakte
US4672739A (en) * 1985-04-11 1987-06-16 International Business Machines Corporation Method for use in brazing an interconnect pin to a metallization pattern situated on a brittle dielectric substrate
US4755631A (en) * 1985-04-11 1988-07-05 International Business Machines Corporation Apparatus for providing an electrical connection to a metallic pad situated on a brittle dielectric substrate
JPH01214141A (ja) * 1988-02-23 1989-08-28 Nec Corp フリップチップ型半導体装置
US5150197A (en) * 1989-10-05 1992-09-22 Digital Equipment Corporation Die attach structure and method
DE69014871T2 (de) * 1990-07-31 1995-05-24 Ibm Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips.
US5053851A (en) * 1991-01-14 1991-10-01 International Business Machines Corp. Metal bump for a thermal compression bond and method for making same
US5243222A (en) * 1991-04-05 1993-09-07 International Business Machines Corporation Copper alloy metallurgies for VLSI interconnection structures
US5130274A (en) * 1991-04-05 1992-07-14 International Business Machines Corporation Copper alloy metallurgies for VLSI interconnection structures
US5476726A (en) * 1992-01-22 1995-12-19 Hitachi, Ltd. Circuit board with metal layer for solder bonding and electronic circuit device employing the same
US5268072A (en) * 1992-08-31 1993-12-07 International Business Machines Corporation Etching processes for avoiding edge stress in semiconductor chip solder bumps
US5313021A (en) * 1992-09-18 1994-05-17 Aptix Corporation Circuit board for high pin count surface mount pin grid arrays
US5376584A (en) * 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
US5410184A (en) * 1993-10-04 1995-04-25 Motorola Microelectronic package comprising tin-copper solder bump interconnections, and method for forming same
US5503286A (en) * 1994-06-28 1996-04-02 International Business Machines Corporation Electroplated solder terminal
KR100327442B1 (ko) * 1995-07-14 2002-06-29 구본준, 론 위라하디락사 반도체소자의범프구조및형성방법
US6002172A (en) 1997-03-12 1999-12-14 International Business Machines Corporation Substrate structure and method for improving attachment reliability of semiconductor chips and modules
US5904859A (en) * 1997-04-02 1999-05-18 Lucent Technologies Inc. Flip chip metallization
US6082610A (en) * 1997-06-23 2000-07-04 Ford Motor Company Method of forming interconnections on electronic modules
US6090643A (en) * 1998-08-17 2000-07-18 Teccor Electronics, L.P. Semiconductor chip-substrate attachment structure
US6197619B1 (en) 1999-01-28 2001-03-06 International Business Machines Corporation Method for reinforcing a semiconductor device to prevent cracking
US6133136A (en) * 1999-05-19 2000-10-17 International Business Machines Corporation Robust interconnect structure
US6489229B1 (en) 2001-09-07 2002-12-03 Motorola, Inc. Method of forming a semiconductor device having conductive bumps without using gold
TW593725B (en) * 2002-04-30 2004-06-21 Prodisc Technology Inc Coating device and method
US6951775B2 (en) * 2003-06-28 2005-10-04 International Business Machines Corporation Method for forming interconnects on thin wafers
US7229669B2 (en) * 2003-11-13 2007-06-12 Honeywell International Inc. Thin-film deposition methods and apparatuses
US20080038871A1 (en) * 2006-08-10 2008-02-14 George Liang-Tai Chiu Multipath soldered thermal interface between a chip and its heat sink
JP2008159948A (ja) * 2006-12-25 2008-07-10 Rohm Co Ltd 半導体装置
JP4909152B2 (ja) * 2007-03-30 2012-04-04 キヤノン株式会社 蒸着装置及び蒸着方法
KR102373440B1 (ko) * 2017-03-17 2022-03-14 삼성디스플레이 주식회사 디스플레이 패널 및 이를 구비하는 디스플레이 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4258382A (en) * 1978-07-03 1981-03-24 National Semiconductor Corporation Expanded pad structure

Also Published As

Publication number Publication date
JPS57170555A (en) 1982-10-20
EP0061593B1 (en) 1987-07-22
EP0061593A3 (en) 1984-10-10
CA1165468A (en) 1984-04-10
DE3276841D1 (en) 1987-08-27
EP0061593A2 (en) 1982-10-06
US4434434A (en) 1984-02-28

Similar Documents

Publication Publication Date Title
JPS6146058B2 (ja)
US6387793B1 (en) Method for manufacturing precision electroplated solder bumps
JP5118300B2 (ja) 半導体装置及びその製造方法
JP4698125B2 (ja) バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ
US6593222B2 (en) Method to improve the reliability of thermosonic gold to aluminum wire bonds
TW200408094A (en) Semiconductor device with under bump metallurgy and method for fabricating the same
JPH05218043A (ja) 金属接点パッド形成方法及び金属接点ターミナル形成方法
US6424037B1 (en) Process to make a tall solder ball by placing a eutectic solder ball on top of a high lead solder ball
JPS62145758A (ja) パラジウムを用いる銅製ボンデイングパツドの酸化防止法
CA2075462C (en) Bump structure and method for bonding to a semi-conductor device
GB2364172A (en) Flip Chip Bonding Arrangement
JPH05182973A (ja) 半導体装置の製造方法
JPH0677232A (ja) 半導体装置のバンプ電極構造およびその形成方法
JPS59148352A (ja) 半導体装置の電極形成方法
JP2002222898A (ja) 半導体装置及びその製造方法
JPH0344933A (ja) 半導体装置
JPH03222334A (ja) はんだバンプ構造
KR20010045916A (ko) 웨이퍼 레벨 패키지 및 그 제조방법
JPS6381951A (ja) 半導体装置の製造方法
JPH01233739A (ja) 半導体装置の製造方法
JPH03139841A (ja) はんだバンプ構造
JPH09186190A (ja) 突起電極の構造およびその形成方法
JPH09191012A (ja) はんだバンプの形成方法
JPS6086840A (ja) 半導体装置の製造方法
JPH0230131A (ja) 半導体装置