JPS6136989A - ブロツク組み合わせ方式回路素子 - Google Patents
ブロツク組み合わせ方式回路素子Info
- Publication number
- JPS6136989A JPS6136989A JP15732684A JP15732684A JPS6136989A JP S6136989 A JPS6136989 A JP S6136989A JP 15732684 A JP15732684 A JP 15732684A JP 15732684 A JP15732684 A JP 15732684A JP S6136989 A JPS6136989 A JP S6136989A
- Authority
- JP
- Japan
- Prior art keywords
- block
- elements
- circuit element
- combination type
- type circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、同一形状を有するブロック状の素子（ブロッ
ク素子ともいう）を単位素子とし、これら素子を組み合
わせ接続することによバ任意の定数をもつ回路素子を実
現できるブロック組み合わせ方式回路素子に関するもの
である。
ク素子ともいう）を単位素子とし、これら素子を組み合
わせ接続することによバ任意の定数をもつ回路素子を実
現できるブロック組み合わせ方式回路素子に関するもの
である。
従来よ）各種の電子機器を作製するに当って回路を実現
するには、設計により決定した定数を市場にある標準素
子にて構成されているが、特に定数が特殊な値の場合に
は、 １ 複数の標準素子を直列または並列に接続するか、 ２ 標準素子に適合するように回路設計を変更する。お
るいは、 ３ 特殊定数素子を特別に購入する。
するには、設計により決定した定数を市場にある標準素
子にて構成されているが、特に定数が特殊な値の場合に
は、 １ 複数の標準素子を直列または並列に接続するか、 ２ 標準素子に適合するように回路設計を変更する。お
るいは、 ３ 特殊定数素子を特別に購入する。
などして対処している実状である。しかし、これらは部
品数を増やし、設計者の負担・工数を増重あるいは部品
の高価格化をきたすことになり、結果的に、その回路を
使用する装置が高価になる欠点があった。
品数を増やし、設計者の負担・工数を増重あるいは部品
の高価格化をきたすことになり、結果的に、その回路を
使用する装置が高価になる欠点があった。
本発明は、このような事情に鑑みてなされたもので、回
路素子をブロック状にし、そのブロック素子を組み合わ
せ接続することにより、回路構成上、必要な任意の定数
をもつ素子を容易に実現できるブロック組み合わせ方式
回路素子を提供しようとするものである。以下、本発明
の実施例を図面を用いて説明する。
路素子をブロック状にし、そのブロック素子を組み合わ
せ接続することにより、回路構成上、必要な任意の定数
をもつ素子を容易に実現できるブロック組み合わせ方式
回路素子を提供しようとするものである。以下、本発明
の実施例を図面を用いて説明する。
第１図は本発明の一実施例に供するプリント基板の概略
を示す。同図において、１は当該プリント基板であシ、
このプリント基板１には後述する素子を取付けるだめの
取付は孔２が縦横に等間隔で設けられている。そして、
これら取付は孔２は接続すべき各素子の端子に対応して
それぞれ形成されていて、この素子が２端子素子の場合
、符号３で示す範囲が最小ブロックの単位となるものと
なっている。
を示す。同図において、１は当該プリント基板であシ、
このプリント基板１には後述する素子を取付けるだめの
取付は孔２が縦横に等間隔で設けられている。そして、
これら取付は孔２は接続すべき各素子の端子に対応して
それぞれ形成されていて、この素子が２端子素子の場合
、符号３で示す範囲が最小ブロックの単位となるものと
なっている。
第２図は第１図のプリント基板１上に搭載する最小サイ
ズのブロック素子１１を示し、同図（＆）。
ズのブロック素子１１を示し、同図（＆）。
（ｂ）および（Ｃ）はその正面図、平面図および側面図
をそれぞれ示し、そして同図（ｄ）はその斜視図を示し
ている。ここで、ブロック素子１１は、チップ状を有す
る素子本体１２と、この素子本体１２の対向する両面側
にそれぞれ形成された１対の接触導体部１３．１４およ
び素子の各端子となる端子脚部１５．１６とからなり、
前記各接触導体部１３゜１４は、各素子の接続による定
数のばらつきを減らすために、複数個列状に接続を可能
とする平面また曲面の広い導体パターンを有して形成さ
れている。
をそれぞれ示し、そして同図（ｄ）はその斜視図を示し
ている。ここで、ブロック素子１１は、チップ状を有す
る素子本体１２と、この素子本体１２の対向する両面側
にそれぞれ形成された１対の接触導体部１３．１４およ
び素子の各端子となる端子脚部１５．１６とからなり、
前記各接触導体部１３゜１４は、各素子の接続による定
数のばらつきを減らすために、複数個列状に接続を可能
とする平面また曲面の広い導体パターンを有して形成さ
れている。
第３図は第２図のブロック素子１１に対し同一形状を有
してその整数倍のブロック単位分をもつブロック素子１
１＆の斜視図であり、このブロック素子１１＆は２ブロ
ック単位分の場を示し、高抵抗や大容量コンデンサ等圧
適用して有効である。
してその整数倍のブロック単位分をもつブロック素子１
１＆の斜視図であり、このブロック素子１１＆は２ブロ
ック単位分の場を示し、高抵抗や大容量コンデンサ等圧
適用して有効である。
このような構造のブロック素子は、各々のブロック素子
１１．１１ａを単位素子とし、これらを第１図に示すプ
リント基板１上の最小ブロック単位３に組み合わせ接続
することにより、任意の定数をもつ回路素子を実現する
ことができる。
１１．１１ａを単位素子とし、これらを第１図に示すプ
リント基板１上の最小ブロック単位３に組み合わせ接続
することにより、任意の定数をもつ回路素子を実現する
ことができる。
第４図はその使用例を示し、同図（ａ）はプリント基板
１上に第２図に示すブロック素子１１を３個組み合わせ
て直列に接続した例を、同図（ｂ）は同じくプリント基
板１上にブロック素子１１を３個組み合わせて並列に接
続した例をそれぞれ示している０ 第５図は上述の各ブロック素子を抵抗素子とし、その定
数の実施例を示す説明図であり、こねらの数の種類を設
定した場合、各々のブロック素子を第４図に示すように
直列、並列もしくはそれらの組み合わせにて接続するこ
とによシ、１Ωから９９．９９９Ωまでの抵抗値を実現
できる。たとえば、１２５Ωの抵抗値を持つ回路素子は
、１００Ωのブロック素子、２０Ωのブロック素子、５
Ωのブロック素子との直列接続による３個のブロック素
子にて実現でき、以下同様にして任意の抵抗値を持つ回
路素子を実現することができる。
１上に第２図に示すブロック素子１１を３個組み合わせ
て直列に接続した例を、同図（ｂ）は同じくプリント基
板１上にブロック素子１１を３個組み合わせて並列に接
続した例をそれぞれ示している０ 第５図は上述の各ブロック素子を抵抗素子とし、その定
数の実施例を示す説明図であり、こねらの数の種類を設
定した場合、各々のブロック素子を第４図に示すように
直列、並列もしくはそれらの組み合わせにて接続するこ
とによシ、１Ωから９９．９９９Ωまでの抵抗値を実現
できる。たとえば、１２５Ωの抵抗値を持つ回路素子は
、１００Ωのブロック素子、２０Ωのブロック素子、５
Ωのブロック素子との直列接続による３個のブロック素
子にて実現でき、以下同様にして任意の抵抗値を持つ回
路素子を実現することができる。
以上説明したように９本発明によれば、任意の定数を容
易に実現できるので、 １ 素子使用の制限が危くなシ、設計者の負担。
易に実現できるので、 １ 素子使用の制限が危くなシ、設計者の負担。
工数が削減できる。
２ 設計値とおりの回路を無駄なく実現できる。
３ 特殊素子の使用が不要になる。
４ ブロック素子の一部交換によシ定数の微少変更が可
能で、高価な微調整用可変素子が不要になる。
能で、高価な微調整用可変素子が不要になる。
５ ブロック素子自体が単純な形状・定数をも４ 一
つため、大量生産に適し品質の均一化、低価格化が可能
になる。
になる。
々ど、回路構成上、小形軽量にして安価にできるなどの
すぐれた効果がちる。
すぐれた効果がちる。
第１図は本発明の一実施例に供するプリント基板の概略
図、第２図は本発明の一実施例による最小サイズのブロ
ック素子の構造図、第３図は第２図に示す素子の２ブロ
ック単位分をもつブロック素子の斜視図、第４図は第２
図に示すブロック素子の使用例を示す一部斜視図、第５
図は本発明に係るブロック素子の定数の実施例に供する
説明図である。 １・・―・プリント基板、２・・・・素子の取付は孔、
３ｅ・・−最小ブロック単位、１１．１１＆会・・Φブ
ロック素子、１２・・・拳素子本体、１３．１４・・・
・接触導体部、１５．１６・・・・端子脚部。
図、第２図は本発明の一実施例による最小サイズのブロ
ック素子の構造図、第３図は第２図に示す素子の２ブロ
ック単位分をもつブロック素子の斜視図、第４図は第２
図に示すブロック素子の使用例を示す一部斜視図、第５
図は本発明に係るブロック素子の定数の実施例に供する
説明図である。 １・・―・プリント基板、２・・・・素子の取付は孔、
３ｅ・・−最小ブロック単位、１１．１１＆会・・Φブ
ロック素子、１２・・・拳素子本体、１３．１４・・・
・接触導体部、１５．１６・・・・端子脚部。
Claims (1)
- 同一形状を有するブロツク状の素子を単位素子とし、こ
れら素子を組み合わせてプリント基板上に列状に並べて
接続することにより、任意の定数をもつ回路素子を得る
ようにしたことを特徴とするブロツク組み合わせ方式回
路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15732684A JPS6136989A (ja) | 1984-07-30 | 1984-07-30 | ブロツク組み合わせ方式回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15732684A JPS6136989A (ja) | 1984-07-30 | 1984-07-30 | ブロツク組み合わせ方式回路素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6136989A true JPS6136989A (ja) | 1986-02-21 |
Family
ID=15647247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15732684A Pending JPS6136989A (ja) | 1984-07-30 | 1984-07-30 | ブロツク組み合わせ方式回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6136989A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020021821A (ja) * | 2018-07-31 | 2020-02-06 | Tdk株式会社 | 電子部品 |
| JP2020061392A (ja) * | 2018-10-04 | 2020-04-16 | Tdk株式会社 | 電子部品 |
-
1984
- 1984-07-30 JP JP15732684A patent/JPS6136989A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020021821A (ja) * | 2018-07-31 | 2020-02-06 | Tdk株式会社 | 電子部品 |
| JP2020061392A (ja) * | 2018-10-04 | 2020-04-16 | Tdk株式会社 | 電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0562743A (ja) | 電子装置におけるモジユール用コネクタ構造 | |
| JPH07193096A (ja) | 階段状多層相互接続装置 | |
| US5384433A (en) | Printed circuit structure including power, decoupling and signal termination | |
| JPH06333652A (ja) | 電子部品用端子ピッチ変換コネクタ | |
| JPS6136989A (ja) | ブロツク組み合わせ方式回路素子 | |
| JPS5914693A (ja) | プリント基板装置の製造方法 | |
| US4819056A (en) | Hybrid thick film circuit device | |
| JPH0124860Y2 (ja) | ||
| JPS6025872Y2 (ja) | 多連インダクタンス素子 | |
| JPS5939419Y2 (ja) | ジヤンパユニツト | |
| JPS6020923Y2 (ja) | Ｃｒ回路素子 | |
| JPH0115152Y2 (ja) | ||
| JPS5926612Y2 (ja) | 多目的印刷配線板 | |
| JPH0220778Y2 (ja) | ||
| JP2643509B2 (ja) | 端子板の電子部品実装構造 | |
| JPH0476981A (ja) | 混成集積回路用集合基板及び混成集積回路装置の製造方法 | |
| JPH02177386A (ja) | 電子デバイス | |
| KR100223152B1 (ko) | 펄스필터용 리드프레임 및 그 리드프레임을 사용한펄스필터 | |
| JPS5834774Y2 (ja) | 電子部品の取付け用プリント基盤 | |
| JP2932728B2 (ja) | チップ形ネットワーク電子部品 | |
| JPS5855768Y2 (ja) | バイパスコンデンサ実装構造 | |
| JPS6365601A (ja) | ネツトワ−ク抵抗の製造方法 | |
| JPH04156608A (ja) | ラジアル・バス | |
| JPS59180464U (ja) | チツプ部品 | |
| Cain | Interconnect Schemes for Low Inductance Ceramic Capacitors |