JPS61294523A

JPS61294523A - 交流電源安定化方式

Info

Publication number: JPS61294523A
Application number: JP13436385A
Authority: JP
Inventors: Kiyoto Kozaiku; 小細工　清人
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1985-06-21
Filing date: 1985-06-21
Publication date: 1986-12-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（技術分野）本発明は負荷に印加される電圧をＡ／Ｄ変換し、この変
換データから負荷に印加される電圧の実効値を算出し、
目標値との差によって負荷に印加される電圧の位相角を
制御する交流安定化電源に関する。このような電源はラ
ンプ、ヒータ等の電源として用いられる。

（従来技術）商用電源は上半波と下半波は対称であるが、厳密には負
荷等の影響により非対称の場合が多い。

従ってこの場合、上半波と下半波では実効値が異なる。

ところが、従来の商用電源を電源とするランプ等の位相
制御装置は、第１図（１）の場合上半波あるいは下半波
の一方の実効値しか求めておらず、該実効値から１波お
きに位相角を更新している（上半波か下半波かは電源の
投入タイミングによって決まる）。

つまり、第１図（１）の例では上半波の場合で、ＣＹＣ
ＬＥＩ　　（上半波）で位相角α１の電圧をＡ／Ｄ変換
し、次のＣＹＣＬＥ２　（下半波）では該Ａ／Ｄ変換デ
ータから実効値を求め、位相角を更新する（α１−α８
）。　ＣＹＣＬＥ２の位相角もα１である。ＣＹＣＬＥ
３では位相角α２となり、αｔの電圧をＡ／Ｄ変換する
。以下同様に繰り返す。

従って、電源の投入タイミングによりランプ電圧が変化
するという欠点があった。

また第１図（２）の場合は半波おきに位相角を更新して
いる。つまり、ＣＹＣＬＥｌでの位相角α、のランプ電
圧から求めた位相角α８が、次のＣＹＣＬＥ２の位相角
となる。従って、上、下半波が非対称のため、いつまで
も位相角が一定とならず、ハンチング現像（行き過ぎ、
戻りすぎ）が起き、ランプ電圧が変動するという欠点が
あった。

（目的）本発明は以上の従来例の欠点を解消し、交流電源の上半
波と下半波の位相制御を独立に行うことにより、負荷電
圧を一定制御することを目的とするものである。

（構成）先ず、第１図（３）に基づき本発明に係る安定化方式の
概略を説明する。

ＣＹＣＬＥＩでは位相角α、の電圧をＡ／Ｄ変換する。

ＣＹＣＬＥ２では位相角β１の電圧をＡ／Ｄ変換し、Ｃ
ＹＣＬＥ　１でＡ／Ｄ変換したデータから実効値を求め
、位相角を更新する（α１−α、）ＣＹＣＬＥ３では位
相角α２の電圧をＡ／Ｄ変換し、ＣＹＣＬＥ２でＡ／Ｄ
変換したデータから実効値を求め位相角を更新する（β
１−β２）、　以上のように交流電源の上半波と下半波
を独立に位相制御することにより、を源が非対称でも常
に安定した制御が出来る。

次に具体的な実施例を説明する。

第２図に本発明の一実施例の回路構成を示す。

第２図に於いて、１は商用電源、２は商用電源電圧を絶
縁・高圧するトランス、３は全波整流回路、４はゼロク
ロス信号発生回路、５はランプ８の印加電圧の実効値を
求め、位相角タイマを設定するマイコン（ＭＰＵ）　、
６はトライブックをオン、オフするためのトリガー回路
、９はランプ印加電圧の目標値を設定するための回路で
ある。

次にソフトウエーアの動作について説明する。

第３図はメイン（ゼネラル・フロー）、第４図〜第６図
は各割り込み処理のフローチャートである。

本実施例で使用のマイコンは、μＣ０Ｍ７８１１で、こ
れはＡ／Ｄコンバータ付の１チツプ・８ビツト・マイク
ロコンピュータで、８ビットＣＰＵ、ＲＯＭ　　（４に
バイト）　　、ＲＡＭ　　（２５６バイト）　、Ａ／Ｄ
コンバータ（８アナログ入力）、多機能１６ビツト・タ
イマ／イベント・カウンタ（２コ）、８ビツト・タイマ
（２コ）、汎用シリアル・インターフェース、Ｉ１０ボ
ート（４０ビット）、割り込み機能（外部３、内部８）
などを１チツプに集積したものである。動作説明に入る
前に、本実施例で使用の機能について説明する。

（１）外部割り込み（Ｉ　Ｎ　Ｔ　２　）　−−−−−
−・−これはＩＮＴ２に入力されるゼロクロス信号の立
ち下がりエッヂ検出により割り込みが発生しく割り込み
が許可されている場合）、ゼロクロス割り込みルーチン
ヘジャンブし、割り込み処理を行う。

（２）タイマ機能−・−・・−２組の８ビツト・インタ
ーバル・タイマ（ＴＩＭＥＲＯ：ＴＩＭＥＲｌ）があり
、各タイマはそれぞれ８ビツトのアップカウンタ、８ビ
ツトのコンパレータ及び８ビツトのタイマ・レジスタ（
ＴＭＯ５ＴＭＩ）から構成されている。

動作はＴＭＯあるいはＴＭＩにインターバル時間をセッ
トし、タイマ・モード・レジスタ（ＴＭＭ）の指定によ
りアップカウンタを０からカウントアツプする。そして
、ＴＭＯあるいはＴＭＩの内容とアップカウンタの内容
が一致するとアップカウンタをリセットとするとともに
内部割り込みが発生し、割り込みが許可されていれば、
割り込みルニチンヘデャンプし、タイマ割り込み処理を
行う。

本実施例では商用電源の周波数判別及びランプ印加電圧
の位相タイマとして用いている。

商用電源の周波数判別では、ＴＭＯ／ＴＭＩに０．５Ｓ
ＥＣをセットしくＩＯＭＨ２のクリスタル使用）、ゼロ
クロスポイントを検出した時点でタイマをスタートする
。タイマのスタート時点から０．５ＳＥＣの間に於いて
ゼロクロスを検知する毎に周波数カウンタをインクリメ
ントする。そして０．５ＳＥＣ経過した後、タイマをス
トップし周波数カウンタをチェックする。該カウンタが
５５より大きかったら６０Ｈ２，５５以下であれば５０
Ｈ２とする。この場合タイマ割り込み、ゼロクロス割り
込みは禁止しておく、− 位相角タイマの場合はＴＩＭＥＲＲＯのアップカウンタ
の入力クロックを１．２μＳＥＣとし、ＴＭＯに３０を
セットする。ＴＩＭＥＲＩのアップカウンタの入力クロ
ックはＴＩＭＥＲＯのアップカウンタとＴＭＯの一致信
号、つまり３０Ｘ１゜２−３６μＳＥＣとする。ＴＭｌ
には位相角タイマ・データをセットする。そして、ゼロ
クロスポイントでＴＩＭＥＲＯ／１のアップカウンタを
Ｏからカウントアツプし、ＴＩＶＥＲＩのアップカウン
タとＴＭＩの内容が一致すると、タイマ割り込みが発生
し、タイマ割り込みルーチンヘジャンブし、タイマ割り
込み処理を行う、この場合ＴＩＭＥＲＯの割り込みは禁
止し、Ｔ　Ｉ　ＭＥＲ１の割り込みのみ許可しておく。

（３）アナログ／デジタル・コンバータ（Ａ／ＤＣ）機
能−・−８アナログ入力（ＡＮＯ〜ＡＮ７）の内、ＡＮ
Ｏにランプ電圧目標値設定用回路が接続されており、Ａ
ＮＯに入力されるレベル（０〜５Ｖ）によりランプ電圧
の目標値を決定する。ＡＮｌには商用電源電圧に相似な
電圧が入力される。

タイマ割り込み時点からＡ／Ｄ変換し、その結果は４個
のレジスタ（ＣＲＯｌＣＲＩ、ＣＲ２及びＣＲ３）にス
トアされる。但し、ＣＲＯ，ＣＲ１、ＣＲ２及びＣＤ３
にはそれぞれＡＮＯ，ＡＮｌ、ＡＮ２及びＡＮ３のＡ／
Ｄ変換データがストアされる。（ＡＮ２、ＡＮ３は未使
用）４個のレジスタにデータが揃うと、内部割り込みが
発生し、Ａ／Ｄ割り込みルーチンヘジャンブし、Ａ／Ｄ
割り込み処理を行う、Ａ／Ｄ変換は割り込みが受付られ
たか否かに関係なく、ＣＲＯから順次繰り返す。

（４）ボート機能・・−・・全ボートとも出力ラッチ付
入出力ボートで、各ボートの入出力の指定は各モード・
レジスタにて設定する。

さて、第３図に於いて、電源を投入すると、５ＴＥＰ−
１：イニシャライズ（初期設定）を行う。つまり、各ボ
ートをリセット、全ＲＡＭのり＋２７及び全割り込みを
禁止する。

５ＴＥＰ−２：次に商用電源の周波数を検知する。

周波数の検出方法については前述したので省略する。

５ＴＥＰ−３：ゼロクロス割り込み及びタイマ割り込み
を許可する。

５ＴＥＰ−４：次にランプ電圧の目標値（ＳＥＴＲＭＳ
）を設定する。つまり、ＡＮＯのＡ／Ｄ変換データ（Ａ
ＤＳＥＴ）を基に（ＳＥＴＲＭＳ）−１／４　（ＡＤＳ
ＥＴ）　＋７５から（Ｓ　Ｅ　Ｔ　ＲＭＳ）を設定する
。但し、１回目はＡ／Ｄ変換していないので（ＳＥＴＲ
ＭＳ）は７５となる。

５ＴＥＰ−５：ここではゼロクロスの到来をチェックし
、ゼロクロスを検出するまで待つ。ゼロクロスを検出す
ると５ＴＥＰ−６へすすむ。ゼロクロスの検出はゼロク
ロス割り込みにて、ゼロクロス・フラグのセット／リセ
ットで行う（ゼロクロス・フラグが“１”のときＣＹＣ
ＬＥＯ，“０゜のときＣＹＣＬＥｌとする）、ゼロクロ
ス・フラグはイニシャライズでリセットされている。

５ＴＥＰ６　：　ＣＹＣＬＥＩでＡ／Ｄ変換したランプ
電圧の瞬時データから実効値（ＲＭＳＩ）を求める。つ
まり、該瞬時データの２乗積算を行い、その結果をＡ／
Ｄ変換回数（ゼロクロス間のＡ／Ｄ変換回数）で割り平
均値を求める。そして、その平均値の平方根を計算し、
実効値（ＲＭＳＩ）で求める。

５ＴＥＰ−７：　５ＴＥＰ−６で求めた（ＲＭＳｌ）と
目標値（ＳＥＴＲＭＳ）の差（ＥＲＭＳｌ）−（ＳＴＥ
ＲＭＳ）−（ＲＭＳＩ）を求め、この（ＥＲＭＳ　１）
を前回のＣＹＣＬＥＩの位相角タイマ（ＰＨＡＮＧＬＩ
）から引き、その結果を新たに次のＣＹＣＬＥ　１の位
相角タイマする。

但し、ランプ・オン・スタート時は（ＥＲＭＳｌ）が０
または負になる迄、前回のＣＹＣＬＥＩの位相角タイマ
・データから下式で求めたデータ（Ｄ　Ｉ　Ｆ　Ｆ）を
引いた値を次のＣＹＣＩ、Ｅｌの位相角タイマ・データ
とする。

５０Ｈ２時：　（ＤＩＦＦ）−（（ＳＥＴ”−ｉＲＭＳ
）−７２）ｘ８／６３＋７　　　　　ｊ−（１）６０Ｈ
２時：　（ＤＩＦＦ）−［（ＳＥＴ　　ｉＲＭＳ）−７
２）Ｘ６／６３＋４　　・−・−−−−−−−−・］５
ＴＥＰ−８：ここでは５ＴＥＰ−５と同様にゼロクロス
の到来をチェックし、ゼロクロスを検出する（つまり、
ゼロクロス・フラグが１０１になる）と５ＴＥＰ−９へ
すすむ。

、５ＴＥｐ−９：　ＣＹＣＬＥＯでＡ／Ｄ変換したラン
プ電圧の瞬時データから実効値（ＲＭＳＯ）を求める。

５ＴＥＰ−６と同じ方法で求める。

５ＴＥＰ−１０：　５ＴＥＰ−９で求めた（ＲＭＳＯ）
と目標値（ＳＥＴＲＭＳ）の差（ＥＲＭＳＯ）−（ＳＥ
ＴＲＭＳ）−（ＲＭＳＯ）を求め、この（ＥＲＭＳＯ）
を前回のＣＹＣＬＥＯの位相角タイマ（ＰＨＡＮＧＬＯ
）から引き、その結果を新たに次のＣＹＣＬＥＯの位相
角タイマとする。

５ＴＥＰ−７と同様、ランプ・オン・スタート時は（Ｅ
ＲＭＳＯ）が０または負となる迄、前回のＣＹＣＬＥＩ
の位相角タイマ・データから（１）式で求めたデータ（
Ｄ　Ｉ　Ｆ　Ｆ）を引いた値を次のＣＹＣＬＥＯの位相
角タイマ・データとする。５ＴＥＰ−１０が終わると５
ＴＥＰ−４へ戻り、５ＴＥＰ−４〜５ＴＥＰ−１０の一
連の処理を繰り返す、５ＴＥＰ−４〜５ＴＥＰ−１０の
間でＳＴＥ　Ｐ　−ａ　〜Ｃ、Ｓ　Ｔ　Ｅ　Ｐ　−ａ　
’　〜ｃ　’の割り込みが発生し、各割り込み処理を行
う。各割り込み処理のフローを第４〜第６図に示す。

まず、５ＴＥＰ−５に於いて、ゼロクロス割り込みが発
生するとＳ　Ｔ　Ｅ　Ｐ　−ａヘジャンプし、第４図に
示す処理を行う。

５ＴＥＰ−ａｌ：先ずＡ／Ｄ変換割り込みを禁止する。

５ＴＥＰ−ａ２：そして、ランプ・ドライブ信号（トリ
ガー信号）をオフする。

５ＴＥＰ−ａ３：次にゼロクロス・クラブを反転する。

５ＴＥＰ−ａ４：ここではランプ・オンごモードかオフ
・モードかをチェックし、ランプ・オン・モードであれ
ば５ＴＥＰ−ａ５へ進み、ランプ・オフ・モードであれ
ば５ＴＥＰ−ａ８へジャンプする。

５ＴＥＰ−ａ５：ランプ・スタート時か否かのチェック
を行い、ランプ・スタート時であれば５ＴＥＰ−ａ６ヘ
ジヤンブし、ランプ・スタート時でなければ５ＴＥＰ−
ａ？へ進む。

５ＴＥＰ−ａ５：ランプ・スタート時の位相角タイマ・
データを（ＰＨＡＮＧＬＯ）及び（ＰＨＡＮＧＬ　１）
にストアし、該データをＴＭＩにセットする。５ＴＥＰ
−ａでは（Ｐｉ（ＡＮＧＬＯ）をセットする。

５ＴＥＰ−ａ７　：ＣＹＣＬＥＯかＣＹＣＬＥＩかをチ
ェックし、ＣＹＣＬＥＯなら（ＰＨＡＮＧＬＯ）　、Ｃ
ＹＣＬＥＩなら（ＰＨＡＮＧＬｌ）をＴＭｌにセットす
る。

５ＴＥＰ−ａ８：ランプ・オフ時の位相角タイマ・デー
タをＴＭＩにセットする。

５ＴＥＰ−ａ　９　：ＴＭＯ／１のアップカウンタを０
からスタートする。

以上のゼロクロス割り込み処理が終了すると、位相角タ
イマＴＭＩにセットした時間が経過した後、タイマ割り
込みが発生し、５ＴＥＰ−ｂヘジヤンブし、第５図に示
す処理を行う。

５ＴＥＰ−ｂ　１　：　ＴＭＯ／１のアップカウンタを
ストップする。

５ＴＥＰ−ｂ２　：ランプ・オン・モードであればラン
プ・ドライブ信号をオンする。

５ＴＥＰ−ｂ　３　：Ａ／Ｄ変換をスタートする。

５ＴＥＰ−ｂ　４　：Ａ／Ｄ変換割り込みを許可する。

次にＡ／Ｄ変換割り込みが発生し、Ｓ　Ｔ’　Ｅ　Ｐ　
−Ｃヘジャンプし、第６図に示す処理を行う。

５ＴＥＰ−Ｃ１：ＣＹＣＬＥＯかＣＹＣＬＥＩ、ｉ’Ｊ
’をチェックし、ＣＹＣＬＥＯ’であればＣＹＣＬＥＯ
用バッファ・レジスタに（ＣＲＩ）のデータをストアす
る。ＣＹＣＬＥＩであれば、ＣＹＣＬＥｌ用バッファ・
レジスタに（ＣＲＩ）のデータをストアする。

５ＴＥＰ−Ｃ２：　　（ＣＲＯ）のデータ、つまりラン
プ電圧の目標値設定用データを（ＡＤＳＥＴ）にストア
する。

このＡ／Ｄ変換割り込みはランプ点灯時点からゼロクロ
ス塩、約２３０μＳＥＣ毎に発生する。

従って（ＣＲＩ）のデータは電源電圧の内のランプに印
加される電圧の瞬時データになる。次ぎにゼロクロスが
到来すると、ゼロクロス割り込みが発生し、５ＴＥＰ−
ａ’ヘジャンブし、５ＴＥＰ−ａと同様に第４図に示す
処理を行う。以下同様に５ＴＥＰ−ｂ’　　（第５図）
、５ＴＥＰ−ｃ’（第６図）を実効する。

（効果）本発明は以上述べた通りのものであり、本発明に係る交
流電源安定化方式によれば、交流波形の上半波と下半波
をそれぞれ別個に位相制御するので、交流波形の上半波
と下半波が不平衡でも、安定した制御が出来、信鯨性が
向上する。

【図面の簡単な説明】

第１図は商用電源波形に於ける実効値を示すものであり
、（１）、（２）は従来例に係る図、（３）は本発明に
係る図、第２図は本発明の一実施例に係る回路構成図、
第３図は同、ゼネラルフローチャート、第４図、第５図
、第６図は各割り込み処理のフローチャートである。１＋−７，＋６’、’ｉ： □Ｓ′ｌ気１図第２図第３図

Claims

【特許請求の範囲】

負荷に印加される電圧を交流−直流変換し、該交流−直
流変換データから負荷に印加される電圧の実効値を算出
し、目標値と該検出実効値との差が零になるよう負荷に
印加される電圧の位相角を制御する交流安定化電源に於
いて、負荷に印加される電圧の上（正）半波と下（負）
半波の位相角をそれぞれ独立に制御し、且つ上半波で求
めた位相角は次のサイクルの上半波の位相角とし、下半
波で求めた位相角は次のサイクルの下半波の位相角とす
ることを特徴とする交流電源安定化方式。