JPS61262072A - 交流防荷電力制御装置 - Google Patents
交流防荷電力制御装置Info
- Publication number
- JPS61262072A JPS61262072A JP10046285A JP10046285A JPS61262072A JP S61262072 A JPS61262072 A JP S61262072A JP 10046285 A JP10046285 A JP 10046285A JP 10046285 A JP10046285 A JP 10046285A JP S61262072 A JPS61262072 A JP S61262072A
- Authority
- JP
- Japan
- Prior art keywords
- value
- load
- timer
- interrupt
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は複写機の露光ランプの制御装置等に最適な交流
負荷電力制御装置に関し、特にデジタル方式によるＡＣ
（交流）電力制御装置に係るものである。
負荷電力制御装置に関し、特にデジタル方式によるＡＣ
（交流）電力制御装置に係るものである。
従来のランプ電圧制御のソフトウェア処理は、第１図に
示す如く、交流の最初の半波でランプ電圧の瞬時値をサ
ンプリングし、次の半波で該瞬時値の２ ％−＄算値を
求め、最後の半波で平均・ルート演算して実効値を求め
、該実効値から比例演算して点孤角を決定していた（ソ
フトウェア処ｑＩχあるいは、最初の半波でランプ電圧
の瞬時値のサンプリング及び該瞬時値の２ｇ：・着算値
を求め、次の半波で平均ルート演算して実効値を求め、
該実効値から比例演算して点孤角を決定していた（ソフ
トウェア処理■）。
示す如く、交流の最初の半波でランプ電圧の瞬時値をサ
ンプリングし、次の半波で該瞬時値の２ ％−＄算値を
求め、最後の半波で平均・ルート演算して実効値を求め
、該実効値から比例演算して点孤角を決定していた（ソ
フトウェア処ｑＩχあるいは、最初の半波でランプ電圧
の瞬時値のサンプリング及び該瞬時値の２ｇ：・着算値
を求め、次の半波で平均ルート演算して実効値を求め、
該実効値から比例演算して点孤角を決定していた（ソフ
トウェア処理■）。
つまり、ソフトウェア処理が１巡するのに交流の１．５
波あるいは１波要していた。、そのため電源変動に対す
る応答が遅いという欠点があった。
波あるいは１波要していた。、そのため電源変動に対す
る応答が遅いという欠点があった。
本発明はこの様な従来例の欠膚を解消し、電源電圧の変
化等に対して、すばやく負荷の制御ｔを補正して、常時
負荷電力を一定に＃＃持することを目的とする。
化等に対して、すばやく負荷の制御ｔを補正して、常時
負荷電力を一定に＃＃持することを目的とする。
そのために本発明はＶ下の杼にソフト処理を行ない制御
サイクルを１．５波力Ｚ・いは１波からＯ５波に短縮し
たことを特徴とするものである。
サイクルを１．５波力Ｚ・いは１波からＯ５波に短縮し
たことを特徴とするものである。
すなわち、第１図のソフトウェア処理ｍに示す如く、ラ
ンプの点弧点からＡ／Ｄ変換（サンプリング）を開始し
、Ａ／Ｄ変換の割込み毎（２３０μ５ＩＣ）に該サンプ
リング・データの２乗・積算値（２００μｓａｃ 以内
）を求める。これを次のゼロクロス点まで統ける。そし
て、ゼロクロス点でゼロクロス割込みが発生し、該割込
みにて平均・ルート演算して実効値を求め、該実効値か
ら比例演算して点孤角を決定する（５００μＳＥＣ以内
）。
ンプの点弧点からＡ／Ｄ変換（サンプリング）を開始し
、Ａ／Ｄ変換の割込み毎（２３０μ５ＩＣ）に該サンプ
リング・データの２乗・積算値（２００μｓａｃ 以内
）を求める。これを次のゼロクロス点まで統ける。そし
て、ゼロクロス点でゼロクロス割込みが発生し、該割込
みにて平均・ルート演算して実効値を求め、該実効値か
ら比例演算して点孤角を決定する（５００μＳＥＣ以内
）。
以下本発明の一実施例を図面に基づき説明する。
第２図に本発明の１実施例の回路構成を示す。
第２図において、１は商用電源電圧、２は商用電源電圧
１を絶縁・降圧するトランス、３は全波整流回路、４は
ゼロクロス信号発生回路、５は負荷電圧の実効値を求め
、位相角（点孤角）タイマを決定するマイクロコンピュ
ータ（′ＭＰＵ）、６はトライアック７をＯＮ１０ Ｆ
Ｆするためのトリガー回路、８は負荷（露光ランプ）
、９は負荷電圧目標値設定用回路である。
１を絶縁・降圧するトランス、３は全波整流回路、４は
ゼロクロス信号発生回路、５は負荷電圧の実効値を求め
、位相角（点孤角）タイマを決定するマイクロコンピュ
ータ（′ＭＰＵ）、６はトライアック７をＯＮ１０ Ｆ
Ｆするためのトリガー回路、８は負荷（露光ランプ）
、９は負荷電圧目標値設定用回路である。
次に、ソフトウェアの動作について説明する。
卯、３図ａ図はメイン、第３ｂ図〜第３ｅ図迄は各側込
み処理のフローチャートである。
み処理のフローチャートである。
本実施例で使用のマイコン（Ｍ Ｐ Ｕ ）は、μＣ０
Ｍ７８１１Ｇ（ＮＥＣ製）で、これはＡ／Ｄ コンバ
ータ付ｅの１チツプ・８ビツト・マイクロコンピュータ
で、８ビットＣＰＵ、ＲＯＭ（４にバイト）、ＲＡＭ（
２５６バイト）、Ａ／Ｄコンバータ（８アナログ入力）
、多機能１６ビツト タイマ／イベント・カウンタ、８
ビツト・タイマ、汎１目シリアル、インターフェース、
Ｉ１０ポート（４０ビツト）、割込み機能（外部３．内
部８）などを１チツプに集積したものである。
Ｍ７８１１Ｇ（ＮＥＣ製）で、これはＡ／Ｄ コンバ
ータ付ｅの１チツプ・８ビツト・マイクロコンピュータ
で、８ビットＣＰＵ、ＲＯＭ（４にバイト）、ＲＡＭ（
２５６バイト）、Ａ／Ｄコンバータ（８アナログ入力）
、多機能１６ビツト タイマ／イベント・カウンタ、８
ビツト・タイマ、汎１目シリアル、インターフェース、
Ｉ１０ポート（４０ビツト）、割込み機能（外部３．内
部８）などを１チツプに集積したものである。
動作説明に入る前に、本実施例で使甲の機能について説
明する。
明する。
（１）外部割込み（ＩＮＴＩ）・・・・・・これはｌＮ
Ｔｌに入力されるゼロクロス信号の立下りエッヂ検出に
より割込みが発生し、割込みが許可されていれば割込み
ルーチンヘジャンプし、ゼロクロス割込み処理を行なう
。
Ｔｌに入力されるゼロクロス信号の立下りエッヂ検出に
より割込みが発生し、割込みが許可されていれば割込み
ルーチンヘジャンプし、ゼロクロス割込み処理を行なう
。
（りタイマ機能・・・・・・２組の８ビツト・インター
バル・タイマ（ＴＩＭＥＲＯ，ＴＩＭＥＲＩ ）があり
、各タイマはそれぞれ８ビツトのアップカウンタ、８ビ
ツトのコンパレータ、及び８ビツトのタイマ・レジスタ
（ＴＭＯ，ＴＭＩ）から構成されている。
バル・タイマ（ＴＩＭＥＲＯ，ＴＩＭＥＲＩ ）があり
、各タイマはそれぞれ８ビツトのアップカウンタ、８ビ
ツトのコンパレータ、及び８ビツトのタイマ・レジスタ
（ＴＭＯ，ＴＭＩ）から構成されている。
動作はＴＭＯあるいは’ｒＭ１にインターバル時間を設
定し、タイマ・モード・レジスタ（ＴＭＭ ）の指定に
よりアップカウンタをＯからカウントアツプする。そし
て、ＴＭＯあるいはＴＭＩの内容とアップカウンタの内
容が一致するとアップカウンタをリセットするとともに
内部割込みが発生する。この時、タイマ割込みフラグが
セットされる。
定し、タイマ・モード・レジスタ（ＴＭＭ ）の指定に
よりアップカウンタをＯからカウントアツプする。そし
て、ＴＭＯあるいはＴＭＩの内容とアップカウンタの内
容が一致するとアップカウンタをリセットするとともに
内部割込みが発生する。この時、タイマ割込みフラグが
セットされる。
割込みを受は付けるかフラグをチェックすることにより
、割込みフラグはリセットされる。
、割込みフラグはリセットされる。
本実施例では、商用電源の周波数判別及び負荷印加電圧
の位相角タイマに使用している。
の位相角タイマに使用している。
商用電源の周波数判別では、ＴＭＯ／ＴＭＩに０．５Ｓ
ａＣをセットし、ゼロクロスポイントを検出した時点で
タイマをスタートする。タイマのスタート時点から０．
５８ＥＣの間において、ゼロクロスを検出する度に周波
数カウンタをインクリメントする。
ａＣをセットし、ゼロクロスポイントを検出した時点で
タイマをスタートする。タイマのスタート時点から０．
５８ＥＣの間において、ゼロクロスを検出する度に周波
数カウンタをインクリメントする。
そして、０．５ｓｚｃ経過した後、タイマをストップし
、周波数カウンタをチェックし、該カウンタが５５より
大きかったら６０Ｈｚ、５５以下であれば５０Ｈｚと判
断する。この場合タイマ割込みは禁止している。
、周波数カウンタをチェックし、該カウンタが５５より
大きかったら６０Ｈｚ、５５以下であれば５０Ｈｚと判
断する。この場合タイマ割込みは禁止している。
位相角タイマの場合は、ＴＩＭＥＲＯのアップカウンタ
の入力クロックを１２μＳＥＣとし、ＴＭＯに３０をセ
ットする。ＴＩＭＥＲＩのアップカウンタの入力クロッ
クはＴＩＭＥＲＯのアップカウンタとＴＭＯの一致信号
、つまり３０Ｘ１．２−３６１・ｓｒＣとする。また、
ＴＭＩＫは位相角タイマ・データをセットする。そして
、ゼロクロスポイントでＴＩＭＥＲＯ／１のアップカウ
ンタをＯからカウントアツプし、ＴＩＭＥＲＩのアップ
カウンタとＴＭＩの内容が一致すると、タイマ割込みフ
ラグがセットされ、タイマ割込みルーチンヘジャンプし
、タイマ割込み処理を行なう。この場合ＴＩＭＥＲＯの
割込みは禁止しておく。
の入力クロックを１２μＳＥＣとし、ＴＭＯに３０をセ
ットする。ＴＩＭＥＲＩのアップカウンタの入力クロッ
クはＴＩＭＥＲＯのアップカウンタとＴＭＯの一致信号
、つまり３０Ｘ１．２−３６１・ｓｒＣとする。また、
ＴＭＩＫは位相角タイマ・データをセットする。そして
、ゼロクロスポイントでＴＩＭＥＲＯ／１のアップカウ
ンタをＯからカウントアツプし、ＴＩＭＥＲＩのアップ
カウンタとＴＭＩの内容が一致すると、タイマ割込みフ
ラグがセットされ、タイマ割込みルーチンヘジャンプし
、タイマ割込み処理を行なう。この場合ＴＩＭＥＲＯの
割込みは禁止しておく。
（３）了ナロ、ゲ、／デジタル・＝Ｉンバータ（Ａ ／
Ｄ Ｃ）機能・・・・・８アナログ入力（ＡＮＯ−Ａ
Ｎ７）の内、ＡＮＯＫ商用璽、源電圧に相似な電圧を入
力する。
Ｄ Ｃ）機能・・・・・８アナログ入力（ＡＮＯ−Ａ
Ｎ７）の内、ＡＮＯＫ商用璽、源電圧に相似な電圧を入
力する。
ＡＮＯの入力波形を点弧点からＡ／Ｄ変換し、その結果
は４個のレジスタＣＲＯ−ＣＲＩ−ＣＲ２−ＣＲ３に１
１ｍ次ストアされ、４個のレジスタに変換値がそろうと
、内部割込みが発生するとともにＡ／Ｄ割込みフラグが
セットされる。Ａ／Ｄ変換は割込みが受は付けられたか
否かに関係なく、ＣＲＯから順次繰り返す。同様にＡＮ
Ｉにはランプ電圧目標値設定用回路が接続されており、
ＡＮＩＫ入力されるレベルによりランプ電圧の目標値を
設定する。ここで、ＡＮＯとＡＮＩの切り換えは、Ａ／
Ｄチャネル・モード・レジスタ（ＡＮＭ）で指定する。
は４個のレジスタＣＲＯ−ＣＲＩ−ＣＲ２−ＣＲ３に１
１ｍ次ストアされ、４個のレジスタに変換値がそろうと
、内部割込みが発生するとともにＡ／Ｄ割込みフラグが
セットされる。Ａ／Ｄ変換は割込みが受は付けられたか
否かに関係なく、ＣＲＯから順次繰り返す。同様にＡＮ
Ｉにはランプ電圧目標値設定用回路が接続されており、
ＡＮＩＫ入力されるレベルによりランプ電圧の目標値を
設定する。ここで、ＡＮＯとＡＮＩの切り換えは、Ａ／
Ｄチャネル・モード・レジスタ（ＡＮＭ）で指定する。
ランプ電圧目積値設定（ＡＮｌ）のＡ／Ｄ変換は、ラン
プオフ時にゼロクロス間（交流の半波）で１回のみ行な
い、その変換値（ＣＲＯ〜ＣＲ３の４個）の平均値を目
標値とする。なお、Ａ／Ｄ変換のスタートもＡＮＭで指
定する。割込みが受は付けられるとＡ、 ／ Ｄ割込み
フラグはリセットされる。
プオフ時にゼロクロス間（交流の半波）で１回のみ行な
い、その変換値（ＣＲＯ〜ＣＲ３の４個）の平均値を目
標値とする。なお、Ａ／Ｄ変換のスタートもＡＮＭで指
定する。割込みが受は付けられるとＡ、 ／ Ｄ割込み
フラグはリセットされる。
（４）タイマ／イベント・カウンタ機畦・・・・・・タ
イマ／イベント・カウンタ・モード・レジスタ（ＥＴＭ
Ｍ）゛てて、タイマ／イベント・カウンタの動作を指定
する。
イマ／イベント・カウンタ・モード・レジスタ（ＥＴＭ
Ｍ）゛てて、タイマ／イベント・カウンタの動作を指定
する。
本実施例では、５７７ＬＩＩＥＣのインターバル・タイ
マとして使用している。
マとして使用している。
（ｓ）ポート機部・・・・・・全ボートとも、出力ラッ
チ付き人出力ボートで、各ボートの入出力の指定は各モ
ード・レジスタにて設定する。
チ付き人出力ボートで、各ボートの入出力の指定は各モ
ード・レジスタにて設定する。
さて、第３ａ図において、電源を投入すると、５ＴＥＰ
−１：初期設定を行なう。先ず、令ボートをリセットし
、全てのＲＡＭをクリアする。
−１：初期設定を行なう。先ず、令ボートをリセットし
、全てのＲＡＭをクリアする。
５ＴＥＰ−２：次に電源の周波数を検出する。タイマに
Ｑ、５ｓ＝ｃ をセットし、周波数カウンタをリセット
し、ゼロクロスを検出した後、タイマをスタートする。
Ｑ、５ｓ＝ｃ をセットし、周波数カウンタをリセット
し、ゼロクロスを検出した後、タイマをスタートする。
Ｑ、５ｓＰＨｃ 間にゼロクロスを検出する度に周波数
カウータをインクリメントする。０．５１１ＥＣＰ鍋の
後、タイマをストップし、周波数カウンタが５５より大
きい場合は周波数フラグをセット（６０７−ＴＺ）する
。
カウータをインクリメントする。０．５１１ＥＣＰ鍋の
後、タイマをストップし、周波数カウンタが５５より大
きい場合は周波数フラグをセット（６０７−ＴＺ）する
。
５ＴＥＰ−３：ゼロクロス及びタイマ割込みを許可する
。
。
５ＴＥＰ−４：ゼロクロス欠落のチェックを行ない、ゼ
ロクロスが欠落の場合は５ＴＥＦ’−５へ進む。ゼロク
ロスが正常の場合は、５ＴＥＰ−４を繰り返す。ここで
、ゼロクロス欠洛のチェックはゼロクロス欠落フラグ（
後述）にて行なうっ５ＴＥＰ−５：ランプ・ドライブ信
号をオフに１゜て、５ＴＥＰ４へ戻る。
ロクロスが欠落の場合は５ＴＥＦ’−５へ進む。ゼロク
ロスが正常の場合は、５ＴＥＰ−４を繰り返す。ここで
、ゼロクロス欠洛のチェックはゼロクロス欠落フラグ（
後述）にて行なうっ５ＴＥＰ−５：ランプ・ドライブ信
号をオフに１゜て、５ＴＥＰ４へ戻る。
この５ＴＥＰ−４〜Ｓ Ｔ Ｅ １） −５間で第３ｂ
〜グ３ｅ図に示す各側込みが発生し、ランプ電圧の匍（
御を行なう。従って、ランプ電圧の制御は正常の場合、
つまり、ゼロクロスが正常の場合、全て割込み処理にて
行なう。
〜グ３ｅ図に示す各側込みが発生し、ランプ電圧の匍（
御を行なう。従って、ランプ電圧の制御は正常の場合、
つまり、ゼロクロスが正常の場合、全て割込み処理にて
行なう。
Ｓ Ｔ Ｅ ］）−４〜Ｓ Ｔ Ｅ Ｔ） −５の実行
中に於て、先ず、第３ｂ図に示すゼロクロス割込みが発
生する。
中に於て、先ず、第３ｂ図に示すゼロクロス割込みが発
生する。
第３ｂ図において、
５ＴＥＰａ−１：Ａ／Ｄ割込みを禁止する。
５ＴＥＰａ−２：ランプ・ドライブ信号をオフする。
５ＴＥＰａ−３：露光ランプのオン／オフをチェックし
、露光ランプ・オフなら５ＴＥＰａ−４ヘジヤンブする
。露光ランプ・オンなら５ＴＥＰａ−５へ進む。
、露光ランプ・オフなら５ＴＥＰａ−４ヘジヤンブする
。露光ランプ・オンなら５ＴＥＰａ−５へ進む。
５ＴＥＰａ−４：位相角タイマにランプ・オフ時のタイ
ｆｆ−データ１１１ （４ｍｓｇｃ ）をセットし、５
ＴＥＰａ−１０ヘジヤンブする。
ｆｆ−データ１１１ （４ｍｓｇｃ ）をセットし、５
ＴＥＰａ−１０ヘジヤンブする。
５ＴＥＰａ−ｓ：ｌＩ光ランプ・オン・スタート時か否
かのチェックを行ない。露光ランプ・オン・スタート時
なら５ＴＥＰａ−６ヘジヤンプし、そうでなければ５Ｔ
ＥＰａ−７へ進む。
かのチェックを行ない。露光ランプ・オン・スタート時
なら５ＴＥＰａ−６ヘジヤンプし、そうでなければ５Ｔ
ＥＰａ−７へ進む。
５ＴＥＰａ−６：位相角タイマに露光ランプ・オン・ス
タート時のタイマ・データをセットし、５ＴＥＰａ−１
０ヘジヤンプする。以記タイマ・データは５０Ｈ２（７
）場合２５５，６０Ｈｚ（１１）場合２０８である。
タート時のタイマ・データをセットし、５ＴＥＰａ−１
０ヘジヤンプする。以記タイマ・データは５０Ｈ２（７
）場合２５５，６０Ｈｚ（１１）場合２０８である。
５ＴＥＰａ−７：Ａ／Ｄ割込みルーチンで求めたランプ
電圧の瞬時値の２乗・積算値（ＳＵＭＳＱＲ）から、平
均値（ＡＶＥＳＱＲ）を求める。
電圧の瞬時値の２乗・積算値（ＳＵＭＳＱＲ）から、平
均値（ＡＶＥＳＱＲ）を求める。
ここで、ＳＭＰＴＩＭはゼロクロス間のＡ／Ｄ変換回数
で、５０Ｈ２の場合４３，６０Ｈｚの場合３６である。
で、５０Ｈ２の場合４３，６０Ｈｚの場合３６である。
次に、（１）式の平方根、つまりランプ電圧の実効値（
ＲＭＳ）を求める。
ＲＭＳ）を求める。
（ＲＭＳ ” ” Ｊ ｒＡＶＥＲＭｓ ）
（ｚ）ＳＴＥＰａ−８： ５ＴＥＰａ−７
で求めた実効値（ＲＭＳ）と目標値（ＳＥＴＲＭＳ）の
差（ＥＲＭＳ）＝（ＳＥＴＲＭＳ）−（ＲＭＳ）を求め
この（ＥＲＭＳ）を前回の位相角タイマ・データから引
き、その結果を次の位相角タイマ・データとする。伊し
、ランプ・オン・スタート時は（ＥＲＭＳ）が負の場合
は、（ＥＲＭＳ）がＯヌは正になる迄、前回の位相角タ
イマ・データから下式で求めたデータ（ＤＩＦＦ）を引
いた値を次の位相角タイマ・データとする。
（ｚ）ＳＴＥＰａ−８： ５ＴＥＰａ−７
で求めた実効値（ＲＭＳ）と目標値（ＳＥＴＲＭＳ）の
差（ＥＲＭＳ）＝（ＳＥＴＲＭＳ）−（ＲＭＳ）を求め
この（ＥＲＭＳ）を前回の位相角タイマ・データから引
き、その結果を次の位相角タイマ・データとする。伊し
、ランプ・オン・スタート時は（ＥＲＭＳ）が負の場合
は、（ＥＲＭＳ）がＯヌは正になる迄、前回の位相角タ
イマ・データから下式で求めたデータ（ＤＩＦＦ）を引
いた値を次の位相角タイマ・データとする。
５０Ｈｚ時 （ＤＩＦＦ）＝（（ｓＥＴＲＭｓ）−７２
）ｘ５＋７０１６０Ｈｚ時 （ＤＩＦＦ）＝（（ＳＥＴ
ＲＭＳ）７２）ｘ ’＋４（４）ＳＴＥＰａ−９： ５
ＴＥＰａ−８で求めた位相角タイマ・データをＴＭＩに
セットする。
）ｘ５＋７０１６０Ｈｚ時 （ＤＩＦＦ）＝（（ＳＥＴ
ＲＭＳ）７２）ｘ ’＋４（４）ＳＴＥＰａ−９： ５
ＴＥＰａ−８で求めた位相角タイマ・データをＴＭＩに
セットする。
５ＴＥＰａ−１０：位相角タイマをスタートする。
５ＴＥＰａ−１１：ゼロクロス欠落フラグをリセットす
る。
る。
Ｓ Ｔ Ｅ Ｐ ａ １２ ： ５ｍ５ｒ：ｃカウン
タをり一１＝ツトする。
タをり一１＝ツトする。
以上のゼロクロス割込み処理が終了した後、位相角タイ
マＴ Ｍ １にセットした時間経過すると、タイマ割込
みが発生し、第３Ｃ図に示す位相角タイマ割込み処理を
行なう、 ５ＴＥＰｂ−１：位相角タイマをストップする。
マＴ Ｍ １にセットした時間経過すると、タイマ割込
みが発生し、第３Ｃ図に示す位相角タイマ割込み処理を
行なう、 ５ＴＥＰｂ−１：位相角タイマをストップする。
５ＴＥＰｂ−２：ｊｌ光ランプのオン／オフをチェック
し、露光ランプ・オフなら５ＴＥＰｂ−３ヘジヤンプし
、露光ランプ・オンなら５ＴＥＰｂ−４へ進む。
し、露光ランプ・オフなら５ＴＥＰｂ−３ヘジヤンプし
、露光ランプ・オンなら５ＴＥＰｂ−４へ進む。
５ＴＥＰｂ−３：ＡＮｌに入力される露光ランプ電圧の
目標値設定データのＡ／Ｄ変換をスタートし、５ＴＥＰ
ｂ−６ヘジヤンプする。
目標値設定データのＡ／Ｄ変換をスタートし、５ＴＥＰ
ｂ−６ヘジヤンプする。
５ＴＥＰｂ−４：ランプ・ドライブ信月をオンし、露光
ランプを点灯する。
ランプを点灯する。
５ＴＥＰｂ−５：ＡＮＯに入力される電源電圧と相（Ｉ
ｌｌな電圧のＡ／Ｄ変換をスタートする。つまり。
ｌｌな電圧のＡ／Ｄ変換をスタートする。つまり。
上記電圧の白露光ランプ点灯時点から次のゼロクロスま
での電圧は露光ランプに印加される電圧と相φな電圧で
ある。
での電圧は露光ランプに印加される電圧と相φな電圧で
ある。
５ＴＥＰｂ−６：Ａ／Ｄ変換割込みを許可する。
次に、Ａ／Ｄ変換割込みが発生し、卯３ｄ図に示す割込
み処理を行なう。
み処理を行なう。
５ＴＥＰｃ−１：ランプ電圧目標値のＡ／Ｄ変換かラン
プ電圧のＡ／Ｄ変換かをチェックし、ランプ電圧目標値
のｋｌＤ賢換なら５ＴＥＰｃ−２へジャンプし、ランプ
電圧のＡ／Ｄ変換ならＳ ＴＥＰｃ−４へ進む。
プ電圧のＡ／Ｄ変換かをチェックし、ランプ電圧目標値
のｋｌＤ賢換なら５ＴＥＰｃ−２へジャンプし、ランプ
電圧のＡ／Ｄ変換ならＳ ＴＥＰｃ−４へ進む。
５ＴＥＰｃ−２：ランプ電圧目標値設定用データＣＲＯ
〜ＣＲ，４の平均値（ＳΔＪＰＳＥＴ）から目標値（Ｓ
ＥＴＲＭＳ）を設定する。
〜ＣＲ，４の平均値（ＳΔＪＰＳＥＴ）から目標値（Ｓ
ＥＴＲＭＳ）を設定する。
（Ｓ ＥＴｎＭＳ ）＝ （ＳＭＰＨＭＳ ’） ＞て
−！−４−７２（１５ＴＥＰｃ−３：Ａ／Ｄ変換割込み
を禁止する。。
−！−４−７２（１５ＴＥＰｃ−３：Ａ／Ｄ変換割込み
を禁止する。。
５ＴＥＰｃ−４：ランプ電圧の瞬時データの２乗を計算
する。
する。
５ＴＥＰｃ−５： ５ＴＥＰｃ−４で求めた２乗データ
の積算を行なう。
の積算を行なう。
上述した割込み処理、つまりゼロクロス割込み処理、位
相角タイマ割込み処理、Ａ／Ｄ変換割込み処理の一連の
繰り返しで、露光ランプ電圧の制御を行なう。
相角タイマ割込み処理、Ａ／Ｄ変換割込み処理の一連の
繰り返しで、露光ランプ電圧の制御を行なう。
第３ｅ図は上記割込みとは別に５ｍ５ＥＣ毎に処理され
る割込みルーチンである。
る割込みルーチンである。
Ｓ Ｔ Ｅ Ｐ ｄ −１： ５ｍ５ｒ、ｃカウンタが
４０より小さければ５ＴＥＰｄ−２ヘジヤンプする。５
ｍ５Ｆｒカウ／りが４０以上であれば５ＴＥＰｄ−３へ
進む。
４０より小さければ５ＴＥＰｄ−２ヘジヤンプする。５
ｍ５Ｆｒカウ／りが４０以上であれば５ＴＥＰｄ−３へ
進む。
Ｓ Ｔ Ｅ Ｐ ｄ −２： ５ｎｓｙｃカウンタヲイ
ンクリメントする。
ンクリメントする。
５ＴＥＰｄ−３：ゼロクロス欠落フラグをセットする。
Ｓ Ｔ Ｅ Ｐ ｄ −４： ５７７１８ＥＣカウンタ
をリセットする。
をリセットする。
つまり、２００ｍ５ｐ＝ｃ以上ゼロクロスが欠落した場
合、ゼロクロス欠落フラグをセットする。
合、ゼロクロス欠落フラグをセットする。
本発明は以上述べた逆りのものであり、本発明に係る交
流会荷電力制御Ｐ［によれば負荷重力を一定に保持する
ための一連の動作を１回行なうのに要する時間を短縮で
きるため、電源の急激な変動、ある℃・は角荷の急激な
変動等の外乱に対して、すばやく補りすることができる
。
流会荷電力制御Ｐ［によれば負荷重力を一定に保持する
ための一連の動作を１回行なうのに要する時間を短縮で
きるため、電源の急激な変動、ある℃・は角荷の急激な
変動等の外乱に対して、すばやく補りすることができる
。
第１図は従来例及び本発明に係るランプ電圧の制御サイ
クルを示す図、第２図は本発明の一実施例に係る制御回
路図、第３ａ図乃至第３ｅ図は同、ソフトウェアの動作
を示すフローチャートであり、第３ａ図はメインフロー
チャート、第３ｂ図乃至第３ｅ図は各割込処理のフロー
チャートである。 第１図 泡２図 第３ｂ図 毘３ｃ図 箆３ｄ図 第３ｅ図
クルを示す図、第２図は本発明の一実施例に係る制御回
路図、第３ａ図乃至第３ｅ図は同、ソフトウェアの動作
を示すフローチャートであり、第３ａ図はメインフロー
チャート、第３ｂ図乃至第３ｅ図は各割込処理のフロー
チャートである。 第１図 泡２図 第３ｂ図 毘３ｃ図 箆３ｄ図 第３ｅ図
Claims (1)
- 負荷の印加電圧をアナログ−デジタル変換し、該デジタ
ル値から負荷の印加電圧の実効値を算出し、目標値と該
検出実効値との差から点孤角を決定する位相制御方式の
負荷電力制御装置において、交流波形の半波内でアナロ
グ−デジタル変換、実効値演算及び点孤角の導出を終了
するようにしたことを特徴とする交流負荷電力制御装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10046285A JPS61262072A (ja) | 1985-05-14 | 1985-05-14 | 交流防荷電力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10046285A JPS61262072A (ja) | 1985-05-14 | 1985-05-14 | 交流防荷電力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61262072A true JPS61262072A (ja) | 1986-11-20 |
Family
ID=14274572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10046285A Pending JPS61262072A (ja) | 1985-05-14 | 1985-05-14 | 交流防荷電力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61262072A (ja) |
-
1985
- 1985-05-14 JP JP10046285A patent/JPS61262072A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS57196898A (en) | Automatic voltage regulator for ac generator | |
| JPS61262072A (ja) | 交流防荷電力制御装置 | |
| JPH11271366A (ja) | 電圧低下検出装置 | |
| JPS615323A (ja) | 交流負荷電力制御装置 | |
| JPS6214215A (ja) | ランプ制御方式 | |
| JPS6240057A (ja) | 位相制御装置 | |
| JPS61294523A (ja) | 交流電源安定化方式 | |
| JPS6282413A (ja) | 交流電源位相制御装置 | |
| JPS5858893A (ja) | チヨツパ制御装置 | |
| JPH0282168A (ja) | 交流電圧の電圧低下検出装置 | |
| JPS6059969A (ja) | 電磁フィ−ダ駆動制御装置 | |
| JPH02249014A (ja) | 定電圧装置 | |
| JPH0393458A (ja) | 点弧制御装置 | |
| JPS62213569A (ja) | 位相制御装置 | |
| JPS6275724A (ja) | 定電圧装置 | |
| JPH0844440A (ja) | 出力電圧安定化装置 | |
| JPH0431772A (ja) | 停電検出回路 | |
| JPS6067864A (ja) | 交流電圧検出回路 | |
| JPS54153234A (en) | Inverter device | |
| RU28297U1 (ru) | Устройство для управления инвертором тока | |
| JPH0486570A (ja) | 交流信号のピーク点の検出方法 | |
| JPS58170391A (ja) | インバ−タ制御装置 | |
| Upadhya et al. | A new microprocessor interfacing hardware for SCR triggering | |
| JPH0340588B2 (ja) | ||
| JPH02310628A (ja) | マイクロコンピュータの割込回路 |