JPS6240057A - 位相制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は交流負荷を一定電力で制御する位相制御装置に
関する。

（従来技術） 位相制御装置は、交流電源電圧の内、負荷に印加される
電圧分をＡ／Ｄ変換データを基に負荷に印加される電圧
の実行値を算出し、目標値と該検出実行値との差が零に
なるように負荷に印加される電圧の位相角を制御するも
のである。

ところで、商用電源は一般的には上半波と下半波は対称
であるが、通常商用電源には複数の負荷が接続されてお
り、前述の通り、これをＡ／Ｄ変換する訳であるが、上
半波と下半波は非対称の場合が多い。

ところが、従来のランプ等の位相制御装置は例えば、上
半波の位相角α１の負荷電圧から求めた位相角α２を次
の下半波の位相角とし、下半波の位相角α２の負荷電圧
から求めた位相角α、を次の上半波の位相角としていた
。従って、上、下半波が非対称の場合、いつまでも位相
角が一定とならず、ハンチング現象（行き過ぎ、戻り過
ぎ）が起き、負荷電圧が変動するという欠点があった。

（目的） 本発明は以上の従来例の欠点を解消し、精度の高い安定
した位相制御装置を提供することを目的とする。

（構成） そのために、本発明は交流電源の上半波（あるいは下半
波）を検出し、常に上半波（あるいは下半波）の電圧を
Ａ／Ｄ変換することにより、負荷電圧を一定制御するこ
とを特徴とするものである。

以下、本発明を図面に基づき説明する。

第１図に本発明の一実施例の回路構成を示す。

第１図において、１は商用電源、２は商用電源電圧を絶
縁・高圧するトランス、３は全波整流回路、４は半波整
流波形（正半形）を減衰する回路、５はゼロクロス信号
発生回路、６は全波整流波形のピーク値を調整する回路
（電源電圧１１５■時に５■になるよう調整する）、７
は負荷１０の印加電圧の実行値を求め、位相角タイマを
設定するマイクロコンピュータＭＰＵ　（以下、マイコ
ンと呼ぶ）、８はトライアック９を０Ｎ１０ＦＦするた
めのトリガー回路、１１は負荷ＩＯに印加する電圧の目
標値を設定する回路である。

第２図にマイコンマに入力される信号（ＡＮＯｌＡＮＩ
、ＩＮＴＩ）及びマイコン７から出される信号（Ｔ　Ｒ
Ｇ）の波形を示す。この波形の詳細については以下のソ
フトウェア−の動作説明で詳述するが、要するに上半波
のみ検出し、これを位相制御している。

次にソフトウェアの動作について説明する。

第３図はメインフロー、第４図〜第６図は各割り込みの
フローである。

本実施例で使用のマイコンは、μＣ０Ｍ７８１１Ｇで、
これはＡ／Ｄコンパ＝り付の１チツプ・８ビツト・マイ
クロコンピュータで、８ビットＣＰＵ、ＲＯＭ　（４に
ビット）、ＲＡＭ（２５６バイト）　、Ａ／Ｄコンバー
タ（８アナログ入力）、多機能１６ビツト・タイマ／イ
ベント・カウンタ（２コ）、８ビツト・タイマ（２コ）
、汎用シリアル・インターフェース、Ｉ１０ボート（４
０ビツト）、割り込み機能（外部３、内部８）等を１チ
ツプに集積したものである。

動作説明に入る前に、本実施例で使用の機能について説
明する。

（１）外部割り込み（ＩＮＴＩ）・−・−にれはｌＮＴ
ｌに入力されるゼロクロス信号の立ち上がりエツジ検出
により割り込みが発生しく割り込みが許可されている場
合）、ゼロクロス割り込みルーチンヘジャンブし、割り
込み処理を行う。

（２）タイマ機能・・−−−−−−・２Ｍの８ビツト・
インターバル・タイマ（Ｔ　Ｉ　ＭＥＲＯ，、Ｔ　Ｉ　
ＭＥＲ１）があり、各タイマはそれぞれ８ビツトのアッ
プカウンタ、８ビツトのコンパレータ及び８ビツトのタ
イマ・レジスタ（ＴＭＯＳＴＭＩ）から構成されている
。動作はＴＭＯあるいはＴＭＩにインターバル時間をセ
ットし、タイマ・モード・レジスタ（ＴＭＭ）の指定に
よりアップカウンタを０からカウントアツプする。そし
て、ＴＭＯあるいはＴＭｌの内容とアップカウンタの内
容が一致すると、アップカウンタをリセットとすると共
に内部割り込みが発生し、割り込みが許可されていれば
、割り込みルーチンヘジャンプし、タイマ割り込み処理
を行う。

本実施例では商用電源の周波数判別及びランプ印加電圧
の位相角タイマとして用いている。

商用電源の周波数判別では、ＴＭＯ／ＴＭＩに０．５Ｓ
ＥＣをセットしくＩＯＭＨ２のクリスタル使用）、ゼロ
クロスポイントを検出した時点でタイマをスタートする
。タイマのスタート時点から０．５ＳＥＣの間において
ゼロクロスを検知する毎に周波数カウンタをインクリメ
ントする。そして０．５ＳＥＣ経過した後、タイマをス
トップし周波数カウンタをチェックする。該カウンタが
５５より大きかったら６０Ｈｚ、５５以下であれば５０
Ｈｚとする。この場合タイマ割り込み、ゼロクロス割り
込みは禁止しておく。

位相角タイマの場合はＴＩＭＥＲＯのアップカウンタの
入口クロツタを１．２μＳＥＣとし、ＴＭＯに３０をセ
ットする。ＴＩＭＥＲＩのアップカウンタの大口クロツ
タはＴＩＭＥＲＯのアップカウンタとＴＭＯの一致信号
、つまり３０Ｘ１゜２＝３６μＳＥＣとする。ＴＭＩに
は位相角タイマ・データをセットする。

そして、ゼロクロスポイントでＴＴＭＥＲＯ／ｌのアッ
プカウンタを０からカウントアツプし、ＴＩＭＥＲＩの
アップカウンタとＴＭＩの内容が一致すると、タイマ割
り込みが発生し、タイマ割り込みルーチンヘジャンプし
、タイマ割り込み処理を行う、この場合ＴＩＭＥＲＯの
割り込みは禁止し、Ｔ　Ｉ　ＭＥＲ１の割り込み許可し
ておく。

（３）アナログ／デジタル・コンバータ（Ａ／ＤＣ機能
−・・−８アナログ人力（ＡＮＯ〜ＡＮ？）の内、ＡＮ
Ｏに半波（正半波）整流波形が入力されており、正半波
（正サイクル）ネ★出に用いている。

ＡＮＩには電源電圧に相似な波形が入力されており、負
荷印加電圧検出に用いている。ＡＮ２には負荷電圧目標
値設定用回路が接続されており、ＡＮ２に入力されるＤ
Ｃレベル（０〜５Ｖ）より、負荷印加電圧の目標値を決
定する。

タイマ割り込み時点からＡ／Ｄ変換を開始しく但し、正
サイクルのみ）、その結果は４個のレジスタ（ＣＲＯ，
ＣＲＩ、ＣＲ２及びＣＲ３）にストアされる。但し、Ｃ
ＲＯ，ＣＲＩ、ＣＲ２及びＣＲ３にはそれぞれＡＮＯ，
ＡＮＩ、ＡＮ２、及びＡＮ３のＡ／Ｄ変換データがスト
アされる。

４個のレジスタにデータが揃うと、内部割り込みが発生
し、Ａ／ＤＣ割り込みルーチンヘジャンプし、Ａ／ＤＣ
割り込み処理を行う、Ａ／Ｄ変換は割り込みが受けられ
たか否かに関係なく、ＣＲＯから順次繰り返す。

（４）ボート機能−・−・・全ボートとも出力ラッチ付
入出力ボートで、各ボートの入出力の指定は各モード・
レジスタにて設定する。

さて、第３図において電源を投入すると、５ＴＥＰ３−
１：初期設定を行う、つまり、各ボートをリセットし、
全てのＲＡＭをクリアし、全割り込みを禁止する。

５ＴＥＰ３−２７次にゼロクロス信号を検出するまで待
つ。

５ＴＥＰ３−３：ゼロクロスを検出した時点から、０．
５ＳＥＣ待つ。　　　　　　　　　　　　　５ＴＥＰ３
−４：次に商用電源の周波数を検出する。

周波数の検出方法については前述したので省略する。　
　　　　　　　　　　　　　　　　　　　５ＴＥＰ３−
５：ゼロクロスを検出するまで待ち、ゼロクロスを検出
するとＡ／Ｄ変換をスタートし、Ａ／ＤＣ割り込み処理
を行う　（詳細は後述）。

これを次のゼロクロスを検出する迄行う（ゼロクロスを
検出した時点でＡ／ＤＣ割り込みを禁止する）。そして
、Ａ／ＤＣデータの内、ＡＮＯのＡ／ＤＣデータの平均
値を求め、該平均値が５０（約ＩＶ）以上であれば、５
ＴＥＰ３−６へ進む。

但し、５ＴＥＰ３−６へ進む前にゼロクロス割り込み及
びタイマ割り込みを許可しておく。

５ＴＥＰ３−６：ゼロクロス信号の到来を検出する。つ
まり、ゼロクロス・フラグをチェックし、ゼロクロス・
フラグが″セット１されていれば、５ＴＥＰ３−８へ進
む。

この５ＴＥＰ３−６と５ＴＥＰ３−７間のサイクルが正
半波（正サイクル）であり、この間にゼロクロス割り込
み（ＳＴＥＰａ）　、タイマ割り込み（ＳＴＥＰｂ）　
、Ａ／ＤＣ割り込み（ＳＴＥＰＣ）が発生する。

先ず、ゼロクロス信号を検出するとゼロクロス割り込み
が発生し、第４図の処理を行う。

５ＴＥＰａ−１：　Ａ／ＤＣ割り込みを禁止する。

５ＴＥＰａ−２：負荷トリガー信号を”　ＯＦ　Ｆ”に
する。

５ＴＥＰａ−３：ゼロクロス・フラグを反転する。

５ＴＥＰａ−４：負荷ＯＮ指令の有無をチェックし、Ｏ
Ｎ指令が来ていれば５ＴＥＰａ−６へ進む。

ＯＮ指令が来ていなければ５ＴＥＰａ−５へ進む。

５ＴＥＰａ−５：負荷ＯＦＦモードの位相角タイマ・デ
ータ（１００）をセットし、５ＴＥＰａ−９へ進む。

５ＴＥＰａ−５：負荷ＯＮ開始時か否かのチェックを行
い、開始時であれば５ＴＥＰａ−７へ進む。

開始時でなければ５ＴＥＰａ−８へ進む。

５ＴＥＰａ−１：負荷ＯＮ開始時の位相角タイマ・デー
タ（５０Ｈｚ時：２５５．６０Ｈｚ時：２０８）をセッ
トし、５ＴＥＰａ−９へ進む。

５ＴＥＰａ−３：第３図の５ＴＥＰ３−１０で求めた位
相角タイマ・データをセットする。

５ＴＥＰａ−９：ＴＩＭＥＲＯ／１のアツブカウ５ＴＥ
Ｐａ−９：　Ｔ　ＩＭＥＲＯ／１のアップカウンタを０
からカウントし、リターンする０次にＴＩＭＥＲＩのア
ップカウンタの内容と位相角タイマ・データが一敗する
と、タイマ割り込みが発生し、第５図の処理を行う。

５ＴＥＰｂ−１：ＴＩＭＥＲＯ／１のアップカウンタを
ストップする。

５ＴＥＰｂ−２７負荷ＯＮモードか否かをチェックし、
負荷ＯＮモードであれば５ＴＥＰｂ−３へ進む。そうで
なければ５ＴＥＰｂ−４へジャツブする。

５ＴＥＰｂ−３＝負荷トリガ一信号を”ＯＮ”する。

５ＴＥＰｂ−４７正サイクルか負サイクルをチェックし
、正サイクルであれば５ＴＥＰｂ−５へ進む、負サイク
ルであれば５ＴＥＰ５．６をスキップし、リターンする
。

５ＴＥＰｂ−５：　Ａ／Ｄ変換をスタートする。

５ＴＥＰｂ−５：Ａ／ＤＣ割り込みを許可し、リターン
する。Ａ／Ｄ変換スタートから、２３０μＳＥＣ毎にＡ
／ＤＣ割り込みが発生し、第６図の処理を行う。

５ＴＥＰＣ−１：ＡＮＯのＡ／ＤＣデータ（ＣＲＯ）を
（ＤＥＴＣＹＣＨ）　（ＤＥＴＣＹＣＬ）に加算し、Ａ
／ＤＣカウンタ（ＡＤＣＣＮＴ）をインクリメントする
。これは正サイクル検出ルーチン（第３図の５ＴＥＰ３
−５）で使用する。その後は不用のためスキップする。

５ＴＥＰＣ−２：ＡＮｌのＡ／ＤＣデータ（ＣＲ１）を
電圧サンプリング・バッファ・レジスタにストアする。

つまり、１回目の割り込み時は（ＶＯＬＴＩ）　、２回
目は（Ｖ　ＯＬ　Ｔ　２　’）　、−−−−＝　ｎ回目
は（ＶＯＬＴｎ）にストアする。

５ＴＥＰＣ−３：ＡＮ２のＡ／ＤＣデータ（ＣＲ２）を
（ＡＤＳＥＴ）にストアする。Ａ／Ｄ変換の途中にゼロ
クロス割り込みが発生し、Ａ／Ｄ　Ｃ割り込みは禁止さ
れ、第３図の５ＴＥＰ３−８へ移る。

５ＴＥＰ３−８：ここでは負荷電圧の目標値（ＳＥＴＲ
ＭＳ）を設定する。つまり、（ＡＤＳＥ（ＳＥＴＲＭＳ
）−１／４　　（ＡＤＳＥＴ）＋７５　　■５ＴＥＰ３
−９　：　Ａ／ＤＣデータ（ＶＯＬＴＩ）、（Ｖ　ＯＬ
　Ｔ　２　）　、−＝−、（ＶＯＬＴｎ）から負荷電圧
の実行値（ＲＭＳ）を計算する。つまり、Ａ／ＤＣデー
タの２乗積算値（ＳＵＭＳＱＲ）（ＳＵＭＳＱＲ）−（
ＶｏＬＴｌ）”　＋　（ＶＯＬＴ２）”　＋−−−−−
−−−＋　（ＶＯＬＴｎ）”　　　　　　■を求め、（
ＳＵＭＳＱＲ）をゼロクロス間のＡ／Ｄ変換回数ＳＰＴ
ＩＭで割った値（Ａ　Ｖ　Ｅ）（ＡＶＥ）−（ＳＵＭＳ
ＱＲ）／ＳＰＴＩＭ　　■を求める。ここで、ＳＰＴＩ
Ｍは５０Ｈｚ時４３．６０Ｈｚ時３６である。

そして、（ＡＶＥ）のルートを計算し、実効値（ＲＭＳ
）を求める。

ＳＴＥ　Ｐ　３−１０　＋　ＳＴＥ　Ｐ　３−９で求め
た（ＲＭＳ）と５ＴＥＰ３−８で求めた目標値（ＳＥＴ
ＲＭＳ）の差（ＥＲＭＳ）−（ＳＥＴＲＭＳ）−（ＲＭ
Ｓ）を求め、この（ＥＲＭＳ）を現在の位相角タイマ（
ＰＩＡＮＧＬ）から引き、その結果の結果を（Ｐ）（Ａ
ＮＧＬ）にストアし、次の位相角タイマ・データとする
。但し、負荷ＯＮ開始時は（ＥＲＭＳ）が０または負に
なる迄、現在の（ＰＨＡＮＧＬ）から０式で求めたデー
タ（ＤＩＦＦ）を引いた値を（ＰＨＡＮＧＬ）にストア
する。

５ＴＥＰが終わると、５ＴＥＰ３−６へ戻り、前述した
動作を操り返す。

尚、５ＴＥＰ３−１０が終わると、５ＴＥＰ３−６へ戻
り、前述した動作を繰り返す、尚、５ＴＥＰ３−８→５
ＴＥＰ３−１０→５ＴＥＰ３−６（負サイクル）の間に
タイマ割り込みが発生し、第５図に示すフローの処理を
行う。

（効果） 本発明は以上述べた通りのものであり、本発明に係る位
相制御装置によれば、電源投入タイミングに係わらず、
常に上半波（あるいは下半波）のみの実効値を基に交流
出力を制御する構成としたことにより高精度の安定した
位相制御装置を提供することが出来る。

【図面の簡単な説明】

第１図は本発明の一実施例に係る位相側ｒｆｆＪ装置の
ブロック図、第２図はマイコンに入力及びマイコンから
出力される信号の波形図、第３図、第４図、第５図、第
６図はソフトウェアのフローチャートであり、第３図は
メインフローチャート、第４図乃至第６図は各割り込み
のフローチャートである。 児１図 鬼２図 ＲＧ

Claims (1)

【特許請求の範囲】
1. 交流電源電圧の内、負荷に印加される電圧分をＡ／Ｄ変
   換し、該Ａ／Ｄ変換データを基に負荷に印加される電圧
   の実行値を算出し、目標値と該検出実行値との差が零に
   なるように負荷される電圧の位相角を制御する位相制御
   装置において、電源投入時に交流電源電圧の正半波ある
   いは負半波を検出し、常に負荷に印加される電圧の内、
   正半波あるいは負半波の電圧をＡ／Ｄ変換し、この変換
   データに基づき位相制御することを特徴とする位相制御
   装置。