JP2019009947A - スイッチング電源装置 - Google Patents

Abstract

【課題】マイクロプロセッサによるデジタル制御方式のスイッチング電源装置に関して、Ｘコンデンサの容量や負荷の大きさにかかわらず、かつ特別な集積回路（ＩＣ）の追加を要することなく、ＡＣ入力電圧の遮断を適正に検出できるようにする。【解決手段】ＡＣ−ＤＣコンバータ３０をスイッチング制御するマイクロプロセッサ７０は、全波整流電圧の電圧値を測定する電圧値測定手段８１、測定電圧値を記憶する電圧値記憶手段８２、全波整流電圧の半周期を測定する半周期測定手段８３、現在タイミングでの測定電圧値と半周期前のタイミングでの記憶電圧値とを比較して電圧値が低下しているかを判定する電圧値低下判定手段８４、および低下していると判定したときにＡＣ遮断検出信号Ｓsdを生成出力するＡＣ遮断検出信号出力手段８５を備える。【選択図】図２

Description

本発明は、ＡＣ入力部とＤＣ出力部との間に介装されたＡＣ−ＤＣコンバータと、前記ＡＣ−ＤＣコンバータのスイッチングを制御するスイッチング制御部と、前記ＡＣ入力部から入力される交流電圧の全波整流電圧を生成する全波整流回路とを備え、前記全波整流電圧（ＡＣ電源）の遮断検出に応じてＡＣ遮断検出信号を生成出力するスイッチング電源装置に関する。

図８は第１の従来例のスイッチング電源装置の構成を示す回路図、図９はそのスイッチング電源装置の動作を示す波形図である。図８において、１０はＡＣ電源、１３はＡＣ入力部、１６は第１のコイルＬ１１と第２のコイルＬ１２からなるノイズ低減用のチョークコイル、１７はノイズ低減用のＸコンデンサＣ１１，Ｃ１２とノイズ低減用のチョークコイル１６で構成されるラインフィルタ、３０はＡＣ−ＤＣコンバータ、４０はＤＣ出力部である。また、５０は全波整流回路、６０は遮断検出回路であり、全波整流回路５０は抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４と整流ダイオードＤ１，Ｄ２で構成され、遮断検出回路６０はツェナーダイオードＺＤ１、抵抗素子Ｒ１１，Ｒ１２，Ｒ１３、トランジスタＱ１１、フォトカプラＰＣ１で構成されている。

ＡＣ入力部１３を介してＡＣ電源１０によるＡＣ入力電圧Ｖ０が入力され、ラインフィルタ１７によってノイズ低減された正弦波電圧がＡＣ−ＤＣコンバータ３０によって一定電圧の直流電圧に変換され、ＤＣ出力部４０から図示しない負荷へ給電される。スイッチング電源装置が定常動作状態にあるとき、全波整流回路５０における分圧用の抵抗素子Ｒ１，Ｒ２の接続点に現れる電圧が遮断検出回路６０におけるツェナーダイオードＺＤ１のツェナー電圧よりも高く、ツェナーダイオードＺＤ１は導通している。その状態で、分圧用の抵抗素子Ｒ１１，Ｒ１２の接続点に現れる電圧がＮ型のトランジスタＱ１１のしきい値電圧ＶTHを上回っていて、トランジスタＱ１１が導通しており、フォトカプラＰＣ１の発光ダイオードが導通し、フォトトランジスタが導通しているため、ＡＣ遮断検出信号Ｓsd はインアクティブ（非活性状態）の“Ｌ”レベルとなっている。

ＡＣ電源１０の遮断が発生すると、それに起因してノイズ低減用のＸコンデンサＣ１１，Ｃ１２の放電が進み、全波整流回路５０における全波整流電圧Ｖ１０が降下して遮断検出回路６０におけるトランジスタＱ１１のベース電圧がしきい値電圧ＶTHを下回り、トランジスタＱ１１がターンオフするに至ると、フォトカプラＰＣ１のフォトトランジスタがターンオフし、ＡＣ遮断検出信号Ｓsd が立ち上がってハイアクティブ（活性状態）となり出力される。ＡＣ遮断検出信号Ｓsd は、負荷に対する駆動を停止したり動作モードを安全サイドに切り替えたり、何らかの割り込み処理に利用される。

図１０は第２の従来例（例えば特許文献１参照）のスイッチング電源装置の構成を示す回路図、図１１はそのスイッチング電源装置の動作を示す波形図である。図１０において、２０はＡＣ検出用ＩＣ（半導体集積回路）で、コンパレータＣＭＰ１，ＣＭＰ２、ＭＯＳＦＥＴ Ｑ１，Ｑ２、定電流源Ｉ１，Ｉ２、ダイオードＤ３、抵抗Ｒ５，Ｒ６、容量Ｃ１などを備えている。

入力電圧ＶinがコンパレータＣＭＰ１の非反転入力端子に印加される参照電圧Ｖref1よりも高い状態では第１コンパレータＣＭＰ１の出力は“Ｌ”レベルで、ＭＯＳ‐ＦＥＴ Ｑ１はオフ状態であり、容量Ｃ１に対して充電が行われ、充電電圧Ｖ１が次第に上昇するが、コンパレータＣＭＰ２の非反転入力端子に印加される参照電圧Ｖref2よりも低いので、第２コンパレータＣＭＰ２の出力は“Ｌ”レベルでＭＯＳ‐ＦＥＴ Ｑ２はオフ状態であり、出力電圧Ｖoutは“Ｈ”レベルでフォトカプラＰＣ１はオン状態のため、正論理アクティブのＡＣ遮断検出信号Ｓsdは“Ｌ”レベル（非活性状態）を保つ。

次いで、入力電圧Ｖinが参照電圧Ｖref1以下になると、第１コンパレータＣＭＰ１の出力は“Ｈ”レベルとなってパルスを出力し、そのパルスによってＭＯＳ‐ＦＥＴ Ｑ１はターンオンし、容量Ｃ１の電荷が引き抜かれるために、それまで上昇中であった容量Ｃ１の充電電圧Ｖ１が急速放電される。すなわち、第１コンパレータＣＭＰ１から出力されるパルスは容量Ｃ１の充電に対するリセットパルスとなっている。その結果として、参照電圧Ｖref2よりも低い状態が継続されることになるため、上記と同様に、第２コンパレータＣＭＰ２の出力は“Ｌ”レベル、ＭＯＳ‐ＦＥＴ Ｑ２はオフ状態、出力電圧Ｖoutは“Ｈ”レベル、フォトカプラＰＣ１はオン状態で、ＡＣ遮断検出信号Ｓsdは“Ｌ”レベル（非活性状態）を保つ。

ところで、ＡＣ入力電圧Ｖ０が遮断されると、ＸコンデンサＣ１１，Ｃ１２の充電電圧にために全波整流回路５０からの全波整流電圧Ｖinの低減速度が遅くなり、参照電圧Ｖref1より高い状態を継続するため、第１コンパレータＣＭＰ１の出力は“Ｌ”レベルを維持する。つまり、容量Ｃ１の充電に対するリセットパルスは出力されない。その結果、ＭＯＳ‐ＦＥＴ Ｑ１はオフ状態を維持し、容量Ｃ１への充電が続くことから容量Ｃ１の充電電圧Ｖ１が上昇を続けることになる。充電電圧Ｖ１が参照電圧Ｖref2以上となると、第２コンパレータＣＭＰ２の出力は反転して“Ｈ”レベルとなり、ＭＯＳ‐ＦＥＴ Ｑ２はターンオンし、出力電圧Ｖoutは“Ｌ”レベルとなり、フォトカプラＰＣ１はオフ状態となり、ＡＣ遮断検出信号Ｓsdは“Ｈ”レベル（活性状態）に反転する。

第３の従来例（例えば特許文献２参照）においては、電気機器（便器装置）の各部に対する制御部とは別に停電検出部が設けられ、その停電検出部は、ＡＣ入力電圧がグラウンドレベルを横切るタイミング（ゼロクロスポイント）を検出するゼロクロス検出部と、ゼロクロス検出回路が検出したゼロクロスポイントから計時を開始するタイマと、ゼロクロス検出回路がゼロクロスポイントを検出してからタイマが計時した半周期後に次のゼロクロスポイントが検出されたかどうかを判断し、検出されないときはＡＣ遮断検出信号（停電検出信号）を制御部に送信する判断部とを備えている。すなわち、入力交流電圧が正常であれば、そのＡＣ入力電圧の半周期ごとにゼロクロスポイントが検出されるが、ＡＣ電源の遮断が発生したときには半周期ごとのゼロクロスポイント検出が行われないので、ＡＣ遮断検出信号が出力される。

制御部は、正常時には低速動作モードで各部を制御することで省電力化を図るとともに、ＡＣ電源の遮断の発生時には停電検出部からのＡＣ遮断検出信号に応答して高速動作モードに移行し、停電時に制御に必要な情報を不揮発性記憶部に保存することにより、停電時の設定を停電復帰後に再設定又は保存された情報で制御を再開することを可能としている。

特開２００９−１６５３０５号公報 特開２００９−８６７４７号公報

上記の第１の従来例の場合、ＡＣ電源１０に遮断が発生したタイミングからＡＣ遮断検出信号Ｓsd が生成出力されるタイミングまでの間に大きなタイムラグが発生する。そのタイムラグは、ＸコンデンサＣ１１，Ｃ１２の容量やＡＣ−ＤＣコンバータ３０の負荷の程度によって大きなばらつきを生じる。

また、第２の従来例の場合、ＡＣ遮断検出信号Ｓsd が生成出力されるタイミングについて、第１の従来例のようなＸコンデンサＣ１１，Ｃ１２の容量やＡＣ−ＤＣコンバータ３０の負荷の程度による影響はなく、ＡＣ入力電圧の周期を基準として、ＡＣ電源１０に遮断が発生したタイミングからのタイムラグは、その１周期以内に限定される。

しかしながら、第２の従来例においては、ＡＣ−ＤＣコンバータ３０のスイッチング制御を行うマイクロプロセッサ以外に、ＡＣ検出用ＩＣ２０を用意しなければならないという問題がある。

また、第３の従来例の場合、制御部とは別に停電検出部を設け、その停電検出部はゼロクロス検出部、タイマおよびソフトウェアで動作する判断部で構成されていることから、構成の複雑さを招いている。

本発明はこのような事情に鑑みて創作したものであり、マイクロプロセッサを用いてソフトウェアで動作するデジタル制御方式のスイッチング電源装置に関して、Ｘコンデンサの容量やＡＣ−ＤＣコンバータの負荷の大きさによる影響を受けることなく、かつ、特別な集積回路（ＩＣ）の追加を必要とすることなく、ＡＣ入力電圧の遮断を適正に検出できるようにすることを目的としている。

本発明は、次の手段を講じることにより上記の課題を解決する。

本発明によるスイッチング電源装置は、
ＡＣ入力部とＤＣ出力部との間に介装されたＡＣ−ＤＣコンバータと、前記ＡＣ−ＤＣコンバータのスイッチングを制御するスイッチング制御部と、前記ＡＣ入力部から入力される交流電圧の全波整流電圧を生成する全波整流回路とを備え、前記全波整流電圧の遮断検出に応じてＡＣ遮断検出信号を生成出力するスイッチング電源装置であって、
前記全波整流回路から入力される全波整流電圧の電圧値を測定する電圧値測定手段と、
前記測定した電圧値を記憶する電圧値記憶手段と、
前記入力した全波整流電圧の半周期を測定する半周期測定手段と、
現在タイミングでの前記電圧値測定手段による測定電圧値と、前記現在タイミングよりも前記半周期前のタイミングでの前記電圧値記憶手段による記憶電圧値とを比較して、前記測定電圧値が前記記憶電圧値よりも低下しているか否かを判定する電圧値低下判定手段と、
前記測定電圧値が前記記憶電圧値よりも低下していると判定したときに前記ＡＣ遮断検出信号を生成出力するＡＣ遮断検出信号出力手段とを備え、
前記スイッチング制御部は、少なくとも前記電圧値記憶手段と、前記電圧値低下判定手段とを有することを特徴とする。

本発明の上記の構成によれば、次のような作用が発揮される。

電圧値測定手段において全波整流回路による全波整流電圧の電圧値が測定され、電圧値記憶手段において全波整流電圧の電圧値が記憶され、半周期測定手段において全波整流電圧の半周期が測定される。さらに、電圧値低下判定手段において現在タイミングでの測定電圧値と現在タイミングよりも半周期前のタイミングでの記憶電圧値とを比較して、測定電圧値が記憶電圧値よりも低下しているか否かが判定される。そして、測定電圧値が記憶電圧値よりも低下していると判定したときに、ＡＣ遮断検出信号出力手段においてＡＣ遮断検出信号を生成出力する。

これによれば、ＡＣ遮断検出信号が出力されるタイミングは、ＡＣ電源の遮断に起因して測定電圧値が記憶電圧値よりも低下していると判定したタイミングからちょうど半周期後のタイミングとなる。この場合のタイムラグは常にちょうど半周期である。

ＡＣ電源の遮断発生タイミングとＡＣ遮断検出信号の出力タイミングとの間のタイムラグに関して、Ｘコンデンサの容量やＡＣ−ＤＣコンバータの負荷の大きさの如何にかかわらず、常にＡＣ入力電圧のちょうど半周期に規定することとなり、タイミング的に高精度な制御を可能にする。

加えて、電圧値の記憶や比較（電圧値低下判定）を含む高精度なタイミング制御を行わせるのに、ＡＣ−ＤＣコンバータのスイッチング制御を行うスイッチング制御部を兼用しており、従来例のような特別な集積回路（ＩＣ）の追加は必要ではなく、ＡＣ入力電圧の遮断を適正に検出できる。

本発明によれば、ＡＣ電源の遮断発生タイミングとＡＣ遮断検出信号出力タイミングとの間のタイムラグが、ノイズ低減用のＸコンデンサの容量やＡＣ−ＤＣコンバータの負荷の大きさによる影響を受けることなく、常にＡＣ電源の半周期に高精度に規定され、しかもそれを実現するのに特別な集積回路（ＩＣ）は追加しなくてもよい。

本発明の実施例におけるスイッチング電源装置の構成を示す回路図 本発明の実施例のスイッチング電源装置におけるマイクロプロセッサの構成を機能的に示す機能ブロック図 本発明の実施例のスイッチング電源装置の動作を示すフローチャート 本発明の実施例のスイッチング電源装置の動作を示す波形図（ＡＣ電源の遮断が位相角９０°のタイミングの場合） 本発明の実施例のスイッチング電源装置の動作を示す波形図（ＡＣ電源の遮断が位相角１３５°のタイミングの場合） 本発明の実施例のスイッチング電源装置の動作を示す波形図（ＡＣ電源の遮断が位相角１７０°のタイミングの場合） 本発明実施例と第１および第２の従来例とを比較するための波形図 第１の従来例のスイッチング電源装置の構成を示す回路図 第１の従来例のスイッチング電源装置の動作を示す波形図 第２の従来例のスイッチング電源装置の構成を示す回路図 第２の従来例のスイッチング電源装置の動作を示す波形図

以下、上記構成の本発明のスイッチング電源装置につき、その実施の形態を具体的な実施例のレベルで詳しく説明する。

図１は本発明の実施例におけるスイッチング電源装置の構成を示す回路図である。図１において、１０はＡＣ電源、１３はＡＣ入力部、１４ａは第１の電源ライン、１４ｂは第２の電源ライン、１５はノイズ低減用のＸコンデンサＣ１１，Ｃ１２で構成されるラインアクロスコンデンサ、１６は第１のコイルＬ１１と第２のコイルＬ１２からなるノイズ低減用のチョークコイル、１７はラインアクロスコンデンサ１５とノイズ低減用のチョークコイル１６で構成されるラインフィルタ、３０はＡＣ−ＤＣコンバータ、４０はＤＣ出力部である。また、５０は全波整流回路、７０はマイクロプロセッサ（デジタル制御用マイコン（ＩＣ））であり、全波整流回路５０は抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４と整流ダイオードＤ１，Ｄ２で構成されている。マイクロプロセッサ７０は、ＡＣ−ＤＣコンバータ３０を制御するための制御出力端子Ｔ１、接地端子Ｔ２、アナログ・デジタル変換機能を有するＡＤ端子Ｔ３、ＡＣ遮断検出信号出力端子Ｔ４その他の端子（図示せず）を備えている。

ＡＣ入力部１３における一対の入力端子間にＡＣ電源１０が接続されるようになっている。ＤＣ出力部４０における一対の出力端子間に負荷（図示せず）が接続されるようになっている。ＡＣ入力部１３の上側の入力端子とＤＣ出力部４０の上側の出力端子とが第１の電源ライン１４ａで接続され、ＡＣ入力部１３の下側の入力端子とＤＣ出力部４０の下側の出力端子とが第２の電源ライン１４ｂで接続されている。第１および第２の電源ライン１４ａ，１４ｂの途中にはラインフィルタ１７とＡＣ−ＤＣコンバータ３０が介装されている。ラインフィルタ１７はＡＣ入力部１３側にあり、ＡＣ−ＤＣコンバータ３０はＤＣ出力部４０側にある。ラインアクロスコンデンサ１５は一対のノイズ低減用のＸコンデンサ、すなわち第１のＸコンデンサＣ１１，第２のＸコンデンサＣ１２で構成され、ノイズ低減用のチョークコイル１６は第１のコイルＬ１１と第２のコイルＬ１２で構成されている。第１のＸコンデンサＣ１１はチョークコイル１６に対してＡＣ入力部１３側にあり、第２のＸコンデンサＣ１２はチョークコイル１６に対してＤＣ出力部４０側にある。

全波整流回路５０は、第１および第２の電源ライン１４ａ，１４ｂとグラウンドラインとの間に接続されている。全波整流回路５０は、抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４と一方向通電素子としての整流ダイオードＤ１，Ｄ２を備えている。抵抗素子Ｒ３の一端が第１の電源ライン１４ａに接続され、抵抗素子Ｒ３の他端が整流ダイオードＤ１のアノード（陽極端子）に接続されている。また、抵抗素子Ｒ４の一端が第２の電源ライン１４ｂに接続され、抵抗素子Ｒ４の他端が整流ダイオードＤ２のアノードに接続されている。整流ダイオードＤ１のカソード（陰極端子）と整流ダイオードＤ２のカソードが共通接続され、その共通接続点に分圧用の抵抗素子Ｒ１，Ｒ２の直列回路が接続され、抵抗素子Ｒ２の他端がグラウンドラインに接続されている。抵抗素子Ｒ１，Ｒ２の接続点がマイクロプロセッサ７０のＡＤ端子Ｔ３に接続されている。マイクロプロセッサ７０の制御出力端子Ｔ１はＡＣ−ＤＣコンバータ３０におけるスイッチング素子（図示せず）の駆動制御端子（ゲート端子／ベース端子）に接続されている。マイクロプロセッサ７０は、制御出力端子Ｔ１からスイッチング素子を制御するための駆動制御信号を出力することによってＡＣ−ＤＣコンバータ３０の出力電圧（ＤＣ電圧）を所望値に制御する。このように、この実施形態では、マイクロプロセッサ７０が本発明の「スイッチング制御部」に相当する。また、マイクロプロセッサ７０のＡＣ遮断検出信号出力端子Ｔ４はＡＣ遮断検出信号Ｓsdを出力するようになっている。

マイクロプロセッサ７０は、プログラムの実行やデータの演算・処理を行うことによりシステム全体の制御を司る制御手段としてのＣＰＵ（中央演算処理装置）７１、ＣＰＵ７１による演算・制御等のためのプログラムを格納する不揮発性記憶部としてのＲＯＭ（リードオンリーメモリ）７２およびＣＰＵ７１の演算・制御等を補助するとともにデータを一時的に格納するワーキングエリアとしてのＲＡＭ（ランダムアクセスメモリ）７３を備えている。

図２はマイクロプロセッサ７０の構成を機能的に示す機能ブロック図である。マイクロプロセッサ７０は機能的な構成要素として、全波整流回路５０から入力される全波整流電圧Ｖ１０の電圧値を測定する電圧値測定手段８１と、電圧値測定手段８１が測定した電圧値を記憶する電圧値記憶手段８２と、入力した全波整流電圧Ｖ１０の半周期Ｔ1/2 を測定する半周期測定手段８３と、現在タイミングでの電圧値測定手段８１による測定電圧値Ｖn と、現在タイミングよりも半周期前のタイミングでの電圧値記憶手段８２による記憶電圧値Ｖn-1 とを比較して、測定電圧値Ｖn が記憶電圧値Ｖn-1 よりも低下しているか否かを判定する電圧値低下判定手段８４と、測定電圧値Ｖn が記憶電圧値Ｖn-1 よりも低下していると判定したときにＡＣ遮断検出信号Ｓsdを出力するＡＣ遮断検出信号出力手段８５とを備えている。

次に、上記のように構成されたスイッチング電源装置の動作を図３のフローチャートおよび図４の波形図を用いて説明する。図４はＡＣ電源１０の遮断が位相角９０°に対応するタイミングｔ１で発生した場合の波形を示す。ＡＣ電源１０の遮断のタイミングからちょうど半周期Ｔ1/2 経過後のタイミングｔ２でローアクティブのＡＣ遮断検出信号Ｓsdが出力されている。

ＡＣ入力部１３を介してＡＣ電源１０から入力されたＡＣ入力電圧Ｖ０は、ラインフィルタ１７によってノイズが除去され、正弦波形に波形整形される。このＡＣ入力電圧Ｖ０は全波整流回路５０によって負の半波部分が正負反転され、位相角０〜１８０°の正の半波が連続して繰り返される全波整流電圧となり、さらに分圧用の抵抗素子Ｒ１，Ｒ２で抵抗分割された全波整流電圧Ｖ１０がマイクロプロセッサ７０のＡＤ端子Ｔ３に入力される。

マイクロプロセッサ７０は、ＣＰＵ７１とＲＯＭ７２とＲＡＭ７３の協働により、電圧値測定手段８１、電圧値記憶手段８２、半周期測定手段８３、電圧値低下判定手段８４およびＡＣ遮断検出信号出力手段８５を連係して機能させる。

すなわち、ステップＳ１において、機能としての電圧値測定手段８１は全波整流回路５０から入力されてくる全波整流電圧Ｖ１０の電圧値を測定する。

次いでステップＳ２において、機能としての電圧値記憶手段８２は電圧値測定手段８１が測定した電圧値を記憶する。この機能は主としてＲＡＭ７３が担う。

次いでステップＳ３において、機能としての半周期測定手段８３は入力した全波整流電圧Ｖ１０の半周期Ｔ1/2 を測定する。なお、ステップＳ３の半周期の測定は、ステップＳ１で測定した電圧をもとに、ステップＳ２と同時に実行してもよい。

次いでステップＳ４において、機能としての電圧値低下判定手段８４は現在タイミングでの電圧値測定手段８１による測定電圧値Ｖn と、現在タイミングよりも半周期Ｔ1/2 だけ前のタイミングでの電圧値記憶手段８２による記憶電圧値Ｖn-1 とを比較して、測定電圧値Ｖn が記憶電圧値Ｖn-1 よりも低下しているか否かを判定する。なお、ステップＳ４では、測定器の測定誤差のほか瞬断・瞬時変動も考慮し、比較判定に許容範囲を設けて測定電圧値Ｖn が記憶電圧値Ｖn-1 よりも低下しているか否かを判定する。

ＡＣ電源１０に異常がなく、ＡＣ入力電圧Ｖ０の波形が正確な正弦波を呈している状態では、全波整流回路５０による全波整流電圧Ｖ１０は半周期Ｔ1/2 をもって繰り返されるので、任意のタイミングでの電圧値はちょうど半周期Ｔ1/2 だけ前の電圧値と一致する。すなわち、測定電圧値Ｖn が半周期前の記憶電圧値Ｖn-1 と等しくなり、この場合は、上記の判定が否定的となってステップＳ４のあとステップＳ１へ戻る。

これとは逆に、ＡＣ電源１０に遮断が発生すれば、全波整流電圧Ｖ１０は異常発生タイミングから一定の時定数をもって次第に降下する。すなわち、測定電圧値Ｖn が半周期前の記憶電圧値Ｖn-1 に比べて減少し、この場合は、ステップＳ５に進む。

ステップＳ５に進むと、機能としてのＡＣ遮断検出信号出力手段８５はＡＣ遮断検出信号Ｓsdを生成して出力し、一連の動作を終了させる。なお、上記の一連の動作はＣＰＵ７１の１クロックサイクルを単位として繰り返し実行される。

図５はＡＣ電源１０の遮断が位相角１３５°に対応するタイミングｔ１′で発生した場合の波形を示す。図６はＡＣ電源１０の遮断が位相角１７０°に対応するタイミングｔ１″で発生した場合の波形を示す。いずれの場合も図４と同様に、ＡＣ電源１０の遮断のタイミングからちょうど半周期Ｔ1/2 経過後のタイミングｔ２′，ｔ２″でＡＣ遮断検出信号Ｓsdが出力されている。

図４、図５、図６のいずれにおいても、半周期Ｔ1/2 の経過後のタイミングｔ２では２つの波形の測定電圧値Ｖn が相違しているが、いずれの場合も同じ半周期Ｔ1/2 だけ経過したタイミング（ｔ２，ｔ２′，ｔ２″）でＡＣ遮断検出信号Ｓsdが出力されている。なお、図示のＡＣ遮断検出信号Ｓsdは負論理のローアクティブ信号となっているが、これに限定されるものではなく、正論理のハイアクティブ信号としてもよい。

図７は本発明実施例と第１および第２の従来例とを比較するための波形図である。図７（ａ）が本発明実施例の波形図（図４に対応）、図７（ｂ）が第１の従来例の波形図、図７（ｃ）が第２の従来例の波形図である。ＡＣ電源１０の遮断のタイミングｔ１以降において時定数が異なる２つの波形を描いている。上側の波形は時定数が小さくて低下割合が小さく、下側の波形は時定数が大きくて低下割合が大きい。下側の波形は、上側の波形の場合のＸコンデンサの容量の２分の１の場合を想定している。

図７（ｂ）に示す第１の従来例の場合は、Ｘコンデンサの放電が終了し、規定のしきい値電圧を下回るまではＡＣ遮断検出信号Ｓsdは出力されない。また、図７（ｃ）に示す第２の従来例の場合は、ＡＣ電源遮断後にパルスが途絶えてリセットがかからなくなって、容量Ｃ１の充電電圧Ｖ１が上昇を続け参照電圧Ｖref2以上となるのを待ってＡＣ遮断検出信号Ｓsdが出力される。このため、ＡＣ遮断検出信号Ｓsdの出力タイミングは半周期から１周期の遅れとなる。

これに対して、図７（ａ）に示す本発明実施例の場合には、ＡＣ電源遮断タイミングからＡＣ遮断検出信号Ｓsdの出力までの遅れ時間は常に半周期であり、第１、第２の従来例よりも短く、かつ検出期間（遅れ時間）のばらつきがない。しかも、このような高精度なタイミング制御を行わせるのに、ＡＣ−ＤＣコンバータ３０のスイッチング制御を行うマイクロプロセッサ７０を兼用していて、従来例のような特別な集積回路（ＩＣ）の追加は必要ではなく、ＡＣ入力電圧の遮断を適正に検出することができる。具体的には、本発明によれば、デジタル制御用マイコンであるマイクロプロセッサ７０のＡＤ端子を用いるとともに、マイコンを制御するためのソフトウェアで動作させることで、ＡＣ遮断検出用ＩＣが不要となり、かつ放電時間のばらつきに伴う検出時間の変動を防止することができる。

なお、上記実施例では、マイクロプロセッサ７０は電圧値測定手段８１、電圧値記憶手段８２、半周期測定手段８３、電圧値低下判定手段８４およびＡＣ遮断検出信号出力手段８５を有しているが、少なくとも、マイクロプロセッサ７０は、記憶および比較（電圧値低下判定）を担う電圧値記憶手段８２と、電圧値低下判定手段８４とを有していればよい。しかしながら、部品を追加することなく、マイクロプロセッサ７０の機能（ソフトウェアによる工夫を含む）を最大限に発揮する観点からは、上記実施例のように各手段をマイクロプロセッサで構築することが好ましい。

本発明は、マイクロプロセッサを用いてソフトウェアで動作するデジタル制御方式のスイッチング電源装置について、ＡＣ電源の遮断発生タイミングとＡＣ遮断検出信号出力タイミングとの間のタイムラグをできるだけ短く、かつノイズ低減用のＸコンデンサの容量やＡＣ−ＤＣコンバータの負荷の大きさの変化にかかわらず、常にＡＣ電源電圧の半周期に規定し、しかも特別な集積回路（ＩＣ）の追加をせずにすむ技術として有用である。

１３ ＡＣ入力部
１７ ノイズ低減用のフィルタ
３０ ＡＣ−ＤＣコンバータ
４０ ＤＣ出力部
５０ 全波整流回路
７０ マイクロプロセッサ
８１ 電圧値測定手段
８２ 電圧値記憶手段
８３ 半周期測定手段
８４ 電圧値低下判定手段
８５ ＡＣ遮断検出信号出力手段
Ｃ１１，Ｃ１２ Ｘコンデンサ
Ｓsd ＡＣ遮断検出信号

Claims (3)

1. ＡＣ入力部とＤＣ出力部との間に介装されたＡＣ−ＤＣコンバータと、前記ＡＣ−ＤＣコンバータのスイッチングを制御するスイッチング制御部と、前記ＡＣ入力部から入力される交流電圧の全波整流電圧を生成する全波整流回路とを備え、前記全波整流電圧の遮断検出に応じてＡＣ遮断検出信号を生成出力するスイッチング電源装置であって、
   前記全波整流回路から入力される全波整流電圧の電圧値を測定する電圧値測定手段と、
   前記測定した電圧値を記憶する電圧値記憶手段と、
   前記入力した全波整流電圧の半周期を測定する半周期測定手段と、
   現在タイミングでの前記電圧値測定手段による測定電圧値と、前記現在タイミングよりも前記半周期前のタイミングでの前記電圧値記憶手段による記憶電圧値とを比較して、前記測定電圧値が前記記憶電圧値よりも低下しているか否かを判定する電圧値低下判定手段と、
   前記測定電圧値が前記記憶電圧値よりも低下していると判定したときに前記ＡＣ遮断検出信号を生成出力するＡＣ遮断検出信号出力手段とを備え、
   前記スイッチング制御部は、少なくとも前記電圧値記憶手段と、前記電圧値低下判定手段とを有することを特徴とするスイッチング電源装置。
2. 前記スイッチング制御部は、さらに前記電圧値測定手段、前記半周期測定手段および前記ＡＣ遮断検出信号出力手段を有する請求項１記載のスイッチング電源装置。
3. 前記ＡＣ入力部と前記ＡＣ−ＤＣコンバータとの間に、コンデンサを含むノイズ低減用のフィルタが介装されていることを特徴とする請求項１または請求項２に記載のスイッチング電源装置。

Images